DE102017102907A1

DE102017102907A1 - VDD-referenzierte Abtastung

Info

Publication number: DE102017102907A1
Application number: DE102017102907.9A
Authority: DE
Inventors: Junhua SHEN; Michael C. W. Coln
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2016-02-19
Filing date: 2017-02-14
Publication date: 2017-08-24
Anticipated expiration: 2037-02-15
Also published as: CN107104669A; CN107104669B; DE102017102907B4; US9667266B1

Abstract

Es ist eine Spannungsabtastschaltung vorgesehen, die während einer Eingangsspannungsabtastung eine nicht null betragende Versorgungsspannung VDD direkt mit Schaltkreisen verbinden kann, wobei eine Gleichtaktspannung gesetzt wird, ohne dass Referenzspannungen, die von einer Referenzspannungs-Generatorschaltung produziert werden, verwendet werden und ohne dass eine Gleichtakt-Pufferschaltung erforderlich ist. Die Spannungsabtastschaltung kann in einer Operationsverstärker-Eingangsstufe, wie z. B. für eine als Pipeline ausgebildete ADC-Schaltung, oder in einer Komparator-Schaltung verwendet werden. Eine SAR-ADC-Schaltung ist ebenfalls vorgesehen, die eine Steuerschaltung, die Spannungsabtastschaltung, ein Kondensatorarry und eine Komparator-Schaltung zum Vergleichen von Ausgängen, welche aus Ladungsneuverteilungen entstehen, umfasst. Mit der Spannungsabtastschaltung kann eine erhöhte Energieeffizienz ermöglicht werden, können Leckstromprobleme vermieden werden und kann die maximale Eingangsspannungsschwankung erhöht werden. Referenzplattenschalter in der Spannungsabtastschaltung können Gategeboostete Vorrichtungen oder I/O-Vorrichtungen mit einem dickeren Oxid aufweisen. Die Vorrichtungen können n-Kanal-Feldeffekttransistoren oder p-Kanal-Feldeffekttransistoren mit einer hohen Schwellspannung aufweisen.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft eine verbesserte Spannungsabtastschaltung, die insbesondere bei der Analog-Digital-Umsetzung sinnvoll sein kann.
HINTERGRUND
Analog-Digital-Umsetzer (ADCs) finden weitverbreitete Verwendung und sind so ausgelegt, dass sie Eingangsspannungen durch einen Vergleich mit Referenzspannungen abtasten und quantifizieren. Die Referenzspannungen können jeweils binäre Datenwerte darstellen. Kondensatoren dienen häufig als Speicherelemente zum Halten der abgetasteten zu verarbeitenden Eingangsspannungen. Der Sukzessive-Approximation-Routine-(SAR-)ADC ist ein möglicher Typ von Datenwandler, obwohl auch andere möglich sind, einschließlich als Pipeline ausgebildete ADCs. Das US-Patent Nr. 6,667,707B2 desselben Inhabers, in dem eine Vorgehensweise mit einer massebasierten Abtastung einer Spannung für einen SAR-ADC beschrieben ist, wobei die Referenzplatten der Abtastkondensatoren während des Abtastens mit Masse verbunden sind, ist hiermit in seiner Gesamtheit durch Verweis einbezogen. Das US-Patent Nr. 7,167,121 B2 desselben Inhabers, in dem die Abtastung einer geteilten Referenzspannung zum Erzeugen einer Referenzspannung zwischen einer positiven Versorgungsspannung VDD und Masse für einen SAR-ADC beschrieben ist, ist hiermit in seiner Gesamtheit durch Verweis einbezogen.
ÜBERBLICK
Die Erfinder haben unter anderem erkannt, dass spezielle Verbesserungen der Spannungsabtastschaltungsanordnung, die zum Beispiel in Analog-Digital-Umsetzern verwendet wird, möglich sind. Dieses Dokument beschreibt eine SAR-ADC-Abtastschaltung, bei der eine nicht null betragende Versorgungsspannung VDD als Gleichtaktspannung für die Spannungsabtastung verwendet wird. Durch diese Vorgehensweise kann die Energieeffizienz verbessert werden, wie z. B. über die Vorgehensweise des Produzierens einer Gleichtaktspannung mit einer kontinuierlich betriebenen Gleichtaktspannungs-Generatorschaltungsanordnung.
Eine solche Vorgehensweise mit einer solchen Abtastschaltungsauslegung kann mehrere weitere Vorteile bieten. Zum Beispiel können damit die Leckstrom-Probleme bei der Vorgehensweise mit der massebasierten Abtastung verringert oder eliminiert werden, so dass keine Gleichtakt-Boost-Schaltungsanordnung erforderlich sein kann. Diese Vorgehensweise kann ferner größere verfügbare Spannungsschwankungen, z. B. VDD ± VDD anstelle von VDD/2 ± VDD/2 ermöglichen, wodurch der ADC-Eingangsspannungsbereich potenziell verdoppelt wird. Da VDD in der Schaltung ohne weiteres verfügbar sein kann, genau wie Masse, können ADCs, die so ausgelegt sind, wie hier beschrieben ist, auch für die passive Abtastung und somit ultraenergiearme Anwendungen geeignet sein.
Bei einem Beispiel kann eine integrierte Schaltung zum Abtasten von Spannungen eine Anzahl von Schaltkreisen (switching circuits) aufweisen, die während einer Abtastphase jeweils eine Referenzplatte eines Kondensators über einen Referenzschalter elektrisch mit einer nicht null betragenden Versorgungsspannung VDD verbinden können und eine Eingangsplatte des Kondensators über einen Eingangsschalter elektrisch mit einer Eingangsspannung verbinden können. Während einer Haltephase können die Schaltkreise die an jedem Kondensator abgetastete Spannung halten.
Bei einem Beispiel kann ein Spannungsabtastverfahren, unter Verwendung jedes einer Anzahl von Schaltkreisen (switching circuits), während einer Abtastphase das elektrische Verbinden einer Referenzplatte eines Kondensators über einen Referenzschalter mit einer nicht null betragenden Versorgungsspannung VDD und das elektrische Verbinden einer Eingangsplatte des Kondensators über einen Eingangsschalter mit einer Eingangsspannung umfassen. Während einer Haltephase können die Schaltkreise die Spannungen, welche an jedem Kondensator abgetastet werden, halten.
Bei einem Beispiel kann ein System eine Einrichtung zum Abtasten und Halten einer Anzahl von Eingangsspannungen, die jeweils relativ zu einer nicht null betragenden Versorgungs-Gleichtaktspannung VDD gemessen werden, und eine Einrichtung zum Durchführen einer Analog-Digital-Datenumsetzung mindestens eines von (a) einer der Eingangsspannungen und (b) einer Differenz zwischen zwei der Eingangsspannungen aufweisen.
Dieser Überblick dient zum Bieten eines Überblicks über den Gegenstand der vorliegenden Patentanmeldung. Sie dient nicht als ausschließliche oder erschöpfende Erläuterung der Erfindung. Die detaillierte Beschreibung ist vorgesehen, um weitere Informationen über die vorliegende Patentanmeldung zu liefern.
KURZBESCHREIBUNG DER ZEICHNUNGEN
In den Zeichnungen, die nicht notwendigerweise maßstabgetreu sind, können gleiche Bezugszeichen im Wesentlichen gleiche Komponenten in unterschiedlichen Ansichten bezeichnen. Gleiche Bezugszeichen mit unterschiedlichen Buchstabensuffixen können unterschiedliche Beispiele für im Wesentlichen gleiche Komponenten darstellen. Die Zeichnungen zeigen generell verschiedene beispielhafte, jedoch nicht als Einschränkung zu verstehende Ausführungsformen, die in dem vorliegenden Dokument diskutiert werden.
1 zeigt ein Funktionsblockschaltbild eines Beispiels für einen SAR-ADC 100.
2 zeigt ein Funktionsblockschaltbild eines Beispiels für einen auf einem Differenzeingang-Schaltkondensator basierenden SAR-ADC 200.
3 zeigt ein Beispiel für eine Schaltkondensatorschaltungs-Implementierung 202, wie z. B. für eine Analog-Digital-Umsetzung.
4 zeigt ein Beispiel für eine Spannungsabtastschaltung 400 mit VDD als Abtast-Gleichtaktspannung, wie z. B. für eine Analog-Digital-Umsetzung.
5 zeigt ein Beispiel für eine Spannungsabtastschaltung 500 mit Gategeboosteten Referenzplattenschaltern, wie z. B. für eine Analog-Digital-Umsetzung.
6 zeigt ein Beispiel für eine Spannungsabtastschaltung 600 mit Referenzplattenschaltern unter Verwendung von Eingangs-/Ausgangs-(input/output – IO-)Vorrichtungen, wie z. B. für eine Analog-Digital-Umsetzung.
7 zeigt ein Beispiel für eine Spannungsabtastschaltung 700 mit Referenzplattenschaltern unter Verwendung von Spannungs-p-Kanalvorrichtungen mit einem hohen Schwellwert, wie z. B. für eine Analog-Digital-Umsetzung.
8 zeigt ein Ablaufdiagramm eines Spannungsabtastverfahrens 800, wie z. B. für eine Analog-Digital-Umsetzung.
DETAILLIERTE BESCHREIBUNG
1 zeigt ein Funktionsblockschaltbild eines Beispiels für einen SAR-ADC 100. Eine Abtastschaltung 102 kann Eingangsspannungen während einer Abtastphase an Knotenpunkten 104 und 106 abtasten und diese Spannungen während einer Haltephase bis zu einer anschließenden Umwandlungsphase halten. Während der Umwandlungsphase kann eine Komparator-Schaltung 118 sequenziell verschiedene gewichtete Vergleiche der Eingangsspannungen an den Knotenpunkten 104 und 106 und der Referenzspannungen an Knotenpunkten 108 und 110 durchführen, die von einem Digital-Analog-Umsetzer (DAC) 112 erzeugt werden können, wie z. B. basierend auf einem oder mehreren Steuersignalen 114 aus einer Steuerschaltung 116. Die Steuerschaltung 116 kann eine Sukzessive-Approximation-Logik aufweisen, die iterativ den Ausgang des DAC 112 einstellt, um die abgetastete Differenzeingangsspannung innerhalb einer vorgegebenen Auflösung am besten anzupassen, wodurch eine zeitdiskrete negative Rückkopplungsschleife komplettiert wird. Die SAR-ADCs können eine binäre Suche durchführen, mit der ein einzelnes Bit pro Entscheidung der Komparator-Schaltung 118 aufgelöst werden kann. Die Steuerschaltung 116 kann jede Entscheidung der Komparator-Schaltung 118 empfangen und in Reaktion darauf die Steuersignale 114 aktualisieren, die an den DAC 112 angelegt werden.
2 zeigt ein Funktionsschaltbild eines beispielhaften auf einem Differenzeingangs-Schaltkondensator basierenden SAR-ADC 200. Eine Schaltkondensatorschaltung 202 kann die in 1 gezeigten Abtast- und DAC-Funktionen durchführen. Nach der Abtastphase kann die Schaltkondensatorschaltung 202 Elemente eines binär gewichteten Arrays von Kondensatoren zusammen schalten, um gespeicherte Ladungen neu zu verteilen. Die Spannungen an Knotenpunkten 204 und 206, die aus den verschiedenen Ladungsneuverteilungen innerhalb der Schaltkondensatorschaltung 202 entstehen, können zu der Komparator-Schaltung 118 geliefert werden. Die Komparator-Schaltung 118 kann eine Sequenz von bitweisen Versuchen durchführen, die iterativ die DAC-Funktionalität verwalten, wie vorstehend beschrieben worden ist. Die Steuerschaltung 116 kann ferner ein digitales Ausgangssignal 208 liefern, das dem zuletzt verwendeten digitalen Wort entspricht, z. B. dem Wert der Bits, mit denen die Kondensatoren verbunden waren, die nach dem Beenden der SAR einen digitalen Signalwert liefern, der von dem analogen Eingangssignalwert umgewandelt worden ist.
3 zeigt ein Beispiel für eine Implementierung einer Schaltkondensatorschaltung 202, wie z. B. für eine Analog-Digital-Umsetzung. Aus Gründen der Klarheit ist eine Schaltkondensatorschaltung 202 für einen 4-Bit-ADC gezeigt. Ein erster Schaltkreis 302 kann Kondensatoren C1–C4x und Schalter S1–S4x und S9 zum Durchführen einer Digital-Analog-Umsetzung zum Beispiel der höchstwertigen Bits eines DAC-Werts, der von den Steuersignalen 114 spezifiziert wird, aufweisen. Die Kondensatoren C1–C4 können jeweils binär gewichtete Kapazitätswerte C/2, C/4, C/8 und C/16 aufweisen. Der Kondensator C4x kann die gleiche Kapazität aufweisen wie C4, nämlich C/16, so dass die Summe der Kapazitäten C2–C4x gleich der Kapazität von C1 ist. Ein im Wesentlichen gleicher zweiter Schaltkreis 304 kann Kondensatoren C5–C8x und Schalter S5–S8x und S10 zum Durchführen einer Digital-Analog-Umsetzung zum Beispiel der niedrigstwertigen Bits eines DAC-Werts, der von dem Steuersignal 114 spezifiziert wird, aufweisen. Die Kondensatoren C5–C8 können jeweils binär gewichtete Kapazitätswerte C/2, C/4, C/8 und C/16 aufweisen. Der Kondensator C8x kann die gleiche Kapazität aufweisen wie C8, nämlich C/16, so dass die Summe der Kapazitäten C6–C8x gleich der Kapazität von C5 ist. Die Schalter S1–S10 können von den Steuersignalen 114 gesteuert werden, die von der Steuerschaltung 116 geliefert werden.
Während der Abtastphase kann der Schalter S9 geschlossen sein und können die Schalter S1–S4 jeweils die Kondensatoren C1–C4x zum Abtasten der Eingangsspannung an dem Knotenpunkt 104 relativ zu der Gleichtaktspannung an dem Knotenpunkt 210 verbinden. Der Schalter S10 kann ebenfalls geschlossen sein, und die Schalter S5–S8 können jeweils die Kondensatoren C5–C8x zum Abtasten der Eingangsspannung an dem Knotenpunkt 106 relativ zu der Gleichtaktspannung an dem Knotenpunkt 210 verbinden. Am Ende der Abtastphase können die Schalter S9 und S10 geöffnet werden. Während einer anschließenden Umwandlungsphase kann die Steuerschaltung 116 die Schalter S1–S4x und S5–S8x auf der Basis eines Datenumwandlungsalgorithmus in verschieden Zustände versetzen und die Signale überwachen, die von der Komparator-Schaltung 118 geliefert werden.
Die Komparator-Schaltung 118 kann am besten innerhalb eines vorgegebenen Eingangsspannungsbereichs arbeiten. Die ADCs können daher eine Schaltungsanordnung zum Erzeugen einer spezifischen Gleichtaktspannung während der Abtastphase an dem Knotenpunkt 210 aufweisen, um die herum einzelne Vergleiche während der Vergleichsphase erfolgen. Die Gleichtaktspannung an dem Knotenpunkt 210 kann auf einen willkürlich gewählten, jedoch konstanten Wert gesetzt werden, wie z. B. bei diesem Beispiel während des Abtastens für beide Eingänge der Komparator-Schaltung 118. Die Gleichtaktspannung an dem Knotenpunkt 210 kann in der Mitte zwischen den Versorgungsspannungen VSS und VDD gesetzt sein, um die Eingangssignalschwankung der Komparator-Schaltung 118 zu erhöhen oder zu maximieren. Die ADCs können ferner eine Gleichtakt-Pufferschaltungsanordnung verwenden, die das Treiben der Referenzplatte jedes Abtastkondensators auf ihre entsprechende Referenzspannung während des Abtastens unterstützen kann, während die Eingangsplatte des Abtastkondensators mit einer Eingangsspannung verbunden ist.
Der kontinuierliche Energieverbrauch durch die Referenzspannungs-Generatorschaltungsanordnung und die Gleichtakt-Pufferschaltungsanordnung kann ein Nachteil sein, durch den eine weiterverbreitete Verwendung der ADCs in der Industrie eingeschränkt wird. Die gesamte Verlustleistung in einem SAR-ADC kann von der Referenzspannungs-Generatorschaltungsanordnung dominiert werden, insbesondere wenn der ADC die meiste Zeit abgeschaltet ist, während die Eingangsschaltung die Eingangssignale verfolgt. Im Gegensatz dazu kann die Energie, die von der Komparator-Schaltung und den Schaltkreisen verbraucht wird, wenn diese aktiv sind, nur ein kleiner Bruchteil der gesamten genutzten Energie sein.
Bei einer Vorgehensweise kann beim Abtasten der geteilten Spannung eine Referenzspannung zwischen VDD und Masse während des Abtastens erzeugt werden. Bei dieser Vorgehensweise kann keine Gleichtakt-Generatorschaltungsanordnung oder Gleichtakt-Pufferschaltungsanordnung erforderlich sein, und somit kann der Energieverbrauch verringert werden. Diese Vorgehensweise kann jedoch eine zusätzliche Schaltungskomplexität beinhalten.
Bei einer weiteren Vorgehensweise, der massebasierten Abtastung, kann die Schaltungsanordnung die Referenzplatten der Abtastkondensatoren während des Abtastens mit Masse verbinden. Bei dieser Vorgehensweise kann ebenfalls keine Gleichtaktspannungs-Generatorschaltungsanordnung oder Gleichtakt-Pufferschaltungsanordnung erforderlich sein, und somit kann der Energieverbrauch verringert werden. Diese Vorgehensweise kann jedoch eine zusätzliche Schaltungskomplexität zum Boosten der Gleichtaktspannung für zumindest einen Teil der ADC-Operation beinhalten. Das Boosten kann erforderlich sein, um einen Transistorleckstrom zu vermeiden, wenn die Referenzplattenspannungen der Abtastkondensatoren unter Masse schwanken.
Die beschriebenen Vorgehensweisen der Abtastung der geteilten Referenz und der massebasierten Abtastung können jeweils für eine passive Abtastung geeignet sein, so dass der ADC vollständig abgeschaltet werden kann, um Energie zu sparen, während die Abtastschaltung die Eingangsspannungen verfolgt. Eine passive Abtastung kann zum Erreichen einer ultraniedrigen Verlustleistung bei vielen ADC-Anwendungen wichtig sein. Diese beiden bestehenden Vorgehensweisen können jedoch auch eine potenziell eingeschränkte Spannungsschwankung an den Referenzplatten der Abtastkondensatoren aufweisen.
4 zeigt ein Beispiel für eine Spannungsabtastschaltung 400 mit einer Versorgungsspannung VDD als Abtast-Gleichtaktspannung, wie z. B. für eine Analog-Digital-Umsetzung. Während der Abtastphase sind ein erster Eingangsschalter 402, ein zweiter Eingangsschalter 404, ein erster Referenzschalter 406 und ein zweiter Referenzschalter 408 geschlossen. Eine erste Eingangsplatte 410 eines ersten Kondensators 412 kann daher auf die Eingangsspannung an dem Knotenpunkt 104 geladen werden, und eine zweite Eingangsplatte 414 eines zweiten Kondensators 416 kann daher auf die Eingangsspannung an dem Knotenpunkt 106 geladen werden. Eine erste Referenzplatte 418 des ersten Kondensators 412 kann daher auf VDD geladen werden, und eine zweite Referenzplatte 420 des zweiten Kondensators 416 kann ebenfalls auf VDD geladen werden. Die Komparator-Schaltung 118 (oder eine andere im Wesentlichen gleiche elektrisch verbundene Schaltung) kann aus der Spannungsabtastschaltung 400 als ihren Eingang die Spannungen an den Knotenpunkten 204 und 206 empfangen, die während des Abtastens jeweils gleich VDD sind, so dass die Gleichtaktspannung an dem Knotenpunkt 210 ebenfalls gleich VDD sein kann.
Die Spannungsabtastschaltung 400 kann eine Untermenge bzw. einen Teil des Beispiels für die Schaltkondensatorschaltung 202 des Beispiels für den auf einem Differenzeingang-Schaltkondensator basierenden SAR-ADC 200, wie in 3 gezeigt ist, aufweisen, wobei ihre obere Hälfte den ersten Schaltkreis 302 umfasst und die untere Hälfte den zweiten Schaltkreis 304 umfasst. Mit anderen Worten ist in 4 aus Gründen der Klarheit nur ein einzelner Kondensator in jedem der Schaltkreise gezeigt, es können jedoch mehrere Kondensatoren stattdessen verwendet werden. Ferner kann die Spannungsabtastschaltung 400 auch bei anderen Anwendungen verwendet werden. Zum Beispiel kann die Spannungsabtastschaltung 400 als Eingangsstufe zu einer Operationsverstärkerschaltung dienen. Eine solche Operationsverstärkerschaltung kann zum Beispiel als Eingang in eine als Pipeline ausgebildete ADC-Schaltung dienen. Bei einem Beispiel kann die Spannungsabtastschaltung 400 als Eingangsstufe zu einer Komparator-Schaltung 118 dienen, die auch für sich genommen bei anderen Anwendungen verwendet werden kann.
Während einer Haltephase sind der erste Eingangsschalter 402, der zweite Eingangsschalter 404, der erste Referenzschalter 406 und der zweite Referenzschalter 408 geschlossen. Folglich können die verschiedenen Spannungen an den verschiedenen Platten der gezeigten Kondensatoren während der Haltephase gehalten werden, wie z. B. für eine anschließende Verarbeitung, wie z. B. in einer Umwandlungsphase, wie sie oben beschrieben worden ist. Eine solche anschließende Verarbeitung kann eine Ladungsneuverteilung in einer SAR-ADC-Schaltung aufgrund einer Schalterneukonfigurierung umfassen, wie vorstehend beschrieben worden ist, andere Beispiele sind jedoch auch möglich.
Während der Umwandlungsphase können die Spannungen an den Knotenpunkten 204 und 206 über VDD schwanken. Solche Ausschläge über die Versorgungsspannungen hinaus treten auf und können Leckströme in Feldeffektvorrichtungen, die für eine integrierte Schaltungsanordnung zur Signalverarbeitung verwendet werden, verursachen oder diese sogar beschädigen. Diese unerwünschten Folgen können die Transistoren, die als Schalter in der Spannungsabtastschaltung 400 verwendet werden, sowie die Transistoren beeinträchtigen, die in den Eingangsstufen von verbundenen Schaltungen, wie z. B. der Komparator-Schaltung 118 oder dem Operationsverstärker, die vorstehend beschrieben worden sind, verwendet werden. Dieses Dokument legt nun spezifische Beispiele für Lösungen dar, die jeweils auf einen SAR-ADC, eine Komparator-Schaltung 118 oder den Operationsverstärker, die vorstehend beschrieben worden sind, und andere Schaltungsauslegungsanwendungen anwendbar sind.
5 zeigt ein Beispiel für eine Spannungsabtastschaltung 500 mit Gategeboosteten Referenzplattenschaltern, wie z. B. für die Analog-Digital-Umsetzung. Der erste Referenzschalter 406 und der zweite Referenzschalter 408 von 4 brauchen wegen potenzieller Transistorleckströme oder einer potenziellen Beschädigung nicht mit regulären n-Kanal-Feldeffekttransistoren allein implementiert zu werden. Stattdessen kann eine Takt-Booster-Schaltung die nicht null betragende Versorgungsspannung VDD auf zum Beispiel einen geboosteten Spannungswert von 2·VDD für eine Anwendung bei Schalttransistor-Gate-Anschlüssen boosten. Die zusätzliche VDD, die zum Beispiel relativ zu den Schalttransistor-Source-Anschlüssen erzeugt wird, ist aus Gründen der Klarheit als effektive Spannungsquelle zwischen dem Gate und der Source jedes n-Kanal-Feldeffekttransistors 510 und 512 gezeigt. Jeder Referenzschalter 406 und 408 von 4 kann somit einen n-Kanal-Feldeffekttransistor (z. B. 510 und 512) aufweisen, der jeweils eine geboostete Spannung als seine Gate-Anschluss-Spannung aus der Takt-Booster-Schaltung und VDD als seine Source-Anschluss-Spannung empfängt. Dadurch wird ermöglicht, dass die Referenzplatten 418 und 420 der Kondensatoren potenziell auf positive und negative VDD um die VDD-Gleichtaktspannung herum schwanken, wenn die Gate-Spannung 2·VDD beträgt, ohne dass ein signifikanter Leckstrom auftritt.
6 zeigt ein Beispiel für eine Spannungsabtastschaltung 600 mit Referenzplattenschaltern unter Verwendung von Eingangs-/Ausgangs-(I/O-)Vorrichtungen, wie z. B. für die Analog-Digital-Umsetzung. Der erste Referenzschalter 406 und der zweite Referenzschalter 408 von 4 können wieder wegen potenzieller Transistorleckströme oder einer potenziellen Beschädigung nicht mit regulären n-Kanal-Feldeffekttransistoren allein implementiert werden. Stattdessen dienen bei diesem Beispiel I/O-Transistoren 610 und 612 als Referenzschalter. I/O-Transistoren, die in integrierten Mischsignalschaltungen verwendet werden, können ein dickeres Gate-Dielektrikum aufweisen als andere Feldeffekttransistoren, wie gezeigt ist, um höheren Gate-Spannungen standzuhalten als andere Transistoren. I/O-Vorrichtungen können bei einer vorgegebenen Schaltungsauslegung innerhalb eines anderen Spannungsbereichs arbeiten als des Spannungsbereichs anderer Transistoren, z. B. eines Bereichs, in dem Versorgungsspannungen und Taktspannungen höher sein können. Ein I/O-Spannungsbereichs-Taktsignal kann daher Schalttransistor-Gate-Anschlüsse mit einer Spannung IOVDD treiben, die höher sein kann als VDD. Jeder Referenzschalter 406 und 408 von 4 kann somit einen I/O-n-Kanal-Feldeffekttransistor aufweisen, der jeweils IOVDD als seine Gate-Anschluss-Spannung aus der Takt-Booster-Schaltung und VDD als seine Source-Anschluss-Spannung empfängt. Dadurch wird ermöglicht, dass die Referenzplatten 418 und 420 der Kondensatoren potenziell von Masse aufwärts zu IOVDD schwingen, ohne dass signifikante Problem mit Leckstrom oder der Zuverlässigkeit der Vorrichtung auftreten.
7 zeigt ein Beispiel für eine Spannungsabtastschaltung 700 mit Referenzplattenschaltern unter Verwendung von p-Kanal-Vorrichtungen mit einer hohen Schwellspannung, wie z. B. für die Analog-Digital-Umsetzung. Der erste Referenzschalter 406 und der zweite Referenzschalter 408 von 4 können wieder wegen potenzieller Transistorleckströme oder einer potenziellen Beschädigung nicht mit regulären n-Kanal-Feldeffekttransistoren allein implementiert werden. Stattdessen kann jeder Referenzschalter 406 und 408 von 4 einen p-Kanal-Feldeffekttransistor (z. B. 710 und 712) mit einer hohen Schwellspannung aufweisen. Jeder p-Kanal-Feldeffekttransistor kann eine Schwellspannung aufweisen, die hoch genug sein kann, so dass der p-Kanal-Feldeffekttransistor abgeschaltet, z. B. im Wesentlichen nichtleitend, bleibt während Spannungsschwankungen von Masse über VDD und aufwärts zu VDD plus der Schwellspannung, das heißt, ohne eine signifikant Stromleckage über die typischen Subschwellströme hinaus, die typischerweise mit einer schwachen Inversions- oder einer moderaten Inversionsoperation des p-Kanal-Feldeffekttransistors in Zusammenhang stehen.
8 zeigt ein Ablaufdiagramm eines Spannungsabtastverfahrens 800, wie z. B. für eine Analog-Digital-Umsetzung. Bei 802 kann das Verfahren während einer Abtastphase unter Verwendung eines ersten Schaltkreises das elektrische Verbinden einer ersten Referenzplatte eines ersten Kondensators über einen ersten Referenzschalter mit einer nicht null betragenden Versorgungsspannung VDD umfassen. Bei 804 kann das Verfahren ferner das elektrische Verbinden einer ersten Eingangsplatte des ersten Kondensators über einen ersten Eingangsschalter mit einer ersten Eingangsspannung umfassen.
Bei 806 kann das Verfahren ferner unter Verwendung eines zweiten Schaltkreises das elektrische Verbinden einer zweiten Referenzplatte eines zweiten Kondensators über einen zweiten Referenzschalter mit VDD umfassen. Bei 808 kann das Verfahren ferner das elektrische Verbinden einer zweiten Eingangsplatte des zweiten Kondensators über einen zweiten Eingangsschalter mit einer zweiten Eingangsspannung umfassen. Die Operationen 802–808 sind separat aufgeführt, können jedoch auch gleichzeitig erfolgen. Bei 810 kann während einer Haltephase das Verfahren ferner das Halten der Spannungen, die an jedem Kondensator abgetastet werden, umfassen. Bei 812 kann während einer Umwandlungsphase das Verfahren ferner das Durchführen einer Datenumwandlung umfassen, obwohl diese spezifische Anwendung des Spannungsabtastverfahrens optional ist.
Bei den oben dargelegten Beispielen wird jeweils ein Differenzeingangssignal verarbeitet, das z. B. von einer Differenz zwischen zwei separaten Eingangsspannungen, wie z. B. an den Knotenpunkten 104 und 106, dargestellt wird. Die gleichen Prinzipien können jedoch auch in größerem Umfang auf das Verarbeiten eines unsymmetrischen Eingangssignals angewendet werden, das z. B. von einer Eingangsspannung, wie z. B. an dem Knotenpunkt 104 oder dem Knotenpunkt 106, relativ zu Masse dargestellt wird. In jeder von 3–7 kann zum Beispiel eine Hälfte jeder vorgesehenen Schaltung das unsymmetrische Eingangssignal, z. B. das Eingangssignal VIN+, verarbeiten, wie vorstehend beschrieben worden ist. Gleichermaßen können in 8 die Operationen bezüglich der ersten Eingangsspannung an einem unsymmetrischen Eingangssignal durchgeführt werden, so dass die Operationen bezüglich einer zweiten Eingangsspannung, die auf ein Differenzeingangssignal anwendbar sind, entfallen können.
Jedes dieser nicht als Einschränkung zu verstehenden Beispiele kann für sich allein stehen oder kann in verschiedenen Permutationen oder Kombinationen mit einem oder mehreren der anderen Beispiele kombiniert werden.
Die vorstehende detaillierte Beschreibung umfasst Bezugnahmen auf die beiliegenden Zeichnungen, die Teil der detaillierten Beschreibung sind. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsformen, mittels derer die Erfindung in die Praxis umgesetzt werden kann. Diese Ausführungsformen werden hier auch als ”Beispiele” bezeichnet. Solche Beispiele können Elemente zusätzlich zu den gezeigten oder beschriebenen umfassen. Die Erfinder ziehen jedoch auch Beispiele in Betracht, bei denen nur diese gezeigten oder beschriebenen Elemente vorgesehen sind. Ferner ziehen die Erfinder auch Beispiele in Betracht, bei denen Kombinationen oder Permutationen dieser gezeigten oder beschriebenen Elemente (oder eines oder mehrerer Aspekte derselben) verwendet werden, entweder in Bezug auf ein spezielles Beispiel (oder einen oder mehrere Aspekte desselben) oder in Bezug auf andere Beispiele (oder einen oder mehrere Aspekte desselben), die hier gezeigt oder beschrieben worden sind.
Im Fall einer inkonsistenten Verwendung in diesem Dokument und anderen Dokumenten, die durch Verweis einbezogen sind, gilt die Verwendung in diesem Dokument.
In diesem Dokument werden die Ausdrücke ”ein” oder ”eine” so verwendet, wie es in Patentschriften üblich ist, und sie umfassen ein(e) oder mehr als ein(e), unabhängig von anderen Fällen oder Verwendungen von ”mindestens ein(e)” oder ”ein(e) oder mehrere”. In diesem Dokument wird der Ausdruck ”oder” als ein nichtausschließendes ”oder” verwendet, so dass ”A oder B” ”A, jedoch nicht B”, ”B, jedoch nicht A” und ”A und B” umfasst, sofern nichts anderes angegeben ist. In diesem Dokument werden die Ausdrücke ”aufweisend” und ”bei dem/der/denen” als Äquivalente in normaler Sprache der jeweiligen Ausdrücke ”umfassend” und ”wobei” verwendet. Ferner werden in den nachfolgenden Patentansprüchen die Ausdrücke ”aufweisend” und ”umfassend” erweiterbar verwendet, das heißt, dass ein System, eine Vorrichtung, ein Artikel, eine Zusammensetzung, ein Ansatz oder ein Prozess, das/die/der Elemente zusätzlich zu denen aufweist, die nach einem solchen Ausdruck in einem Patentanspruch aufgeführt sind, immer noch als in den Umfang dieses Patentanspruchs fallend angesehen wird. Ferner werden in den nachfolgenden Patentansprüchen die Ausdrücke ”erste(r)”, ”zweite(r)” und ”dritte(r)” etc. lediglich als Kennzeichnungen verwendet und erlegen ihren Objekten keine zahlenmäßigen Anforderungen auf.
Mit geometrischen Ausdrücken, wie z. B. ”parallel”, ”rechtwinklig”, ”rund” oder ”rechteckig” wird keine absolute mathematische Genauigkeit gefordert, sofern im Kontext nichts anderes angegeben ist. Stattdessen ermöglichen solche geometrischen Ausdrücke Variationen aufgrund von Herstell- oder äquivalenten Funktionen. Zum Beispiel ist dann, wenn ein Element als ”rund” oder ”im Wesentlichen rund” beschrieben ist, eine Komponente, die nicht genau kreisförmig ist (z. B. eine, die leicht länglich ist oder ein vielseitiges Polygon ist) immer noch von dieser Beschreibung abgedeckt.
Verfahrensbeispiele, die hier beschrieben sind, können zumindest teilweise maschinen- oder computerimplementiert sein. Einige Beispiele können ein computerlesbares Medium oder maschinenlesbares Medium aufweisen, das mit Anweisungen kodiert ist, die dazu wirksam sind, eine elektronische Vorrichtung zum Durchführen von Verfahren, die in den vorstehenden Beispielen beschrieben worden sind, zu konfigurieren. Eine Implementierung solcher Verfahren kann einen Code, wie z. B. einen Mikrocode, einen Code einer Assemblersprache, einen Code einer höheren Programmiersprache oder dergleichen, umfassen. Ein solcher Code kann computerlesbare Anweisungen zum Durchführen verschiedener Verfahren aufweisen. Der Code kann Teil von Computerprogrammprodukten bilden. Ferner kann bei einem Beispiel der Code real auf einem oder mehreren flüchtigen nichttransitorischen oder nichtflüchtigen gegenständlichen computerlesbaren Medien gespeichert werden, wie z. B. bei der Ausführung oder zu anderen Zeiten. Beispiele für diese gegenständlichen computerlesbaren Medien können umfassen, sind jedoch nicht beschränkt auf, Festplatten, magnetische Wechselplatten, optische Wechselplatten (z. B. CDs und digitale Videoplatten), Magnetkassetten, Speicherkarten oder -stifte, Schreib-/Lesespeicher (RAMs), Nurlesespeicher (ROMs) und dergleichen.
Die vorstehende Beschreibung ist als Erläuterung und nicht als Einschränkung zu verstehen. Zum Beispiel können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte derselben) in Kombination miteinander verwendet werden. Andere Ausführungsformen können verwendet werden, wie z. B. von einem Durchschnittsfachmann auf dem Sachgebiet anhand der vorstehenden Beschreibung. Die Zusammenfassung ist so vorgesehen, dass sie 37 C. F. R. § 1.72(b) entspricht, um es einem Leser zu ermöglichen, schnell die Natur der technischen Offenlegung zu erfassen. Sie wird unter der Voraussetzung vorgelegt, dass sie nicht zum Auslegen oder Einschränken des Umfangs oder der Bedeutung der Patentansprüche verwendet wird. Ferner können in der vorstehenden detaillierten Beschreibung verschiedene Merkmale zu Gruppen zusammengefasst sein, um die Offenlegung zu straffen. Dies darf nicht dahingehend ausgelegt werden, dass ein nicht beanspruchtes offengelegtes Merkmal für irgendeinen Patentanspruch wesentlich ist. Vielmehr kann der erfindungsgemäße Gegenstand in weniger als sämtlichen Merkmalen einer speziellen offengelegten Ausführungsform liegen. Somit sind die nachfolgenden Patentansprüche hiermit als Beispiele oder Ausführungsformen in die detaillierte Beschreibung einbezogen, wobei jeder Patentanspruch als separate Ausführungsform für sich allein steht, und es wird in Betracht gezogen, dass solche Ausführungsformen in verschiedenen Kombinationen oder Permutationen miteinander kombiniert werden können. Der Umfang der Erfindung wird mit Bezug auf die beiliegenden Patentansprüche zusammen mit dem vollen Umfang an Äquivalenten, zu denen diese Patentansprüche berechtigen, bestimmt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 6667707 B2 [0002]
US 7167121 B2 [0002]

Claims

Integrierte Schaltung zum Abtasten von Spannungen, wobei die integrierte Schaltung umfasst: eine Anzahl von Schaltkreisen, die während einer Abtastphase jeweils eine jeweilige Referenzplatte eines jeweiligen Kondensators über einen jeweiligen Referenzschalter elektrisch mit einer nicht null betragenden Versorgungsspannung VDD verbinden und eine jeweilige Eingangsplatte des Kondensators über einen jeweiligen Eingangsschalter elektrisch mit einer jeweiligen Eingangsspannung verbinden und während einer Haltephase die abgetastete Spannung des Kondensators halten.
Integrierte Schaltung nach Anspruch 1, die ferner eine elektrisch gekoppelte Komparator-Schaltung aufweist, welche während einer Umwandlungsphase nach der Haltephase eine ausgewählte Kombination von abgetasteten Spannungen und Referenzspannungen vergleicht und ein Vergleichssignal liefert, das ein Vergleichsergebnis anzeigt.
Integrierte Schaltung nach Anspruch 2, wobei ein Eingangspaar der Komparator-Schaltung I/O-Vorrichtungen umfasst.
Integrierte Schaltung nach Anspruch 2 oder 3, die ferner einen Sukzessive-Approximation-Routine-Analog-Digital-Umsetzer umfasst, der umfasst: eine Digital-Analog-Umsetzerschaltung, die die Schaltkreise umfasst, wobei jeder Schaltkreis eine jeweilige Eingangsspannung zu einem elektrisch gekoppelten binär gewichteten Array von Kondensatoren abtastet; und eine elektrisch gekoppelte Sukzessive-Approximation-Routine-Steuerschaltung, die während der Umwandlungsphase die Referenzspannungen für die Komparator-Schaltung zum Durchführen einer iterativen Sequenz von bitweisen Vergleichen auswählt und ein Umsetzungsausgangssignal liefert.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, die ferner einen Operationsverstärker umfasst, der eine Anzahl der gehaltenen Spannungen für eine elektrisch gekoppelte Pipeline-Analog-Digital-Umsetzerschaltung verstärkt.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei mindestens einer der Referenzschalter einen n-Kanal-Feldeffekttransistor umfasst.
Integrierte Schaltung nach Anspruch 6, wobei der n-Kanal-Feldeffekttransistor eine Gate-Spannung aufweist, die von einer Takt-Booster-Schaltung geboostet wird.
Integrierte Schaltung nach Anspruch 7, wobei eine Spannung an mindestens einer der Referenzplatten um bis zu einer von Plus- und Minus-VDD um VDD herum schwankt.
Integrierte Schaltung nach Anspruch 6, wobei der n-Kanal-Feldeffekttransistor eine I/O-Vorrichtung mit einer Gate-Spannung umfasst, die von einer Pegelumsetzerschaltung einer Pegelverschiebung auf eine I/O-Versorgungsspannung, welche mindestens gleich VDD ist, unterzogen wird.
Integrierte Schaltung nach Anspruch 9, wobei eine Spannung an mindestens einer der Referenzplatten zwischen Masse und der I/O-Versorgungsspannung schwankt.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei mindestens einer der Referenzschalter einen p-Kanal-Feldeffekttransistor mit einer Schwellspannung umfasst, die hoch genug ist, so dass der p-Kanal-Feldeffekttransistor während Spannungsschwankungen zwischen Masse und VDD plus der Schwellspannung im Wesentlichen nichtleitend bleibt.
Verfahren zum Abtasten von Spannungen, das umfasst: Verwenden jedes einer Anzahl von Schaltkreisen, während einer Abtastphase elektrisches Verbinden einer jeweiligen Referenzplatte eines jeweiligen Kondensators über einen jeweiligen Referenzschalter mit einer nicht null betragenden Versorgungsspannung VDD und elektrisches Verbinden einer jeweiligen Eingangsplatte des Kondensators über einen jeweiligen Eingangsschalter mit einer jeweiligen Eingangsspannung; und während einer Haltephase Halten der abgetasteten Spannung des Kondensators.
Verfahren nach Anspruch 12, das ferner, unter Verwendung einer elektrisch verbundenen Komparator-Schaltung, während einer Umwandlungsphase nach der Haltephase das Vergleichen von ausgewählten abgetasteten Spannungen und ausgewählten Referenzspannungen und das Liefern eines Vergleichssignals, das ein Vergleichsergebnis anzeigt, umfasst.
Verfahren nach Anspruch 13, das ferner das Durchführen einer Sukzessive-Approximation-Routine-Analog-Digital-Umsetzung umfasst durch: unter Verwendung einer Digital-Analog-Umsetzerschaltung, die die Schaltkreise umfasst, Abtasten jeder jeweiligen Eingangsspannung mit jedem jeweiligen Schaltkreis zu einem elektrisch gekoppelten binär gewichteten Array von Kondensatoren; und unter Verwendung einer elektrisch gekoppelten Sukzessive-Approximation-Routine-Steuerschaltung während der Umwandlungsphase Liefern der Referenzspannungen für die Komparator-Schaltung zum Durchführen einer Sequenz von bitweisen Vergleichen und zum Liefern einer Sequenz der Vergleichssignale.
Verfahren nach einem der Ansprüche 12 bis 14, wobei mindestens einer der Referenzschalter einen n-Kanal-Feldeffekttransistor umfasst.
Verfahren nach Anspruch 15, wobei der n-Kanal-Feldeffekttransistor eine Gate-Spannung aufweist, die von einer Takt-Booster-Schaltung geboostet wird.
Verfahren nach Anspruch 16, wobei eine Spannung an mindestens einer der Referenzplatten um bis zu einer von Plus- und Minus-VDD um VDD herum schwankt.
Verfahren nach einem der Ansprüche 12 bis 17, wobei der n-Kanal-Feldeffekttransistor eine I/O-Vorrichtung mit einer Gate-Spannung umfasst, die von einem Pegelumsetzer einer Pegelumsetzung auf eine I/O-Versorgungsspannung, welche mindestens gleich VDD ist, unterzogen wird.
Verfahren nach Anspruch 18, wobei eine Spannung an mindestens einer der Referenzplatten zwischen Masse und der I/O-Versorgungsspannung schwankt.
System, das umfasst: eine Einrichtung zum Abtasten und Halten einer Anzahl von Eingangsspannungen, die jeweils relativ zu einer nicht null betragenden Versorgungsspannung VDD gemessen werden; und eine Einrichtung zum Durchführen einer Analog-Digital-Datenumsetzung von mindestens einer von: (a) einer der Eingangsspannungen; und/oder (b) einer Differenz zwischen zwei der Eingangsspannungen.