JP6420035B2 - パッシブ増幅回路 - Google Patents
パッシブ増幅回路 Download PDFInfo
- Publication number
- JP6420035B2 JP6420035B2 JP2013259954A JP2013259954A JP6420035B2 JP 6420035 B2 JP6420035 B2 JP 6420035B2 JP 2013259954 A JP2013259954 A JP 2013259954A JP 2013259954 A JP2013259954 A JP 2013259954A JP 6420035 B2 JP6420035 B2 JP 6420035B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- phase side
- switch
- circuit unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/004—Capacitive coupling circuits not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45171—Indexing scheme relating to differential amplifiers the input signal being switched to the one or more input terminals of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
非特許文献1では、容量素子を用いた信号増幅を単純に実現する方法が説明されている。この方法は、信号サンプリング時に並列接続して用いた容量を直列にスタックし、おおよそ2倍の電圧を得るというものである。
図2Aは、従来例2によるパッシブ増幅回路の構成例を示す回路図である。
図3Aは、従来例3によるパッシブ増幅回路の構成例を示す回路図である。
図4Aは、第1の実施形態によるパッシブ増幅回路の構成例を示す回路図である。この構成は、先に述べたとおり、高速放充電の必要なコモンモードリファレンスを何ら必要とせず、入力信号の差動信号成分のみを増幅する回路である。図4Aに示すパッシブ増幅器は、図9に示すアナログデジタルコンバータの電圧保持回路部VHとして用いられるものである。ここではシングルエンドの信号の場合が示されているが、アナログデジタル変換回路部ADCに差動信号が入力される場合は、必要に応じて2つのパッシブ増幅回路が用いられる。
図5Aは、第2の実施形態によるパッシブ増幅回路の構成例を示す回路図である。この構成では、第1の実施形態でも解決された第1問題点に加えて、第2問題点であるオン抵抗の問題をも解決し、また、コモンモードリファレンス電圧も必要ない。図5Aに示すパッシブ増幅器は、図9に示すアナログデジタルコンバータの電圧保持回路部VHとして用いられるものである。
図6は、第3の実施形態によるアナログデジタルコンバータの構成を示す機能ブロック図である。図6に示したアナログデジタルコンバータの構成要素について説明する。
図9は、第4の実施形態によるアナログデジタルコンバータの構成を示す機能ブロック図である。図9に示した本実施形態によるアナログデジタルコンバータは、図6に示した第3の実施形態によるアナログデジタルコンバータに、同相電圧シフト回路部VSを追加したものに等しい。ここで、本実施形態による同相電圧シフト回路部VSは、電圧保持回路部VHに含まれている。図9に示した本実施形態によるアナログデジタルコンバータのその他の構成については、図6に示した第3の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
1.2−0.3=0.9
1.2−0.9=0.3
したがって、この電圧も、0.3〜0.9Vの範囲に含まれている。
図13は、第5の実施形態によるアナログデジタルコンバータの構成を示す機能ブロック図である。図13に示したアナログデジタルコンバータの構成は、図6に示した第3の実施形態によるアナログデジタルコンバータに、以下の変更を加えたものに等しい。すなわち、図6に示したアナログデジタルコンバータに、同相電圧シフト回路部VSを加える。ここで、同相電圧シフト回路部VSは、電圧保持回路部VHの前段に設けられている。電圧保持回路部VHの前段に設けられた同相電圧シフト回路部VSと、入力バッファ回路部IBとをまとめて、入力回路部Iと呼ぶ。
図15は、第6の実施形態によるアナログデジタルコンバータの構成を示す機能ブロック図である。図15に示したアナログデジタルコンバータは、図9に示した第4の実施形態によるアナログデジタルコンバータからデジタル補正回路部DCを取り除いたものである。なお、図15に示した本実施形態によるアナログデジタルコンバータのその他の構成は、図9に示した第4の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
図16は、第7の実施形態による電圧保持回路部VHおよびアナログデジタル変換回路部ADCの構成を示す回路図である。なお、本実施形態によるアナログデジタルコンバータの全体的な構成は、図9に示した第4の実施形態の場合と同様であるので、図示およびさらなる詳細な説明を省略する。
図17は、第8の実施形態による電圧保持回路部VHおよびアナログデジタル変換回路部ADCの構成を示す回路図である。なお、本実施形態によるアナログデジタルコンバータの全体的な構成については、図9に示した第4の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
第9の実施形態によるアナログデジタルコンバータの全体的な構成は、図9に示した第4の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。本実施形態による電圧保持回路部VHの構成は、図10に示した第4の実施形態による電圧保持回路部VHに以下の変更を加えたものに等しい。すなわち、第1〜第4の正相側容量VHaC1〜VHaC4と、第1〜第4の逆相側容量VHbC1〜VHbC4とのそれぞれにおいて、容量値を変更する。具体的には、
第1の正相側容量VHaC1の容量値=2×第2の正相側容量VHaC2の容量値
第3の正相側容量VHaC3の容量値=2×第4の正相側容量VHaC4の容量値
第1の逆相側容量VHbC1の容量値=2×第2の逆相側容量VHbC2の容量値
第3の逆相側容量VHbC3の容量値=2×第4の逆相側容量VHbC4の容量値
とする。
図19は、第10の実施形態によるアナログデジタル変換回路部ADCの構成を示す回路図である。なお、本実施形態によるアナログデジタルコンバータの全体的な構成については、図9に示した第4の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。図19に示した本実施形態によるアナログデジタル変換回路部ADCの構成要素について説明する。
図21は、第11の実施形態によるアナログデジタル変換回路部ADCの構成を示す回路図である。なお、本実施形態によるアナログデジタルコンバータの全体的な構成は、図9に示した第4の実施形態または第7の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
図22は、第12の実施形態によるコンパレータCMPの構成を示す回路図である。なお、本実施形態によるアナログデジタル変換回路部ADCの構成は、図16に示した第7の実施形態などの場合と同様であるので、さらなる詳細な説明を省略する。また、本実施形態によるアナログデジタルコンバータの構成も、図9などに示した第4または第7の実施形態などの場合と同様であるので、さらなる詳細な説明を省略する。
図23は、第13の実施形態によるコンパレータCMPの構成を示す回路図である。なお、本実施形態によるアナログデジタル変換回路部ADCの構成は、図16に示した第7の実施形態などの場合と同様であるので、さらなる詳細な説明を省略する。また、本実施形態によるアナログデジタルコンバータの構成も、図9などに示した第4または第7の実施形態などの場合と同様であるので、さらなる詳細な説明を省略する。
図24は、第14の実施形態による携帯端末用RF−ICおよびその周辺の回路要素の構成を示す回路図である。
ADC1、ADC2 アナログデジタルコンバータ
ADCi I軸側アナログデジタル変換回路部
ADCq Q軸側アナログデジタル変換回路部
ANT1〜ANT4 アンテナ
AS 加減算器
B バイアス入力部
BBSP ベースバンド信号処理回路部
BC1 第1ビット比較回路部
BC1C 容量
BC1SW1〜BC1SW6 スイッチ
BCn 第nビット比較回路部
BCnC 容量
BCnSW1〜BCnSW6 スイッチ
BCa1 正相側第1ビット比較回路部
BCa1C 容量
BCa1SW1〜BCa1SW6 スイッチ
BCan 正相側第nビット比較回路部
BCanC 容量
BCanSW1〜BCanSW6 スイッチ
BCb1 逆相側第1ビット比較回路部
BCb1C 容量
BCb1SW1〜BC1bSW6 スイッチ
BCbn 逆相側第nビット比較回路部
BCbnC 容量
BCbnSW1〜BCbnSW6 スイッチ
BPF1、BPF2 バンドパスフィルタ
C1〜C4 容量素子
CLK1、CLK2 クロック信号入力部
CMP コンパレータ
CMPC1、CMPC2 容量
CNT 制御回路部
DC デジタル補正回路部
DCi I軸側デジタル補正回路部
DCq Q軸側デジタル補正回路部
FF フリップフロップ回路部
GND グランド
H ホールド回路部
Hi I軸側ホールド回路部
Hq Q軸側ホールド回路部
I 入力回路部
Ia 正相側入力部
Ib 逆相側入力部
IB 入力バッファ回路部
IBi I軸側入力バッファ回路部
IBq Q軸側入力バッファ回路部
L ラッチ回路部
LNA1、LNA2 低雑音アンプ
LO1、LO2 ローカル発振回路部
LPF1、LPF2 ローパスフィルタ
LTR1〜LTR8 トランジスタ
MIX1〜MIX4 ミキサ
OAa 正相側オペアンプ
OAb 逆相側オペアンプ
OS デジタル補正用直流シフト印加回路部
OSC 容量
OSSW1〜OSSW7 スイッチ
OSa 正相側デジタル補正用直流シフト印加回路部
OSaC 正相側容量
OSaSW1〜OSaSW7 正相側スイッチ
OSb 逆相側デジタル補正用直流シフト印加回路部
OSbC 逆相側容量
OSbSW1〜OSbSW7 逆相側スイッチ
P プリアンプ回路部
PA パッシブ増幅回路部
PA1、PA2 パワーアンプ
PAi I軸側パッシブ増幅回路部
PAq Q軸側パッシブ増幅回路部
Ra1〜Ra4 正相側抵抗
Rb1〜Rb4 逆相側抵抗
S サンプリング回路部
S1〜S10 スイッチ
Si I軸側サンプリング回路部
Sq Q軸側サンプリング回路部
SWi1、SWi2 I軸側スイッチ
SWq1、SWq2 Q軸側スイッチ
Va1、Va2 正相側電源
Vb1、Vb2 逆相側電源
Vcm リファレンス電圧供給端
Vdd、VDD 電源
VGA1、VGA2 可変利得アンプ
VH 電圧保持回路部
VHa 正相側電圧保持回路部
VHaC1〜VHaC4 正相側容量
VHaI 正相側インバータ
VHaSW1〜VHaSW8 正相側スイッチ
VHb 逆相側電圧保持回路部
VHbC1〜VHbC4 逆相側容量
VHbI インバータ
VHbSW1〜VHbSW8 逆相側スイッチ
VHi I軸側電圧保持回路部
VHq Q軸側電圧保持回路部
Vin、Vin+、Vin− 入力端
Vo、Vo+、Vo− 出力端
VS 同相電圧シフト回路部
VSa 正相側同相電圧シフト回路部
VSb 逆相側同相電圧シフト回路部
VSi I軸側同相電圧シフト回路部
VSq Q軸側同相電圧シフト回路部
Claims (3)
- 差動信号を入力する入力端群と、
サンプリング動作時に、入力した前記差動信号の電圧を充電する第1〜第4の容量素子と、
前記第1〜前記第4の容量素子の接続関係を、前記サンプリング動作を行う第1状態と、増幅動作を行う第2状態との間で切り替える複数のスイッチと、
前記増幅動作時に、増幅した前記差動信号を出力する出力端群と
を具備し、
前記第1状態において、前記第1の容量素子および前記第2の容量素子は並列に接続されており、かつ、前記第3の容量素子および前記第4の容量素子は並列に接続されており、
前記第2状態において、前記第1の容量素子および前記第2の容量素子は直列に接続されており、かつ、前記第3の容量素子および前記第4の容量素子は直列に接続されており、
前記第1状態および前記第2状態において、前記第1〜前記第4の容量素子のそれぞれは、一方の端部および他方の端部が、前記入力端群のいずれか、前記出力端群のいずれか、電源電圧を供給する電源、またはグランド、のいずれかに導通しており、
前記複数のスイッチのそれぞれは、一方の端部および他方の端部が、前記第1〜前記第4の容量素子、前記入力端群、前記出力端群、前記電源または前記グランドのいずれかに接続されており、
前記複数のスイッチは、
前記第1状態において導通状態になり、前記第2状態において遮断状態となる第1スイッチ群と、
前記第1状態において遮断状態になり、前記第2状態において導通状態となる第2スイッチ群と
を具備し、
前記第1スイッチ群に含まれる各スイッチは、一方の端部が前記入力端群のいずれかに接続されており、かつ、他方の端部が前記第1〜前記第4の容量素子のいずれかに接続されており、
前記第2スイッチ群に含まれる各スイッチは、一方の端部が前記電源または前記グランドに接続されており、かつ、他方の端部が前記第1〜前記第4の容量素子のいずれかに接続されている
パッシブ増幅回路。 - 請求項1に記載のパッシブ増幅回路において、
前記入力端群は、
前記差動信号のプラス側電圧を入力するプラス側入力端と、
前記差動信号のマイナス側電圧を入力するマイナス側入力端と
を具備し、
前記出力端群は、
前記増幅された差動信号のプラス側電圧を出力するプラス側出力端と、
前記増幅された差動信号のマイナス側電圧を出力するマイナス側出力端と
を具備し、
前記第1状態において、前記第1〜前記第4の容量素子は、前記プラス側入力端および前記マイナス側入力端の間に並列に接続されており、
前記第2状態において、前記第1の容量素子は、前記電源および前記マイナス側出力端の間に接続されており、
前記第2状態において、前記第2の容量素子は、前記マイナス側出力端および前記グランドの間に接続されており、
前記第2状態において、前記第3の容量素子は、前記電源および前記プラス側出力端の間に接続されており、
前記第2状態において、前記第4の容量素子は、前記プラス側出力端および前記グランドの間に接続されており、
前記第1の容量素子および前記第3の容量素子は、同じ第1の容量値を具備し、
前記第2の容量素子および前記第4の容量素子は、同じ第2の容量値を具備する
パッシブ増幅回路。 - 第1パッシブ増幅回路および第2パッシブ増幅回路を含み、
前記第1パッシブ増幅回路および前記第2パッシブ増幅回路のそれぞれは、
差動信号に含まれる一部の信号を入力する入力端群と、
サンプリング動作時に、入力した前記一部の信号の電圧を充電する第1〜第4の容量素子と、
前記第1〜前記第4の容量素子の接続関係を、前記サンプリング動作を行う第1状態と、増幅動作を行う第2状態との間で切り替える複数のスイッチと、
前記増幅動作時に、増幅した前記一部の信号を出力する出力端群と
を具備し、
前記第1パッシブ増幅回路および前記第2パッシブ増幅回路のそれぞれにおいて、
前記第1状態において、前記第1の容量素子および前記第2の容量素子は並列に接続されており、かつ、前記第3の容量素子および前記第4の容量素子は並列に接続されており、
前記第2状態において、前記第1の容量素子および前記第2の容量素子は直列に接続されており、かつ、前記第3の容量素子および前記第4の容量素子は直列に接続されており、
前記第1〜前記第4の容量素子のそれぞれは、一方の端部および他方の端部が、前記複数のスイッチ、前記出力端群、電源電圧を供給する電源またはグランドのいずれかに接続されており、
前記複数のスイッチのそれぞれは、一方の端部および他方の端部が、前記第1〜前記第4の容量素子、前記入力端群、前記出力端群、前記電源または前記グランドのいずれかに接続されており、
前記入力端群は、
前記一部の信号を入力する入力端
を具備し、
前記出力端群は、
前記増幅された一部の信号を出力する出力端
を具備し、
前記第1状態において、前記第1の容量素子および前記第2の容量素子は、前記グランドおよび前記入力端の間に並列に接続されており、
前記第1状態において、前記第3の容量素子および前記第4の容量素子は、前記入力端および前記電源の間に並列に接続されており、
前記第2状態において、前記第1の容量素子および前記第2の容量素子は、前記グランドおよび前記出力端の間に直列に接続されており、
前記第2状態において、前記第3の容量素子および前記第4の容量素子は、前記出力端および前記電源の間に直列に接続されており、
前記第1の容量素子および前記第2の容量素子は、同じ第1の容量値を具備し、
前記第3の容量素子および前記第4の容量素子は、同じ第2の容量値を具備し、
前記第1パッシブ増幅回路は、前記差動信号に含まれる第1信号を入力して増幅し、
前記第2パッシブ増幅回路は、前記差動信号に含まれる、前記第1信号とは別の第2信号を入力して増幅する
パッシブ増幅回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013259954A JP6420035B2 (ja) | 2013-01-23 | 2013-12-17 | パッシブ増幅回路 |
US14/159,511 US9054726B2 (en) | 2013-01-23 | 2014-01-21 | Passive amplification circuit and analog-digital convertor |
US14/692,374 US9294115B2 (en) | 2013-01-23 | 2015-04-21 | Passive amplification circuit and analog-digital convertor |
US15/051,193 US20160173115A1 (en) | 2013-01-23 | 2016-02-23 | Passive amplification circuit and analog-digital convertor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013010218 | 2013-01-23 | ||
JP2013010218 | 2013-01-23 | ||
JP2013259954A JP6420035B2 (ja) | 2013-01-23 | 2013-12-17 | パッシブ増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014161005A JP2014161005A (ja) | 2014-09-04 |
JP6420035B2 true JP6420035B2 (ja) | 2018-11-07 |
Family
ID=51207295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013259954A Active JP6420035B2 (ja) | 2013-01-23 | 2013-12-17 | パッシブ増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (3) | US9054726B2 (ja) |
JP (1) | JP6420035B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5960627B2 (ja) * | 2013-03-11 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
KR102188059B1 (ko) * | 2013-12-23 | 2020-12-07 | 삼성전자 주식회사 | Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법 |
CN105435348A (zh) * | 2014-08-08 | 2016-03-30 | 北京谊安医疗系统股份有限公司 | 一种麻醉机精确供电的电源系统 |
US10205462B2 (en) * | 2014-12-17 | 2019-02-12 | Analog Devices, Inc. | SAR ADCs with dedicated reference capacitor for each bit capacitor |
US9641189B2 (en) * | 2014-12-17 | 2017-05-02 | Analog Devices, Inc. | Calibration techniques for SAR ADCs with on-chip reservoir capacitors |
WO2016170622A1 (ja) * | 2015-04-22 | 2016-10-27 | オリンパス株式会社 | 半導体装置 |
US9960782B2 (en) * | 2015-09-11 | 2018-05-01 | Texas Instruments Incorporated | Precharge switch-capacitor circuit and method |
US9667244B1 (en) * | 2015-11-16 | 2017-05-30 | Analog Devices Global | Method of and apparatus for biasing switches |
US9667266B1 (en) | 2016-02-19 | 2017-05-30 | Analog Devices, Inc. | VDD-referenced sampling |
CN107171669B (zh) | 2016-03-08 | 2022-06-28 | 三星电子株式会社 | 半导体器件和半导体器件的操作方法 |
US9712158B1 (en) | 2016-04-07 | 2017-07-18 | Analog Devices Global | Apparatus and methods for biasing radio frequency switches |
US10530301B2 (en) * | 2016-04-29 | 2020-01-07 | Weather Detection Systems, Inc. | Fast switched pulsed radio frequency amplifiers |
US10476456B2 (en) * | 2016-10-04 | 2019-11-12 | Mediatek Inc. | Comparator having a high-speed amplifier and a low-noise amplifier |
US10062450B1 (en) | 2017-06-21 | 2018-08-28 | Analog Devices, Inc. | Passive switched capacitor circuit for sampling and amplification |
US10439627B2 (en) * | 2017-12-18 | 2019-10-08 | Qualcomm Incorporated | Alias rejection through charge sharing |
DE102018206453B3 (de) | 2017-12-28 | 2019-05-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Digital-Analog-Umsetzer mit in Reihe geschalteten Kapazitäten |
US10541698B1 (en) | 2018-11-08 | 2020-01-21 | Analog Devices, Inc. | Switched capacitor multiplying digital-to-analog converter |
CN110661527B (zh) * | 2019-09-24 | 2021-06-29 | 深圳市航顺芯片技术研发有限公司 | 一种信号的测量方法及装置、计算机设备、可读存储介质 |
CN112187273B (zh) * | 2020-10-14 | 2023-06-02 | 电子科技大学中山学院 | 一种低功耗的逐次逼近型模数转换电路模块 |
US11239856B1 (en) | 2020-12-23 | 2022-02-01 | Semiconductor Components Industries, Llc | Metal-oxide-semiconductor capacitor based charge sharing successive approximation register data converter |
CN116633331B (zh) * | 2023-07-21 | 2023-10-20 | 成都铭科思微电子技术有限责任公司 | 一种可切换正负压互补输出的开关电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2437734A1 (fr) * | 1978-09-26 | 1980-04-25 | Thomson Csf | Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur |
JPS6051901A (ja) | 1983-08-31 | 1985-03-23 | Nec Corp | 高感度コンパレ−タ |
JPS6359111A (ja) * | 1986-08-29 | 1988-03-15 | Hitachi Ltd | コンパレ−タとd/a変換器 |
JPS6382007A (ja) * | 1986-09-26 | 1988-04-12 | Nippon Telegr & Teleph Corp <Ntt> | 前置増幅回路 |
US5180932A (en) * | 1990-03-15 | 1993-01-19 | Bengel David W | Current mode multiplexed sample and hold circuit |
JP2000232327A (ja) * | 1999-02-10 | 2000-08-22 | Interchip Kk | 電荷電圧変換方法及び装置 |
JP3292167B2 (ja) * | 1999-02-18 | 2002-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差動入力インターフェイス |
JP3468502B2 (ja) | 1999-03-15 | 2003-11-17 | Necマイクロシステム株式会社 | コンパレータ |
US6985024B2 (en) * | 2003-08-21 | 2006-01-10 | Analog Devices, Inc. | Voltage multiplier |
TWI293828B (en) * | 2005-04-28 | 2008-02-21 | Novatek Microelectronics Corp | Charge pump |
JP4652214B2 (ja) * | 2005-11-18 | 2011-03-16 | 富士通セミコンダクター株式会社 | アナログデジタル変換器 |
US8274179B2 (en) | 2009-03-20 | 2012-09-25 | Qualcomm Incorporated | Passive differential voltage doubler |
JP5210292B2 (ja) * | 2009-12-14 | 2013-06-12 | 旭化成エレクトロニクス株式会社 | 逐次比較型a/d変換器 |
US8384559B2 (en) * | 2010-04-13 | 2013-02-26 | Silicon Laboratories Inc. | Sensor device with flexible interface and updatable information store |
JP5517898B2 (ja) * | 2010-11-26 | 2014-06-11 | 株式会社日立製作所 | アナログデジタル変換器 |
CN104641561B (zh) * | 2012-09-07 | 2018-06-19 | 亚德诺半导体集团 | 包括预充电电路的模数转换器 |
JP6205261B2 (ja) * | 2013-12-13 | 2017-09-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-12-17 JP JP2013259954A patent/JP6420035B2/ja active Active
-
2014
- 2014-01-21 US US14/159,511 patent/US9054726B2/en active Active
-
2015
- 2015-04-21 US US14/692,374 patent/US9294115B2/en active Active
-
2016
- 2016-02-23 US US15/051,193 patent/US20160173115A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2014161005A (ja) | 2014-09-04 |
US9054726B2 (en) | 2015-06-09 |
US20160173115A1 (en) | 2016-06-16 |
US20140203958A1 (en) | 2014-07-24 |
US20150229322A1 (en) | 2015-08-13 |
US9294115B2 (en) | 2016-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6420035B2 (ja) | パッシブ増幅回路 | |
US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
Li et al. | A 1.8-V 67-mW 10-bit 100-MS/s pipelined ADC using time-shifted CDS technique | |
US8723706B1 (en) | Multi-step ADC with sub-ADC calibration | |
TWI470938B (zh) | 電容式分壓器 | |
US9654126B2 (en) | Systems and methods for providing a pipelined analog-to-digital converter | |
KR101435978B1 (ko) | 이중채널 sar 및 플래쉬 adc를 이용한 하이브리드 파이프라인 adc | |
US10348319B1 (en) | Reservoir capacitor based analog-to-digital converter | |
CN104426549B (zh) | 具有子adc校准的多步式adc | |
Huang et al. | A 0.02-mm $^{2} $9-Bit 50-MS/s Cyclic ADC in 90-nm Digital CMOS Technology | |
US6317070B1 (en) | Floating-point analog-to-digital converter | |
US10574255B2 (en) | Multiplying digital-to-analog conversion circuit | |
Mulder et al. | A 21mW 8b 125MS/s ADC occupying 0.09 mm/sup 2/in 0.13/spl mu/m CMOS | |
Thirugnanam et al. | Design of a 4-bit 1.4 Gsamples/s low power folding ADC for DS-CDMA UWB transceivers | |
Zhang et al. | A 12-bit 1.25 GS/s RF sampling pipelined ADC using a bandwidth-expanded residue amplifier with bias-free gain-boost technique | |
JP2016213641A (ja) | 増幅回路 | |
Wang et al. | A 14-bit 100-ms/s cmos pipelined adc with 11.3 enob | |
KR101277558B1 (ko) | 레인지―스케일링 기법이 적용된 파이프라인 구조의 adc | |
Zahrai et al. | A 12b 100ms/s highly power efficient pipelined adc for communication applications | |
Wang et al. | High speed pipeline ADC using dual-input op-amp to cancel memory effect | |
ElShater | Ring Amplifier Optimized for High Resolution Analog-to-Digital Converter Applications | |
Saberi et al. | A capacitor mismatch-and nonlinearity-insensitive 1.5-bit residue stage for pipelined ADCs | |
JP2024516674A (ja) | 基準バッファ | |
Chen et al. | A low power 12-bit 30 MSPS CMOS pipeline ADC with on-chip voltage reference buffer | |
NANDINI | Reconfigurable low power robust pipeline ADC for Biomedical applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6420035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |