JPS6382007A - 前置増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、信号発生源と検出回路の間に挿入し、信号発
生源から入力した微小な電圧信号をより大きな電圧信号
に変換して検出回路へ出力する前置増幅回路に関するも
のである。

〔従来の技術〕

信号発生源からの信号電圧を増幅して検出回路へ出力す
る前置増幅回路としては、従来第３図に示すような電荷
転送形前置増幅回路があった。

第３図において、１は前置増幅回路の入力端子。

２は前置増幅回路の出力端子、３は電荷転送用のＭＯＳ
トランジスタ、４は初期状態設定−回路、５はゲート電
圧Ｖａ制御回路である。また、Ｃ＾は信号発生源の内部
容量を含む入力端子１の等価的寄生容量、Ｃｅは検出回
路の内部容量を含む出力端子２の等価的寄生容量である
。

上記のごとき従来の前置増幅回路においては、次のごと
き欠点があった。

（１）ＭＯＳトランジスタの飽和領域動作を前提として
いるので、出力端子の電圧を自由に設定することが出来
ない。

（２）電荷の転送が飽和領域動作のＭｏＳトランジスタ
によって行なわれるので、転送経路の実効的抵抗が大き
く、転送速度が遅い。すなわち前置増幅回路の動作速度
を大きくすることが困難である。

（３）基準となる状態がＭＯＳトランジスタの導通状態
と非導通状態との境界に相当するので、動作がＭＯＳト
ランジスタの特性変動に影響されやすい。そのため短チ
ャネルのＭＯＳトランジスタを採用することが難しく、
短チヤネル化の進む半導体集積回路に適用することが困
難である。

上記のごとき従来技術の問題を解決するため、本出願人
は、第４図に示すごときキャパシタとスイッチで構成さ
れる前置増幅回路を発明し、既に出願している（特願昭
６０−１６１５９７号）。

第４図において、Ｃ１は容量値Ｃ０のキャパシタ、８１
〜Ｓ３はスイッチであり、１個のキャパシタと３個のス
イッチで増幅機能を荷う基本単位が構成される。第４図
は、この基本単位をｍ段縦続接続したものであり、スイ
ッチ８１〜Ｓ３はそれぞれｍ個ずつ連動して動作するよ
うに制御される。

また、端子Ａは前置増幅回路の入力端子、端子Ｂは前置
増幅回路の出力端子、Ｔ１は電源端子、Ｅｌは電圧Ｅ１
の直流定電圧電源、Ｃ＾は容量値Ｃ＾の信号発生源の内
部容量を含む入力端子Ａの等価寄生容量、ＣＢは容量値
Ｃａの検出回路の入力容量を含む出力端子Ｂの等価寄生
容量である。

上記の前置増幅回路の動作は以下の通りである。

■まず、待機時の状態として、スイッチＳ１と８２を導
通状態とし、スイッチＳ３を非導通状態にする。その結
果、キャパシタＣ１の２端子は入力端子Ａと直流定電圧
電源Ｅ１に接続されるので、入力端子Ａの等価寄生容量
Ｃ＾に対してｍ個のキャパシタＣ工は全て並列接続の関
係となり、その共通端子Ａが出力端子Ｂに接続される。

この時、出力端子Ｂの電位は、信号源の出力電圧で決ま
る入力端子Ａの電位に等しく、これをＶ＾とする。

■次に、信号発生源から信号電圧ΔＶ＄、、を入力する
。その結果、入力端子Ａおよび出力端子Ｂの電位はＶＡ
＋ΔＶＳＩＧとなる。この時、ｍ個のキャパシタＣ１お
よび入力端子Ａの等価寄生容量Ｃ＾の両端に現われる信
号電圧は、入力信号電圧と等しくΔＶＳＩＧである。

■最後に、スイッチＳ１と８２を非導通状態とし、しか
る後スイッチＳ３を導通状態にする。この結果、入力端
子Ａの等価寄生容量の両端に発生する信号電圧ΔＶ８１
Ｇを基準にして、これに各キャパシタＣ１に蓄えられた
信号電圧ΔＶＳＩＧを各々加算するようにｍ個のキャパ
シタＣ１は全て直列接続され、その一端が出力端子Ｂに
接続される。

この時、出力端子Ｂに現れる電圧をｖＢ′とすると、こ
れは下記〈１〉式に示すように、増幅された信号電圧、
信号源の初期電圧と直流定電圧電源の電位差に依存する
オフセット電圧、及び待機時の初期電圧の和で表される
。

＋Ｖ＾　　　　　　　　　　　　　（槻曜粧）・・・・
・・・・・・・・・・・・・・・・・・・・〈１〉〔発
明が解決しようとする問題点〕 上記のように、第４図の回路は、信号源と検出回路の中
間に挿入されたキャパシタＣ工の接続状態を、増幅動作
の前後において並列から直列に変更して信号電圧を加算
することを増幅原理としている。従って、ＭＯＳプロセ
スを用いて前置増幅回路の主構成要素であるキャパシタ
及びスイッチを実現する場合、直列接続可能なキャパシ
タの実現法が問題となる。

ＭＯＳプロセスでキャパシタを実現する場合、少面積で
実現できることから１通常ＭＯＳ容量が利用される。そ
して、通常のＭＯＳプロセスでは、キャパシタの電極材
料、絶縁膜厚をそれぞれＭＯＳトランジスタと共通化し
て、キャパシタをＭＯＳトランジスタと同時に実現する
。

上記のようにして形成したＭＯＳキャパシタは。

Ｍ　ＯＳ　ｈランジスタと同様に、金属電極に閾値電圧
以上の電圧を印加すると酸化膜−半導体界面の半導体偏
に反転層を形成する。この反転層が形成されている間は
ＭＯＳキャパシタの容量はほぼ一定であるが１反転層が
消失しかかると空“芝屑が変化するため容量は印加電圧
とともに変化してしまう。

したがって、キャパシタＣ工としてＭＯ３容量を用いる
場合には、キャパシタの対向電極として用いる反転層が
前置増幅回路の動作中に消失しないことを保障する必要
がある。その具体的な方法として、以下に述べる方法の
少なくとも一方を用いる必要があったため、第４図の装
置においては。

前置増幅回路の適用領域が狭くなるという問題があった
。

（方法１）前置増幅回路の動作を通じて、キャパシタＣ
工の対向電極を構成する反転層が常時誘起される電圧範
囲となるように、第４図に示した直流定電圧源の電圧Ｅ
１を設定する。

すなわち反転層が誘起されるには、信号源電圧と直流定
電圧源との電位差が閾値電圧以上であることが必要であ
り、この閾値電圧は通常のＭＯＳプロセスにおいてｐ基
板（またはｐウェル）で正。

ｎ基板（またはｎウェル）で負である。

この場合、直流定電圧源の電圧Ｅ１を待機時の信号源電
圧Ｖ＾と異なる電圧に設定することになるので、く１〉
式のオフセット電圧の項における（Ｖ＾−Ｅｌ）が零に
ならないから、一定量以上のオフセット電圧が出力に生
ずる結果となる。

さらに、出力に現れるオフセット電圧の量は、基本単位
の縦続段数ｍと共に増加する性質がある。

上記のごとく１通常のＭＯＳプロセスを用いて第４図の
前置増幅回路を実現する場合には、キャパシタの対向電
極として用いる反転層が十分誘起されることを保障でき
る電圧範囲に直流定電圧電源の電圧を設定しなければな
らないという制約から、（イ）出力に現れるオフセット
電圧の量を少なくできない、（ロ）オフセット電圧は正
または負のいずれかであり、設定の自由度に欠ける、（
ハ）縦続段数の多い前置増幅回路の利用が難しい１等の
問題がある。

（方法２）キャパシタ形成部に閾値電圧制御用プロセス
を適用し、閾値電圧の大きさを十分低く設定する。

すなりち前置増幅回路の出力として、オフセット電圧が
少ないか、若しくは零である電圧信号を得たい場合には
、第４図において直流定電圧源の電圧Ｅ１を待機時の信
号源電圧Ｖ＾に近い値、若しくはそれと等しぐ設定する
必要がある。この時、各キャパシタＣ１の２端子に印加
される電圧は零もしくは信号源から与えられる信号電圧
だけとなり、これは通常のＭＯＳプロセスによる閾値電
圧よりも小さい。従って、この状態でキャパシタの対向
電極として用いる反転層が十分誘起されることを保障す
るには、閾値電圧制御用プロセスをキャパシタ部分・に
導入することが必須となる。

例えば、ディプレッション形化プロセスを導入し、キャ
パシタの２端子に印加される電圧が零または逆の状態（
ｐ基板またはｐウェルの場合には電極側を低電位にして
反転層側を高電位にする。

ｎ基板またはｎウェルの場合はこの逆）でも反転層が誘
起された状態を維持できるようにする。

しかし、閾値電圧制御用プロセスを導入した場合には、
（イ）プロセスが複雑になり結果的に製造コストの上昇
、歩留り低下を招く、（ロ）オフセット電圧は、正また
は負のいずれか一方から制御された閾値電圧で決まる電
圧範囲までは設定可能になるが、依然として設定の自由
度に欠ける。

等の問題がある。

本発明は、上記ごとき問題点を解決するためになされた
ものであり、出力電圧に加算されるオフセット電圧の量
を、零を含めて正負自由な値に設定可能な前置増幅回路
を提供することを目的とするものである。

〔問題を解決するための手段〕

本発明は、増幅機能を荷う基本単位を構成するキャパシ
タにＭＯＳキャパシタを用い、キャパシタの２端子の極
性、すなわち基板上またはウェル上に配置された金属電
極とキャパシタの対向電極として用いる反転層からなる
半導体電極との接続状態が異なる基本単位を少なくとも
２種類準備し、これらを縦続接続することを主要な特徴
とする。

すなわち、金属電極を入力端子に接続し半導体電極を第
１の電源に接続する第１のＭＯＳキャパシタと、半導体
電極を入力端子に接続し金属電極を第２の電源に接続す
る第２のＭＯＳキャパシタとを用い、出力時には上記の
両キャパシタを逆極性に直列に接続することにより１両
キャパシタのオフセット電圧が相殺されるようにしたも
のである。この場合１両キャパシタの各オフセット電圧
は、上記第１．第２の電源電圧によって変え得るから、
上記電源の電圧を適宜選定することにより、全体のオフ
セット電圧を任意の値に設定することが可能となる。

上記のように構成したことにより、本発明においては、
ディプレッション形化プロセス等の閾値電圧制御用プロ
セスを導入することなく１通常のＭＯＳプロセスを用い
て、出力電圧に加算されるオフセット電圧の量を縦続段
数と全く独立に零を含めて正負自由な値に設定すること
が出来、従って高増幅率を目的とした縦続段数の多い前
置増幅回路を構成することが出来る。

〔実施例〕

第１図は本発明の第１の実施例図であり、説明の簡便さ
からＮＭＯＳまたはＰ　Ｍ　ＯＳプロセスのいずれか一
方を前提とする。

第１図において、８１〜Ｓ３はスイッチ、Ｃ１およびＣ
２は共に容量値Ｃ０のキャパシタであり。

３個のスイッチ（Ｓｌ−Ｓ３）と１個のキャパシタ（Ｃ
工またはＣ２）で増幅機能を荷う基本単位が構成される
。

また、キャパシタＣ１とＣ２は、ＭＯＳキャパシタで実
現されるので極性（金属電極側と反転層からなる半導体
側）があり、キャパシタＣ１とＣ２では極性が入れ換え
て接続しである。なお、第１図においては金属電極側を
細線で１反転層側を太線で示す。

また、ＥｌおよびＥ２はそれぞれ接地電位を含む電圧Ｅ
１およびＥ２の直流定電圧電源であり、前置増幅回路の
待機状態においては、キャパシタＣ工の一端は直流定電
圧電源Ｅ１に、キャパシタＣ２の一端は直流定電圧電源
Ｅ２に接続される。

また、Ａは入力端子、Ｂは出力端子、Ｔ１およびＴ２は
電源端子、Ｃ＾は信号発生源の内部容量を含む入力端子
Ａの等価寄生容量、ＣＢは検出回路の入力容量を含む出
力端子Ｂの等価寄生容量である。

また、第１図においては、キャパシタｃ１を持つ基本単
位をｍ段（ｍ≧１）、キャパシタＣ２を持つ基本単位を
ｎ段（ｎ≧１）、縦続接続して構成した前置増幅回路を
示し、スイッチ８１〜Ｓ３はそれぞれ（ｍ＋ｎ）個連動
して動作するように制御される。

なお、第１図においては、キャパシタＣ１を持つ基本単
位とキャパシタＣ２を持つ基本単位とを交互に接続した
場合を例示したが、両者の接続順序に関する制約はない
。

また、スイッチはＮＭｏ５（またはＰＭＯ３）プロセス
の場合、ｎチャネル（またはＰチャネル）ＭＯＳトラン
ジスタで実現し、制御クロックを用いてその導通、非導
通状態を制御する。

また、直流定電圧電源Ｅ１およびＥ２の電圧は、前置増
幅回路が信号源に対して待機状態および信号電圧を受理
した状態の２状態において、キャパシタの２端子間に印
加される電圧が対向電極を構成する反転層を十分誘起で
きることを保障する電圧範囲に設定する。例えばＮＭＯ
３（またはＰＭＯ８）プロセスの場合、直流定電圧電源
Ｅ１の電圧を信号源の電圧レベルより閾値電圧以上低く
（高く）設定し、直流定電圧電源Ｅ２の電圧を信号源の
電圧レベルより閾値電圧以上高く（低く）設定する。

次に、動作を説明する。

まず待機時の状態として、スイッチＳ１と８２を共に導
通状態、スイッチＳ３を非導通状態に設定する。スイッ
チの状態は、信号源から入力端子Ａに信号を入力する前
後で不変である。また、信号入力前の出力端子Ｂの電位
を入力端子Ａの電位と等しくｖ＾、信号入力後の電位を
■＾＋ΔＶＳＩＧとする。

次に、スイッチＳ１およびＳ２を非導通状態にし、しか
る後スイッチＳ３を導通状態にする。その結果、キャパ
シタＣ工およびＣ２の接続状態は（ｍ＋ｎ）個が全て並
列接続から直列接続となり。

信号電圧の加算が行なわれる。そして、゛増幅された信
号電圧が出力端子Ｂに現れる。この時、出力端子Ｂに現
れる電圧ｖＢ′は、下記く２〉式で表される。

（信号電圧） （オフセット電圧） ＋Ｖ＾　　　　　　　　　　　　　　　　　　　（初期
電圧）・・・・・・・・・・・・・・・・・・・・・・
・・　〈２〉上記〈２〉式において、オフセット電圧の
項は（ＶＡ−Ｅ　１　）が乗じられた項と（ＶＡ　　Ｅ
２）が乗じられた項とが加算された式になっている。

したがって、供給電圧が異なる直流定電圧電源を２種類
準備し、キャパシタの対向電極として用いる反転層が十
分誘起されることを保障できる電圧がキャパシタの２端
子に印加されるように、−方を信号源の電圧レベルｖＡ
より低い電圧範囲に、他方を信号源の電圧レベルＶ＾よ
り高い電圧範囲に設定すれば、一方の項は正で他方の項
は負になるから、両頂を加算した値すなわち全体のオフ
セット電圧は、上記の両電圧を調節することによって零
を含む正負の何れの値にも設定することが出来る。した
がって縦続段数ｍおよびｎとは全く独立に、オフセット
電圧の量を零を含め正負自由に設定できることが判る。

なお、第１図の実施例においては、説明の簡便さから２
種類の直流定電圧電源を用い、かつキャパシタＣ０およ
びＣ２の容量値をすべて等しくＣ０と仮定したが、さら
に多種類の直流定電圧電源を用いること、容量値の異な
るキャパシタを混在させて用いること、も可能である。

また基本単位の縦続段数ｍおよびｎの選択法ならびに配
列順序に関する制約はないので、用途に応じてこれらを
組合せたものを適宜利用できる。

さらに、ＮＭＯＳプロセスとＰＭＯＳプロセスを組合せ
たＣ　Ｍ　ＯＳプロセスを前提とする場合には、増幅を
荷う基本単位およびこれを縦続接続した前置増幅回路の
実現には上記のＮＭＯＳプロセスとＰＭＯＳプロセスの
両方が利用可能である。

従って、ＣＭＯＳプロセスでは、上記の定電圧電源の種
類、増幅を荷う最小単位の種類、縦続段数、配列順序の
自由度に加えて、キャパシタ並びにスイッチとして用い
るＭＯＳトランジスタの実現に、いずれのプロセスを用
いるかというプロセス選択の自由度が加わり、そのあら
ゆる組合せが利用可能である。

次に、第２図は本発明の第２の実施例図である。

この実施例は、前記第１の実施例とはキャパシタとスイ
ッチの接続関係が異なるが、動作原理ならびに効果は第
１の実施例と同様である。

また、キャパシタとスイッチＳ１、Ｓ２の接続関係とし
て、第１の実施例と第２の実施例を組合せた基本単位を
用いた前置増幅回路も可能である。

さらに、増幅を荷う基本単位を縦続接続する場合、第１
の実施例、第２の実施例およびこれらを組合せた構成を
混在させて用いることも可能である。

〔発明の効果〕

以上説明したように１本発明においては、増幅を荷う基
本単位を構成するキャパシタとしてＭＯＳ容量を用い、
その２端子（金属電極側と導電性の反転層側）と信号源
および直流定電圧源との接続関係を異にする基本単位を
少なくとも２種類準備し、これらの基本単位を縦続接続
することにより、ディプレッション形化プロセス等の閾
値電圧制御用プロセスを導入することなしに、出力電圧
に加算されるオフセット電圧の量を縦続段数とは全く独
立に零を含め正負自由に設定可能な前置増幅回路を実現
することが出来る。従って、半導体集積回路中のセンス
アンプ等の微小信号を検出する部分に対して本発明によ
る前置増幅回路を応用すれば、動作安定性の大きい検出
回路系を通常のＭＯＳプロセスで実現することが出来る
という優れた効果が得られる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の一実施例図、第
３図は従来の電荷転送形前置増幅回路の一例図、第４図
は本出願人が以前に出願した本発明の先行技術となる前
置増幅回路の一例図である。 〈符号の説明〉 Ａ・・・入力端子 Ｂ・・・出力端子 Ｔ１．Ｔ２・・・電源端子 Ｃ＾、　ＣＢ・・・等価寄生容量 Ｅｌ、Ｅ２・・・直流定電圧電源 Ｓｌ、Ｓ２、Ｓ３・・・制御スイッチ Ｃ□（＋）（ｉ＝１〜ｍ）・・・ＭＯＳ容量を用いたキ
ャパシタ Ｃｚ＜ｊ＞　（ｊ＝１〜ｎ）−ＭＯＳ容量を用いたキャ
パシタ

Claims (1)

【特許請求の範囲】
1. 信号源と検出回路との間に挿入し、微小入力信号を増幅
   して検出回路に出力する前置増幅回路において、ＭＯＳ
   反転層を形成して動作する少なくともｍ個（ｍ≧１）の
   第１のＭＯＳキャパシタと、該第１のＭＯＳキャパシタ
   の金属電極を入力端子に接続し、または切り離す少なく
   ともｍ個の第１の制御スイッチと、上記第１のＭＯＳキ
   ャパシタの反転層からなる半導体電極を第１の電源端子
   に接続し、または切り離す少なくともｍ個の第２の制御
   スイッチと、ＭＯＳ反転層を形成して動作する少なくと
   もｎ個（ｎ≧１）の第２のＭＯＳキャパシタと、該第２
   のＭＯＳキャパシタの半導体電極を入力端子に接続し、
   または切り離す少なくともｎ個の第３の制御スイッチと
   、上記第２のＭＯＳキャパシタの金属電極を第２の電源
   端子に接続し、または切り離す少なくともｎ個の第４の
   制御スイッチと、上記第１、第３及び第２、第４の制御
   スイッチが、上記第１及び第２のＭＯＳキャパシタと上
   記入力端子及び上記第１、第２の電源端子とを全て切り
   離した状態のときに、上記第１と第２のＭＯＳキャパシ
   タを接続する際は半導体電極同志または金属電極同志が
   、上記第１のＭＯＳキャパシタ同志または上記第２のＭ
   ＯＳキャパシタ同志を接続する際は半導体電極と金属電
   極が、それぞれ接続される極性で上記ｍ個の第１のＭＯ
   Ｓキャパシタと上記ｎ個の第２のＭＯＳキャパシタとを
   直列接続すると共に、上記ｍ個の第１のＭＯＳキャパシ
   タと上記ｎ個の第２のＭＯＳキャパシタとを直列接続し
   た状態の合成容量の一方の端子を入力端子に、他方の端
   子を出力端子に接続する少なくとも（ｍ＋ｎ）個の第５
   の制御スイッチとを備えたことを特徴とする前置増幅回
   路。