JP2011250468A - 変圧器電力合成器 - Google Patents

Abstract

【課題】複数の入力ポートと少なくとも１つの出力ポートとを備え、高い変圧器結合効率及び高い電力合成効率を達成するオンチップ変圧器電力合成器を提供する。
【解決手段】変圧器電力合成器は、複数の一次巻線導体と複数の二次巻線導体とを含む。一次巻線導体は、入力ポートにそれぞれ電気的に接続される。加えて、各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続されている。二次巻線導体は、一次巻線導体にそれぞれ磁気的に結合される。二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。
【選択図】図２

Description

本発明は送信予定の入力信号の増幅に関し、特に高い変圧器結合効率と高い電力合成効率を有する電力増幅システムにおいて実施されるオンチップ変圧器電力合成器に関する。

電力合成技術は一般に無線通信システムの電力増幅器において、送信予定の信号（例えば無線周波数（ＲＦ）信号）に十分な信号電力を与えるために利用される。電力合成の一実施例としては、変圧器電力合成器を利用することである。図１を参照する。図１は従来の電力増幅システムを表す略回路図である。電力増幅システム１００は変圧器電力合成器１０２と、複数の電力増幅器１０４＿１、１０４＿２、・・・１０４＿Ｎとを含む。各電力増幅器１０４＿１、１０４＿２、・・・１０４＿ＮはインピーダンスｒＳに並列接続されるＲＦ電流源ｉ１、ｉ２、・・・ｉＮでモデル化することができる。また、変圧器電力合成器１０２にも寄生インピーダンスｒが存在する。

巻数比を１：１とすれば、負荷インピーダンスｒＬ両端の出力電圧は変圧器電力合成器１０２の各入力ポートにおける入力電圧レベルＶ１、Ｖ２、・・・ＶＮの和に等しい。対応する入力ポートにおいて特定の増幅器によって見られる入力インピーダンスＺｉｎは下記式１に示すとおりである。

ｉ１＝ｉ２＝・・・ｉｊ＝・・・ｉＮ（すなわち各一次巻線を流れる電流ｉが各二次巻線を流れる電流ｉに等しい）という理想的な場合では、各電力増幅器によって見られる入力インピーダンスは同一であり、すなわち

言い換えれば、理想的な場合では、変圧器電力合成器１０２の入力ポートに供給される入力信号は位相と振幅が互いに同期しており、変圧器電力合成器１０２の出力ポートで最大の電力を供給できる最適な電力合成効率が得られる。しかし、ＣＭＯＳ技術などのシリコン技術で製作される電力増幅システムに用いられるオンチップ変圧器電力合成器にとって、一次巻線と二次巻線の間には不利に容量結合が存在する。その結果、各電力増幅器によって見られる入力インピーダンスは望ましくない容量結合により同一でなくなり、変圧器電力合成器１０２の入力ポートに供給される入力信号は互いに同期しなくなる。

例えば、望ましくない容量結合により

となった場合では、対応する入力インピーダンスＺｉｎ、ｊは無限大となり（すなわちＺｉｎ、ｊ＝∞）、これは入力ポートが開回路であることを示す。望ましくない容量結合により

となった場合では、対応する入力インピーダンスＺｉｎ、ｊは負となり（すなわちＺｉｎ、ｊ＜０）、これはシステムが不安定になることを示す。

まとめて言えば、ディープ・スケールド・テクノロジーによるオンチップ変圧器電力合成器は、容量結合により大きく影響されている。例えば、電力増幅器によって見られる負荷インピーダンスは、電力増幅器が求める最適なインピーダンス値に合致できない場合がある。その結果、電力合成効率が低下し、実際の出力電力が所要の最大値に達することができない。なお、電力増幅器によって見られる負荷インピーダンスが負になることもありうる。結果として、電力増幅器から供給される電力は変圧器電力合成器の出力ポートから戻って来、システムが不安定になる。また、各入力ポートでの入力インピーダンスが他の入力ポートの特性に大きく頼っていることを示す前記式１に示されるように、変圧器電力合成器の各入力ポートに供給される入力信号の振幅／位相の変化により、変圧器電力合成器から発せられる出力電力は非直線的になる。

従来、集積回路に巻装される金属導体を利用して変圧器を実施する方法が多数ある。例えば、片側共平面型、両側共平面型、ブロードサイド型またはハイブリッド型などのデザインでオンチップ変圧器を実施することが可能である。良好な結合効率とより少ない結合損失を有するオンチップ変圧器では一般に、一次巻線と二次巻線の間でより多くの容量結合が発生し、前述のように電力合成効率及び／またはシステム安定性が低下する。すなわち、ディープ・スケールド・テクノロジーのように高抵抗と高容量の金属層を用いて回路素子を製作することは、低損失変圧器に大きな結合容量を持たせ、不均衡で非効率的な電力合成をもたらし、特に高周波の応用例（例えばｍｍＷａｖｅアプリケーション）では影響が大きい。最悪の場合、システム全体が不安定になる。

したがって、従来のオンチップ変圧器電力合成器の設計では、変圧器効率と電力合成効率という二律背反する設計パラメータの妥協が必要である。電力増幅システム、特に高周波（例えば６０ＧＨｚ以上の周波数で動作するｍｍＷａｖｅアプリケーション）で動作する電力増幅システムにとって、この２つの設計パラメータを同時に満足できる解決策が望まれる。

米国特許出願公開第２００２／０１３５４２２号明細書 米国特許第７１２９７８４号明細書 米国特許第６５４９０７１号明細書 米国特許第５３８９８９０号明細書

Ａｖａｎｔｅｋ， ＧａＡｓ ＩＣ ｓｙｓｔｅｍ， ｐ．２６７， １９８９ "Ａ ９０−ｎｍ ＣＭＯＳ Ｂｒｏａｄｂａｎｄ ａｎｄ Ｍｉｎｉａｔｕｒｅ Ｑ−ｂａｎｄ Ｂａｌａｎｃｅｄ Ｍｅｄｉｕｍ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ"， ＭＴＴ−Ｓ， ｐ．１１２９， ２００７ "Ａ １−Ｗａｔｔ Ｄｏｕｂｌｙ Ｂａｌａｎｃｅｄ ５ＧＨｚ Ｆｌｉｐ−Ｃｈｉｐ ＳｉＧｅ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ"， ＲＦＩＣ， ｐ． １４１， ２００３ "Ａ Ｍｏｎｏｌｉｔｈｉｃ Ｖｏｌｔａｇｅ−Ｂｏｏｓｔｉｎｇ Ｐａｒａｌｌｅｌ−Ｐｒｉｍａｒｙ Ｔｒａｎｓｆｏｒｍｅｒ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ ＣＭＯＳ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ"， ＲＦＩＣ， ｐ．４１９， ２００７ "Ａ ２．４５−ＧＨｚ ０．１３−ｕｍ ＣＭＯＳ ＰＡＷｉｔｈ Ｐａｒａｌｌｅｌ Ａｍｐｌｉｆｉｃａｔｉｏｎ"， ＪＳＳＣ， ｐ．５５１， ２００７ "４０−Ｗ ＣＷ Ｂｒｏａｄ−Ｂａｎｄ Ｓｐａｔｉａｌ Ｐｏｗｅｒ Ｃｏｍｂｉｎｅｒ Ｕｓｉｎｇ Ｄｅｎｓｅ Ｆｉｎｌｉｎｅ Ａｒｒａｙｓ"， ＴＭＴＴ， ｐ．１０７０， １９９９

本発明の目的のひとつは、二次巻線導体が一次巻線導体に磁気的に結合され且つ直列接続と並列接続を含むトポロジー構造を持ち、高い変圧器結合効率と高い電力合成効率を達成するオンチップ変圧器電力合成器を提供することにある。

本発明の一実施例では、複数の入力ポートと１以上の出力ポートを備える変圧器電力合成器を提供する。当該変圧器電力合成器は、入力ポートにそれぞれ電気的に接続される複数の一次巻線導体と、一次巻線導体にそれぞれ磁気的に結合される複数の二次巻線導体とを含む。前記各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子の間に電気的に接続されており、前記二次巻線導体は前記出力ポートのプラス端子とマイナス端子の間に、直列接続と並列接続を含むトポロジー構造を持つ。

前記実施例の一実施例では、一次巻線導体と二次巻線導体は電圧合成器に電気的に接続される複数の電流合成器を形成するように構成されており、各電流合成器はその通過電流を合成するように構成されており、電圧合成器は電流合成器の両端電圧を合成して出力ポートで出力を生成するように構成されている。

前記実施例の他実施例では、一次巻線導体と二次巻線導体は電流合成器に電気的に接続される複数の電圧合成器を形成する。各電圧合成器はその両端電圧を合成するように構成されており、電流合成器は電圧合成器を通過する電流を合成して出力ポートで出力を生成するように構成されている。

本発明の他実施例では変圧器電力合成器を提供する。当該変圧器電力合成器は、直列接続される複数の電流合成器と、前記電流合成器の直列接続に結合される電圧合成器とを含む。電流合成器は複数の二次巻線導体にそれぞれ磁気的に結合される複数の一次巻線導体を含み、その通過電流を合成するように構成されている。電圧合成器は、前記電流合成器の両端電圧を合成して前記変圧器電力合成器の出力を生成するように構成されている。

本発明の他もう１つの実施例では変圧器電力合成器を提供する。当該変圧器電力合成器は、並列接続される複数の電圧合成器と、複数の電圧合成器の並列接続に結合される電流合成器とを含む。電圧合成器は複数の二次巻線導体にそれぞれ磁気的に結合される複数の一次巻線導体を含む。各電圧合成器はその両端電圧を合成するように構成されている。電流合成器はその通過電流を合成して前記変圧器電力合成器の出力を生成するように構成されている。

従来の電力増幅システムを表す略回路図である。 本発明の実施例１による電力増幅システムを表す略回路図である。 本発明による変圧器電力合成器のレイアウトの一例を表す説明図である。 ＢＪＴ／ＨＢＴ素子を用いる電力増幅システムのレイアウトの一例と、図３に示すレイアウトを有する電力合成器とを表す説明図である。 ＦＥＴ素子を用いる電力増幅システムのレイアウトの一例と、図３に示すレイアウトを有する電力合成器とを表す説明図である。 本発明の実施例２による電力増幅システムを表す略回路図である。 本発明による変圧器電力合成器のレイアウトの一例を表す説明図である。 本発明による変圧器電力合成器のレイアウトの他の例を表す説明図である。 ＢＪＴ／ＨＢＴ素子を用いる電力増幅システムのレイアウトの一例と、図７に示す電力合成器とを表す説明図である ＦＥＴ素子を用いる電力増幅システムのレイアウトの他実施例と、図７に示す電力合成器とを表す説明図である。

かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照にして以下に説明する。

本明細書及び特許請求の範囲では特定の素子に特定の用語を使用する。当業者に理解できるように、メーカーにより他用語で同一の装置を呼ぶことが可能である。本書類では名称でなく機能で素子を区別する。本明細書及び特許請求の範囲に用いる「含む」という文言は限定的に捉えるべきでなく、「含むがそれに限らない」と解すべきである。また、「結合」とはあらゆる直接的または間接的な電気的接続手段をいう。したがって、第一装置が第二装置に結合されるとは、第一装置が第二装置に直接に電気的に接続されるか、または他装置及び接続を通じて第二装置に間接的に電気的に接続されることを意味する。

図２は本発明の実施例１による電力増幅システムを表す略回路図である。本発明による電力増幅システム２００は複数の電力増幅器２０２＿１、２０２＿２、２０２＿３、２０２＿４と、変圧器電力合成器２０４とを含む。変圧器電圧合成器２０４は電力増幅器２０２＿１〜２０２＿４にそれぞれ結合される複数の入力ポートと、出力負荷ＺＬに結合される出力ポートとを有する。変圧器電力合成器２０４は複数の一次巻線導体２１４＿１、２１４＿２、２１４＿３、２１４＿４及び複数の二次巻線導体２１６＿１、２１６＿２、２１６＿３、２１６＿４によって形成される電流合成器２０６＿１、２０６＿２を含むように構成されている。また、変圧器電力合成器２０４は電圧合成器２０８も含む。各電流合成器２０６＿１、２０６＿２はその通過電流を合成する（例えば２Ｉ＝Ｉ＋Ｉ）ように構成され、電圧合成器２０８は電流合成器の両端電圧（例えばＮ１とＮ３の間の電圧とＮ３とＮ２の間の電圧）を合成して出力ポートで出力ＶＯを生成するように構成されている。
図２に示すように、一次巻線導体２１４＿１は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体２１６＿１に磁気的に結合されている。一次巻線導体２１４＿２は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体２１６＿２に磁気的に結合されている。一次巻線導体２１４＿３は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体２１６＿３に磁気的に結合されている。一次巻線導体２１４＿４は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体２１６＿４に磁気的に結合されている。また、インピーダンス整合のため、電力増幅システム２００には複数のマッチング回路（マッチングネットワーク、ＭＮ）２１０＿１、２１０＿２、２１０＿３、２１０＿４、２１２が設けられている。マッチング回路の実施は当業者に周知のため、詳しい説明は省略される。図２に示す実施例では、説明のために４つの電力増幅器２０２＿１〜２０２＿４しか示していない。もっとも、これは本発明を限定する意味を有しない。本発明の精神に従った他種の設計では、設計上の考慮に従って、変圧器電力合成器で４つ以上の電力増幅器の電力を合成することも可能である。

図１に示すように、従来の変圧器電力合成器に巻装される二次巻線導体は直列接続されている。従来の設計に比べて、図２に示す実施例による二次巻線導体２１６＿１〜２１６＿４は、変圧器電力合成器２０４の出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に直列接続と並列接続を含むトポロジー構造を持つ。詳しく言えば、二次巻線導体２１６＿１、２１６＿２は入力ポートのプラス端子Ｎ１と接続ノードＮ３の間に並列接続されており、二次巻線導体２１６＿３、２１６＿４は接続ノードＮ３と入力ポートのマイナス端子Ｎ２の間に並列接続されている。巻数比を１：１とすれば、電力増幅器２０２＿１によって見られるインピーダンスは、二次巻線導体２１６＿２に並列接続され更に二次巻線導体２１６＿３及び２１６＿４の並列接続に直列接続される二次巻線導体２１６＿１によって決められる。同じく、電力増幅器２０２＿２によって見られるインピーダンスは、二次巻線導体２１６＿１に並列接続され更に二次巻線導体２１６＿３及び２１６＿４の並列接続に直列接続される二次巻線導体２１６＿２によって決められ、電力増幅器２０２＿３によって見られるインピーダンスは、二次巻線導体２１６＿４に並列接続され更に二次巻線導体２１６＿１及び２１６＿２の並列接続に直列接続される二次巻線導体２１６＿３によって決められ、電力増幅器２０２＿４によって見られるインピーダンスは、二次巻線導体２１６＿３に並列接続され更に二次巻線導体２１６＿１及び２１６＿２の並列接続に直列接続される二次巻線導体２１６＿４によって決められる。したがって、出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間の直列接続と並列接続を含む新規のトポロジーを通じて接続される二次巻線導体２１６＿１〜２１６＿４により、各電力増幅器２０２＿１〜２０２＿４によって見られる入力インピーダンスは同一となる。このように、同一のＲＦ電流源と同一のインピーダンスＺＳで各電力増幅器をモデル化するように電力増幅器２０２＿１〜２０２＿４をよく設計すれば、電力増幅器２０２＿１〜２０２＿４から生成されるすべての入力信号Ｖｉは互いに同期し、結果として変圧器電力合成器２０４の入力電流／電圧の振幅／位相も同期するようになる。

各電力増幅器２０２＿１〜２０２＿４によって見られる入力インピーダンスを実質的に同一にさせるという所望の目標を達成するために、図２に示す新規の変圧器電力合成器２０４の構成に基づいて、集積回路の中でオンチップ変圧器電力合成器２０４のレイアウトをよく画定しなければならない。図３を参照する。図３は本発明による変圧器電力合成器のレイアウトの一例を表す説明図である。例えば、本発明の一実施例では、図３に示すレイアウトは図２に示す変圧器電力合成器２０４を実現するために設計されている。図の左側には第一金属層Ｍ１に巻装される金属導線が示され、右側には第一金属層Ｍ１と異なる第二金属層Ｍ２に巻装される金属導線が示されている。注意すべきは、金属層につける名称は第一金属層と第二金属層の位置関係を限定する意味を有しない。例えば、本発明の一実施例において、第一金属層は第二金属層の下に設けられるように構成されているが、他実施例において、第一金属層を第二金属層の上に設けるように構成することも可能である。要するに、一次巻線導体と二次巻線導体が設置されている金属層は、設計上の要求に従って変わりうる。注意すべきは、図３に示すレイアウト設計は説明目的で用いられるに過ぎず、本発明を限定する意味を有しない。言い換えれば、本発明の精神に従った他のレイアウト設計も本発明の範囲に属する。

図３に示すように、第一金属層Ｍ１に設けられる変圧器電力合成器２０４の一部レイアウトは実質的に対称であって、第二金属層Ｍ２に設けられる変圧器電力合成器２０４の一部レイアウトも実質的に対称である。本実施例によれば、図２に示す一次巻線導体２１４＿１を実施するための一次巻線導体は、第一金属層Ｍ１に巻装される第一区間３０１（ノードＡとＢとの間）と第二区間３０２（ノードＣとＤとの間）と、第二金属層Ｍ２に巻装され且つ図３の破線で示されるバイアを通じて第一区間３０１と第二区間３０２を相互接続する第三区間３０３とを含む。図２に示す二次巻線導体２１６＿１を実施するための二次巻線導体３１６＿１（図２に示す一次巻線導体２１４＿１を実施するための一次巻線導体に対応する）は、第二金属層の上でノードＡ’とＢ’との間に巻装されている。そのうちノードＡ’は出力ポートのプラス端子Ｎ１に電気的に接続されており、ノードＢ’は接続ノードＮ３に電気的に接続されている。図２に示す一次巻線導体２１４＿２を実施するための一次巻線導体３１４＿２は第一金属層Ｍ１の上でノードＥとＦとの間に巻装されている。第一金属層Ｍ１における第三区間３０３の投射パターンは一次巻線導体３１４＿２と交差しており、詳しくは後掲図を参照する。図２に示す二次巻線導体２１６＿２を実施するための、一次巻線導体３１４＿２に対応する二次巻線導体は、第二金属層Ｍ２に巻装される第一区間３０４（ノードＡ’とＣ’との間）と第二区間３０５（ノードＤ’とＢ’との間）と、第一金属層Ｍ１に巻装され且つ破線で示されるバイアを通じて第一区間３０４と第二区間３０５を相互接続する第三区間３０６とを有する。第二金属層Ｍ２における第三区間３０６の投射パターンは二次巻線導体３１６＿１と交差しており、詳しくは後掲図を参照する。

図２に示す一次巻線導体２１４＿３を実施するための一次巻線導体３１４＿３は、第一金属層Ｍ１の上でノードＧとＨとの間に巻装されている。図２に示す二次巻線導体２１６＿３を実施するための、一次巻線導体３１４＿３に対応する二次巻線導体は、第二金属層Ｍ２に巻装される第一区間３０７（ノードＥ’とＦ’との間）と第二区間３０８（ノードＧ’とＨ’との間）と、第一金属層Ｍ１に巻装され且つ破線で示されるバイアを通じて第一区間３０７と第二区間３０８を相互接続する第三区間３０９とを有する。図２に示す一次巻線導体２１４＿４を実施するための一次巻線導体は、第一金属層Ｍ１に巻装される第一区間３１０（ノードＩとＪとの間）と第二区間３１１（ノードＫとＬとの間）と、第二金属層Ｍ２に巻装され且つ破線で示されるバイアを通じて第一区間３１０と第二区間３１１を相互接続する第三区間３１２とを有する。第一金属層Ｍ１における第三区間３１２の投射パターンは一次巻線導体３１４＿３と交差しており、詳しくは後掲図を参照する。図２に示す二次巻線導体２１６＿４を実施するための二次巻線導体３１６＿４は、第二金属層Ｍ２の上でノードＥ’とＨ’との間に巻装されている。図に示すように、ノードＥ’は接続ノードＮ３に電気的に接続され、ノードＨ’は出力ポートのマイナス端子Ｎ２に電気的に接続されている。また、第二金属層Ｍ２における第三区間３０９の投射パターンは二次巻線導体３１６＿４と交差しており、詳しくは後掲図を参照する。

なお、図２に示す接続ノードＮ３は、変圧器電力合成器２０４の出力ポートで電力を検出するための電力検知器３２０に結合されている。したがって、電力検出の結果に基づいて、他回路は変圧器電力合成器２０４の入力ポートに接続される電力増幅器の電力を調整することができる。もっとも、このような電力検知器の構成はオプションである。言い換えれば、実際の設計要求に応じて電力検知器３２０を省略してもよい。

図４と図５に関連して図３を参照する。図４はＢＪＴ／ＨＢＴ素子を用いる電力増幅システム４００のレイアウトの一例と、図３に示すレイアウトを有する電力合成器２０４とを表す説明図であり、図５はＦＥＴ素子を用いる電力増幅システム５００のレイアウトの一例と、図３に示すレイアウトを有する電力合成器２０４とを表す説明図である。注意すべきは、図４と図５に示す実施例では、電力検知器の接続が省略されている。図４と図５に示すように、変圧器電力合成器全体は実質的に対称なレイアウトを有する。例えば、第一金属層Ｍ１又は第二金属層Ｍ２と平行な平面における一次巻線導体（区間３０１−３０３を含む一次巻線導体と一次巻線導体３１４＿２とを含む）と二次巻線導体（二次巻線導体３１６＿１と区間３０４−３０６を含む二次巻線導体とを含む）の第一投射パターンは実質的に対称であり、第一金属層Ｍ１又は第二金属層Ｍ２と平行な平面における一次巻線導体（一次巻線導体３１４＿３と区間３１０−３１２を含む一次巻線導体とを含む）と二次巻線導体（区間３０７−３０９を含む二次巻線導体と二次巻線導体３１６＿４とを含む）の第二投射パターンは実質的に対称である。また、第一金属層Ｍ１における変圧器電力合成器２０４の一部レイアウトは実質的に対称であり（例えば一次巻線導体３１４＿２と区間３０１、３０２、３０６のレイアウトパターンは、一次巻線導体３１４＿３と区間３０９、３１０、３１１のレイアウトパターンのミラーパターンである）、第二金属層Ｍ２における変圧器電力合成器２０４の一部レイアウトも実質的に対称である（例えば二次巻線導体３１６＿１と区間３０３、３０４、３０５のレイアウトパターンは、二次巻線導体３１６＿４と区間３０７、３０８、３１２のレイアウトパターンのミラーパターンである）。このように、よく境界明りょうな実質的に対称なレイアウトにより、各電力増幅器によって見られる入力インピーダンスは、変圧器電力合成器に設けられる変圧器の結合効率と関係なく、実質的に同一となる。なお、図３に示すレイアウトの一例によれば、本実施例による変圧器はブロードサイド型（例えば、１つの一次巻線区間と１つの二次巻線区間が金属層の垂直方向に沿ってオーバーラップしている）と片側共平面型（例えば、同一の金属層に巻装される隣接した一次巻線区間と二次巻線区間）で実施されるので、変圧器結合効率は改善される。このように、図３に示す回路レイアウトで構成されるオンチップ変圧器電力合成器は、高い変圧器結合効率と高い電力合成効率を達成することができる。

図６は本発明の実施例２による電力増幅システムを表す略回路図である。本実施例による電力増幅システム６００は複数の電力増幅器６０２＿１、６０２＿２、６０２＿３、６０２＿４と、変圧器電力合成器６０４とを含む。変圧器電圧合成器６０４は電力増幅器６０２＿１〜６０２＿４にそれぞれ結合される複数の入力ポートと、出力負荷ＺＬに結合される出力ポートとを含む。変圧器電力合成器６０４は複数の電圧合成器６０６＿１、６０６＿２と電流合成器６０８を含むように構成されている。電圧合成器６０６＿１と６０６＿２は複数の一次巻線導体６１４＿１、６１４＿２、６１４＿３、６１４＿４と複数の二次巻線導体６１６＿１、６１６＿２、６１６＿３、６１６＿４から形成される。電圧合成器６０６＿１はその両端電圧（例えば二次巻線導体６１６＿１の両端電圧と二次巻線導体６１６＿２の両端電圧）を合成するように構成されている。同じく、電圧合成器６０６＿２はその両端電圧（例えば二次巻線導体６１６＿３の両端電圧と二次巻線導体６１６＿４の両端電圧）を合成するように構成されている。電流合成器６０８は電圧合成器６０６＿１と６０６＿２を通過する電流を合成し（例えば２Ｉ＝Ｉ＋Ｉ）、変圧器電力合成器６０４の出力ポートで出力ＶＯを生成するように構成されている。

図６に示すように、一次巻線導体６１４＿１は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体６１６＿１に磁気的に結合されている。一次巻線導体６１４＿２は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体６１６＿２に磁気的に結合されている。一次巻線導体６１４＿３は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体６１６＿３に磁気的に結合されている。一次巻線導体６１４＿４は対応する入力ポートのプラス端子（＋）とマイナス端子（−）の間に電気的に接続されるとともに、二次巻線導体６１６＿４に磁気的に結合されている。また、インピーダンス整合のため、電力増幅システム６００には複数のマッチング回路網６１０＿１、６１０＿２、６１０＿３、６１０＿４、６１２が設けられている。図６に示す実施例では、説明のために４つの電力増幅器６０２＿１〜６０２＿４しか示していない。もっとも、これは本発明を限定する意味を有しない。本発明の精神に従った他種の設計では、設計上の考慮に従って、変圧器電力合成器で４つ以上の電力増幅器の電力を合成することも可能である。

図２に示す二次巻線導体２１６＿１〜２１６＿４のトポロジーと同じように、図６に示す本実施例による二次巻線導体６１６＿１〜６１６＿４も、出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に、直列接続と並列接続を含むトポロジー構造を持つ。しかし、本実施例による二次巻線導体６１６＿１と６１６＿２は出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に直列接続されており、二次巻線導体６１６＿３と６１６＿４は出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に直列接続されている。図に示すように、二次巻線導体６１６＿１と６１６＿２の直列接続と二次巻線導体６１６＿３と６１６＿４の直列接続は、出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に並列接続されている。

巻数比を１：１とすれば、電力増幅器６０２＿１によって見られるインピーダンスは、二次巻線導体６１６＿２に直列接続され更に二次巻線導体６１６＿３と６１６＿４との直列接続に並列接続される二次巻線導体６１６＿１によって決められる。同じく、電力増幅器６０２＿２によって見られるインピーダンスは、二次巻線導体６１６＿１に直列接続され更に二次巻線導体６１６＿３と６１６＿４との直列接続に並列接続される二次巻線導体６１６＿２によって決められ、電力増幅器６０２＿３によって見られるインピーダンスは、二次巻線導体６１６＿４に直列接続され更に二次巻線導体６１６＿１と６１６＿２との直列接続に並列接続される二次巻線導体６１６＿３によって決められ、電力増幅器６０２＿４によって見られるインピーダンスは、二次巻線導体６１６＿３に直列接続され更に二次巻線導体６１６＿１と６１６＿２との直列接続に並列接続される二次巻線導体６１６＿４によって決められる。したがって、出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に、直列接続と並列接続を含む新規のトポロジーを通じて接続される二次巻線導体６１６＿１〜６１６＿４により、各電力増幅器６０２＿１〜６０２＿４によって見られる入力インピーダンスは同一となる事は評価される。このように、同一のＲＦ電流源と同一のインピーダンスＺＳで各電力増幅器をモデル化するように電力増幅器６０２＿１〜６０２＿４をよく設計すれば、電力増幅器６０２＿１〜６０２＿４から生成されるすべての入力信号Ｖｉは互いに同期し、結果として変圧器電力合成器６０４の入力電流／電圧の振幅／位相は同期するようになる。

各電力増幅器６０２＿１〜６０２＿４によって見られる入力インピーダンスを実質的に同一にさせるという所望の目標を達成するために、図６に示す新規の変圧器電力合成器６０４の構成に基づいて、集積回路においてオンチップ変圧器電力合成器６０４のレイアウトをよく画定しなければならない。図７を参照する。図７は本発明による変圧器電力合成器のレイアウトの一例を表す説明図である。例えば、本発明の一実施例では、図７に示すレイアウトは図６に示す変圧器電力合成器６０４を実現するために設計されている。図の左側には第一金属層Ｍ１に巻装される金属導線が示され、右側には第一金属層Ｍ１と異なる第二金属層Ｍ２に巻装される金属導線が示されている。前述のように、金属層につける名称は第一金属層と第二金属層の位置関係を限定する意味を有しない。例えば、本発明の一実施例において、第一金属層は第二金属層の下に設けられるように構成されているが、他実施例において、第一金属層を第二金属層の上に設けるように構成することも可能である。要するに、一次巻線導体と二次巻線導体が設置されている金属層は、設計上の要求に従って変わりうる。注意すべきは、図７に示すレイアウト設計は説明目的で用いられるに過ぎず、本発明を限定する意味を有しない。言い換えれば、本発明の精神に従った他のレイアウト設計も本発明の範囲に属する。

図７に示すレイアウトで図６に示す変圧器電力合成器６０４を実現する実施例では、図６に示す一次巻線導体６１４＿１〜６１４＿４と二次巻線導体６１６＿１〜６１６＿４はそれぞれ、図７に示す一次巻線導体７１４＿１〜７１４＿４と二次巻線導体７１６＿１〜７１６＿４で実施される。図７に示すように、一次巻線導体７１４＿１〜７１４＿４は集積回路の第一金属層Ｍ１に対称的に巻装されており、二次巻線導体７１６＿１〜７１４＿６は集積回路の第二金属層Ｍ２に対称的に巻装されている。本実施例によれば、第一の二次巻線導体７１６＿１（ノードＡ、Ｂの間）と第二の二次巻線導体７１６＿２（ノードＣ、Ｄの間）は、第二金属層Ｍ２の上でノードＢ、Ｃの間に巻装される第一導体７０２により電気的に接続されている。第三の二次巻線導体７１６＿３（ノードＥ、Ｆの間）と第四の二次巻線導体７１６＿４（ノードＨ、Ｇの間）は、第二金属層Ｍ２の上でノードＦ、Ｇの間に巻装される第二導体７０４により電気的に接続されている。第二の二次巻線導体７１６＿２と第四の二次巻線導体７１６＿４は、第二金属層Ｍ２の上でノードＤ、Ｈの間に巻装される第三導体７０６により電気的に接続されている。第一の二次巻線導体７１６＿１と第三の二次巻線導体７１６＿３は、ノードＡ、Ｅの間に電気的に接続される第四導体により電気的に接続されている。この第四導体は、第二金属層Ｍ２に巻装される第一区間７１２と第二区間７１３と、第一金属層Ｍ１に巻装される第三区間７１５とを含む。第一区間７１２、第二区間７１３、第三区間７１５は図７の破線に示すバイアを通じて電気的に接続されている。なお、プラス端子Ｎ１はバイアを通じて第一区間７１２に電気的に接続されており、マイナス端子Ｎ２はバイアを通じて第三区間７１６に電気的に接続されている。第二金属層Ｍ２における第三区間７１５の投射パターンは第三導体７０６と交差しており、詳しくは後掲図を参照する。

また、図７に示す接続ノードＮ３、Ｎ４はオプションとして形成され、変圧器電力合成器６０４の出力ポートで電力を検出するための電力検知器７２０に結合することができる。電力検出の結果に基づいて、他回路は変圧器電力合成器６０４の入力ポートに接続される電力増幅器６０２＿１〜６０２＿４の電力を調整することができる。本実施例によれば、接続ノードＮ４はバイアを通じて第三導体７０６に電気的に接続されているので、接続ノードＮ４はマイナス端子Ｎ２にも電気的に接続されている。接続ノードＮ３は第三区間７１５を通じてプラス端子Ｎ１に電気的に接続されている。このように、接続ノードＮ１、Ｎ２での電圧レベルは、接続ノードＮ３、Ｎ４に結合される電力検知器７２０でモニターすることができる。しかし、そのような電力検知器構成は、任意的であることに注意しなければならない。すなわち、他実施例において、電力検知器７２０は実際の設計要求に応じて省略される。設計上の考慮に従って電力検知器７２０を実施しない場合では、接続ノードＮ３、Ｎ４と、接続ノードＮ３、Ｎ４に電気的に接続される関連バイアと、接続ノードＮ３、Ｎ４と電力検知器７２０の間に設けられる信号トレースは、すべて省略される。

図７に示すレイアウト設計は説明目的で用いられるに過ぎない。本発明の精神に従った他種の設計も可能である。図８を参照する。図８は本発明による変圧器電力合成器のレイアウトの他の例を表す説明図である。例えば、図８に示すレイアウトの例は、図６に示す変圧器電力合成器６０４のレイアウトの他の例である。図８に示すレイアウトは図７に示すレイアウトに類似しており、両者の相違点はノードＡ、Ｄ、Ｅ、Ｈの接続構成にある。図８に示すように、第一の二次巻線導体７１６＿１と第三の二次巻線導体７１６＿３は、第二金属層Ｍ２の上でノードＡ、Ｅの間に巻装される第三導体８０６により電気的に接続されている。第二の二次巻線導体７１６＿２と第四の二次巻線導体７１６＿４は、ノードＤ、Ｈの間電気的に接続される第四導体により電気的に接続されている。この第四導体は第二金属層Ｍ２に巻装される第一区間８１２と第二区間８１４と、第一金属層Ｍ１に巻装される第三区間８１６とを有する。第一区間８１２、第二区間８１４及び第三区間８１６は図８の破線に示すバイアを通じて電気的に接続されている。本実施例では、プラス端子Ｎ１はバイアを通じて第三導体８０６に電気的に接続されており、マイナス端子Ｎ２はバイアを通じて第二区間８１４に電気的に接続されている。なお、第二金属層Ｍ２における第三区間８１６の投射パターンは、第三導体８０６と交差している。当業者は前掲図７に示すレイアウトの説明から図８の他部分のレイアウトを理解できるので、説明を簡潔にするために詳しい説明は省略される。

図９と図１０に関連して図７を参照する。図９はＢＪＴ／ＨＢＴ素子を用いる電力増幅システム９００のレイアウトの一例と、図７に示す電力合成器６０４とを表す説明図であり、図１０はＦＥＴ素子を用いる電力増幅システム１０００のレイアウトの他実施例と、図７に示す電力合成器６０４とを表す説明図である。注意すべきは、図９と図１０に示す実施例では、電力検知器の接続が省略されていることである。図９と図１０に示すように、変圧器電力合成器全体は実質的に対称なレイアウトを有する。すなわち図７と図８に示すように、一次巻線導体７１４＿１〜７１４＿４は第一金属層Ｍ１に対称的に巻装されており、二次巻線導体７１６＿１〜７１６＿４は第二金属層Ｍ２に対称的に巻装されている。このように、よく画定された実質的に対称なレイアウトにより、各電力増幅器によって見られる入力インピーダンスは、変圧器電力合成器に設けられる変圧器の結合効率と関係なく、実質的に同一となる。なお、本実施例による変圧器は、図７と図８に示すレイアウトを利用してブロードサイド型のデザインで実施されるので、変圧器結合効率は改善される。このように、図７と図８に示す回路レイアウトで構成されるオンチップ変圧器電力合成器は、高い変圧器結合効率と高い電力合成効率を達成することができる。

また、本発明は更に、以下のような新規な負荷インピーダンス最適化技術を提案する。図２に示す実施例を再び参照する。電力増幅器によって見られる負荷インピーダンスを調整するために、オプションとして設けられる容量素子（例えばコンデンサＣ１）を出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に電気的に接続することができる。変圧器は一般に寄生インダクタを含むので、変圧器インダクタンスを共振させて寄生インダクタの効果を軽減し、負荷インピーダンスを所望の値に適切に調整するために、コンデンサＣ１が設けられている。同じく、図６に示す他実施例では、負荷インピーダンスを調整するために、オプションとして設けられる容量素子（例えばコンデンサＣ２）を出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間に電気的に接続することができる。図７と図８に示すレイアウト設計では、接続ノードＮ３、Ｎ４はそれぞれプラス端子Ｎ１とマイナス端子Ｎ２に電気的に接続されているので、図６に示すコンデンサＣ２はＮ１とＮ４の間、またはＮ２とＮ３の間に接続することができる。また、システムにおいてオプションの電力検知器７２０を実施しない場合では、図６に示すコンデンサＣ２は、Ｎ３とＮ４の間に接続することも可能である。

また、電力検知器３２０、７２０を適切に設計すれば、電力検知器３２０、７２０は変圧器電力合成器の出力ポートで出力電力を検出するのみならず、負荷インピーダンスも調整できる。すなわち、出力電力の検出に加えて、通信システムにおいて実施される電力検知器７２０は、出力ポートのプラス端子Ｎ１とマイナス端子Ｎ２の間で見られる容量特性を有し、負荷インピーダンスを調整できるようなものとして構成することができる。電力検知器７２０を負荷インピーダンスの最適化に用いれば、前記容量素子（すなわち図６に示すコンデンサＣ２）は省略できる。前掲概念に従えば、図３に示す変圧器電力合成器２０４のレイアウトは、負荷インピーダンスを調整するためにプラス端子Ｎ１とマイナス端子Ｎ２の間に接続されるコンデンサまたは電力検知器を有するものとして修正することができる。また、レイアウト対称性を保つことを前提に、プラス端子Ｎ１とマイナス端子Ｎ２の距離を短縮してコンデンサまたは電力検出器接続のレイアウトを簡素化するように、図３に示すレイアウトを適切に修正することもできる。例えば、図３の右上の部分を接続ノードＮ３に対して右回りに曲げ、図３の右下の部分を接続ノードＮ３に対して左回りに曲げ、プラス端子Ｎ１とマイナス端子Ｎ２の距離を短縮することができる。レイアウト全体の対称性を保つために、第一金属層Ｍ１における変圧器電力合成器２０４の一部レイアウトも、第二金属層Ｍ２における変圧器電力合成器２０４の一部レイアウトにかかる前掲修正に応じて適切に曲げられている。

前掲実施例による完全に同期している変圧器電力合成器すべてのクラス（例えばＡクラス、ＡＢクラスなど）の電力増幅器と互換性があるので、種々の応用分野で利用できる。また、前掲実施例による変圧器電力合成器の電力合成性能は、変圧器の設計と関係なくすべての周波数帯域に適用できる。言い換えれば、前掲実施例による変圧器電力合成器は、ｍｍＷａｖｅなどの高周波応用に限られていない。

以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定する意味を有しない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

２００，４００，５００，６００ 電力増幅システム
２０２＿１〜２０２＿４，６０２＿１〜６０２＿４ 電力増幅器
２０４，６０４ 変圧器電力合成器
２０６＿１，２０６＿２，６０８ 電流合成器
２０８，６０６＿１，６０６＿２ 電圧合成器
２１０＿１〜２１０＿４，６１０＿１〜６１０＿４ マッチング回路
２１４＿１〜２１４＿４ 一次巻線導体
２１６＿１〜２１６＿４ 二次巻線導体
３２０，７２０ 電力検出器
９００，１０００ 電力増幅システム
Ｍ１ 第一金属層
Ｍ２ 第二金属層

Claims (11)

1. 複数の入力ポートと少なくとも１つの出力ポートとを備える変圧器電力合成器であって：
   前記入力ポートにそれぞれ電気的に接続される複数の一次巻線導体と、
   前記一次巻線導体にそれぞれ磁気的に結合される複数の二次巻線導体と、
   電圧合成器と、
   前記出力ポートのプラス端子とマイナス端子との間に電気的に接続され、前記出力ポートでの出力電力を検出するための電力検知器であって、負荷インピーダンスを調整するために、前記出力ポートのプラス端子とマイナス端子との間で見られる容量特性を有するように構成される電力検知器と
   を含み、
   前記各一次巻線導体は、対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続され、
   前記二次巻線導体は、前記出力ポートのプラス端子とマイナス端子との間に、直列接続及び並列接続を含むトポロジー構造を持ち、
   前記一次巻線導体及び前記二次巻線導体は、前記電圧合成器に電気的に接続される複数の電流合成器を形成するように構成され、各電流合成器はその通過電流を合成するように構成され、前記電圧合成器は、電流合成器の両端電圧を合成して前記出力ポートで出力を生成するように構成される、変圧器電力合成器。
2. 前記二次巻線導体は、第一の二次巻線導体と、第二の二次巻線導体と、第三の二次巻線導体と、第四の二次巻線導体とを含み、
   前記第一の二次巻線及び前記第二の二次巻線導体は、前記出力ポートのプラス端子と接続ノードとの間に電気的に並列接続され、
   前記第三の二次巻線及び前記第四の二次巻線導体は、前記接続ノードと前記出力ポートのマイナス端子との間に電気的に並列接続される、請求項１に記載の変圧器電力合成器。
3. 当該変圧器電力合成器は、集積回路に形成されるオンチップ変圧器電力合成器である、請求項２に記載の変圧器電力合成器。
4. 前記一次巻線導体及び前記二次巻線導体は、第一金属層及び第二金属層で、前記集積回路に巻装され、前記第一金属層における当該変圧器電力合成器の一部レイアウトは実質的に対称であり、前記第二金属層における当該変圧器電力合成器の一部レイアウトは実質的に対称である、請求項３に記載の変圧器電力合成器。
5. 前記一次巻線導体は、前記第一の二次巻線導体に磁気的に結合される第一の一次巻線導体と、前記第二の二次巻線導体に磁気的に結合される第二の一次巻線導体とを含み、
   前記第一の一次巻線導体は、前記第一金属層に巻装される第一区間及び第二区間と、前記第二金属層に巻装され、バイアを通じて前記第一の一次巻線導体の前記第一区間及び前記第二区間を相互接続する第三区間とを含み、
   前記第一の二次巻線導体は、前記第二金属層に巻装され、
   前記第二の一次巻線導体は、前記第一金属層に巻装され、前記第一金属層における前記第一の一次巻線導体の前記第三区間の投射パターンは、前記第二の一次巻線導体と交差し、
   前記第二の二次巻線導体は、前記第二金属層に巻装される第一区間及び第二区間と、前記第一金属層に巻装され、バイアを通じて前記第二の二次巻線導体の前記第一区間及び前記第二区間を相互接続する第三区間とを含み、前記第二金属層における前記第二の二次巻線導体の前記第三区間の投射パターンは、前記第一の二次巻線導体と交差する、請求項４に記載の変圧器電力合成器。
6. 前記第一金属層又は前記第二金属層に平行な平面における前記第一の一次巻線導体、前記第二の一次巻線導体、前記第一の二次巻線導体、及び前記第二の二次巻線導体の投射パターンは、実質的に対称である、請求項５に記載の変圧器電力合成器。
7. 前記変圧器電力合成器は更に：
   前記出力ポートのプラス端子とマイナス端子との間に電気的に接続され、負荷インピーダンスを調整するための容量素子を含む、請求項１に記載の変圧器電力合成器。
8. 変圧器電力合成器であって：
   直列接続される複数の電流合成器と、
   前記電流合成器の直列接続に結合される電圧合成器と、
   当該変圧器電力合成器の出力ポートのプラス端子とマイナス端子との間に電気的に接続され、前記出力ポートでの出力電力を検出するための電力検知器であって、負荷インピーダンスを調整するために、前記出力ポートのプラス端子とマイナス端子との間で見られる容量特性を有するように構成される電力検知器と
   を含み、
   前記電流合成器は、複数の二次巻線導体にそれぞれ磁気的に結合される複数の一次巻線導体を含み、各電流合成器はその通過電流を合成するように構成され、
   前記電圧合成器は、前記電流合成器の両端電圧を合成して前記出力ポートで出力を生成するように構成される、変圧器電力合成器。
9. 前記一次巻線導体及び二次巻線導体は、第一金属層と第二金属層で、当該変圧器電力合成器が形成される集積回路に巻装され、前記第一金属層における当該変圧器電力合成器の一部レイアウトは実質的に対称であり、前記第二金属層における当該変圧器電力合成器の一部レイアウトは実質的に対称である、請求項８に記載の変圧器電力合成器。
10. 前記一次巻線導体は、第一の一次巻線導体と第二の一次巻線導体とを含み、
    前記二次巻線導体は、前記第一の一次巻線導体に磁気的に結合される第一の二次巻線導体と、前記第二の一次巻線導体に磁気的に結合される第二の二次巻線導体とを含み、
    前記第一の一次巻線導体は、前記第一金属層に巻装される第一区間及び第二区間と、前記第二金属層に巻装され、バイアを通じて前記第一の一次巻線導体の前記第一区間及び前記第二区間を相互接続する第三区間とを含み、
    前記第一の二次巻線導体は、前記第二金属層に巻装され、
    前記第二の一次巻線導体は、前記第一金属層に巻装され、前記第一金属層における前記第一の一次巻線導体の第三区間の投射パターンは、前記第二の一次巻線導体と交差し、
    前記第二の二次巻線導体は、前記第二金属層に巻装される第一区間及び第二区間と、前記第一金属層に巻装され、バイアを通じて前記第二の二次巻線導体の前記第一区間及び前記第二区間を相互接続する第三区間とを含み、前記第二金属層における前記第二の二次巻線導体の前記第三区間の投射パターンは、前記第一の二次巻線導体と交差する、請求項９に記載の変圧器電力合成器。
11. 前記第一金属層又は前記第二金属層に平行な平面における前記第一の一次巻線導体、前記第二の一次巻線導体、前記第一の二次巻線導体、及び前記第二の二次巻線導体の投射パターンは、実質的に対称である、請求項１０に記載の変圧器電力合成器。

Images