KR20240020150A - 광대역 특성이 개선된 출력 매칭 네트워크 및 이를 포함하는 전력 증폭 네트워크 - Google Patents

Abstract

본 발명에 따르면, 일 단이 한 쌍의 평형 포트와 연결되는 제1-1 전송 선로 및 제1-2 전송 선로, 일 단이 불평형 포트와 연결되는 제2-1 전송 선로, 일 단이 개방 포트와 연결되는 제2-2 전송 선로, 상기 불평형 포트 및 부하와 연결되는 제1 부하 커패시터 및 상기 개방 포트와 연결되는 제2 부하 커패시터를 포함하는 출력 매칭 네트워크이다.

Description

광대역 특성이 개선된 출력 매칭 네트워크 및 이를 포함하는 전력 증폭 네트워크{OUTPUT MATCHING NETWORK WITH IMPROVED BROADBAND CHARACTERISTICS AND POWER AMPLIFIER NETWORK INCLUDING THE SAME}

본 발명은 광대역 특성이 개선된 출력 매칭 네트워크 및 이를 포함하는 전력 증폭 네트워크에 관한 것이다.

밀리미터파(mmWave) 통신을 지원하기 위한 다양한 통신 모듈이 개발 및 연구되고 있다. 통신 모듈에 필수적으로 포함되는 전력 증폭기(Power Amplifier, PA)의 주요 성능 지표인 최대 출력 전력 및 전력 효율은 전력 증폭기의 출력 매칭 네트워크에 의해 결정된다. 특히, 전력 증폭기의 입력 임피던스가 최적 임피던스로 매칭이 되어야 최대 출력 전력과 높은 전력 효율이 달성될 수 있다. 그러나, 현재 광대역 밀리미터파 통신의 여러 주파수 대역을 지원하기 위한 출력 매칭 네트워크 기술은 추가적인 소자나 회로가 필요하고, 이에 따라 큰 면적을 차지하며, 또한 높은 손실을 갖는다는 문제를 갖는다.

본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　보다 짧은 길이를 갖는 전송 선로로 구성 가능한 발룬 회로를 통해 광대역 특성이 개선된 출력 매칭 네트워크 및 이를 포함하는 전력 증폭 네트워크를 제공하는 데 있다.

본 발명의 일 실시예로, 일 단이 한 쌍의 평형 포트와 연결되는 제1-1 전송 선로 및 제1-2 전송 선로, 일 단이 불평형 포트와 연결되는 제2-1 전송 선로, 일 단이 개방 포트와 연결되는 제2-2 전송 선로, 상기 불평형 포트 및 부하와 연결되는 제1 부하 커패시터 및 상기 개방 포트와 연결되는 제2 부하 커패시터를 포함하는 출력 매칭 네트워크이다.

예를 들어, 상기 제1 부하 커패시터 및 상기 제2 부하 커패시터의 커패시턴스는 서로 상이할 수 있다.

예를 들어, 상기 제1-1 전송 선로, 상기 제1-2 전송 선로, 상기 제2-1 전송 선로 및 상기 제2-2 전송 선로는 각각의 전기적 길이가 90도 이하가 되도록 구성될 수 있다.

예를 들어, 상기 제1-1 전송 선로 및 상기 제2-1 전송 선로는 수평 방향 또는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치되고, 상기 제1-2 전송 선로 및 상기 제2-2 전송 선로는 수평 방향 또는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치될 수 있다.

예를 들어, 상기 한 쌍의 평형 포트에 연결되는 한 쌍의 입력 커패시터를 더 포함할 수 있다.

예를 들어, 상기 제1-1 전송 선로, 상기 제1-2 전송 선로, 상기 제2-1 전송 선로 및 상기 제2-2 전송 선로의 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스는 상기 제1 부하 커패시터 및 상기 제2 부하 커패시터에 기초하여 조절될 수 있다.

예를 들어, 상기 제1-1 전송 선로 및 상기 제1-2 전송 선로 각각의 타 단은 접지될 수 있다.

예를 들어, 상기 제2-1 전송 선로 및 상기 제2-2 전송 선로 각각의 타 단은 서로 연결될 수 있다.

본 발명의 일 실시예로, 전력 증폭 네트워크에 있어서, 입력 신호를 증폭하도록 구성되는 전력 증폭기, 상기 전력 증폭기의 출력단에 연결되는 출력 매칭 네트워크 및 상기 출력 매칭 네트워크의 출력단에 연결되고, 상기 입력 신호로부터 증폭된 출력 신호를 전달받는 부하를 포함하고, 상기 출력 매칭 네트워크는: 상기 전력 증폭기의 출력단에 연결되는 한 쌍의 평형 포트, 상기 부하에 연결되는 불평형 포트, 입력단이 상기 한 쌍의 평형 포트에 연결되고, 출력단이 상기 불평형 포트 및 개방 포트에 연결되는 발룬 회로, 상기 불평형 포트와 연결되는 제1 부하 커패시터 및 상기 개방 포트 및 상기 부하와 연결되는 제2 부하 커패시터를 포함하는 전력 증폭 네트워크이다.

본 발명의 일 실시예로, 프로세서, 상기 프로세서로부터 생성된 디지털 신호를 RF 신호로 변환하는 RF 송수신기, 상기 RF 신호를 증폭하는 FEM 및 증폭된 RF 신호를 송신하는 안테나를 포함하고, 상기 FEM은: 상기 RF 신호를 증폭하도록 구성되는 전력 증폭기, 상기 전력 증폭기의 출력단에 연결되는 출력 매칭 네트워크 및 상기 출력 매칭 네트워크의 출력단에 연결되고, 상기 RF 신호로부터 증폭된 출력 신호를 전달받는 부하를 포함하고, 상기 출력 매칭 네트워크는: 상기 전력 증폭기의 출력단에 연결되는 한 쌍의 평형 포트, 상기 부하에 연결되는 불평형 포트, 입력단이 상기 한 쌍의 평형 포트에 연결되고, 출력단이 상기 불평형 포트 및 개방 포트에 연결되는 발룬 회로, 상기 불평형 포트와 연결되는 제1 부하 커패시터 및 상기 개방 포트 및 상기 부하와 연결되는 제2 부하 커패시터를 포함하는 무선 통신 장치이다.

본 발명에 의하면, 보다 짧은 길이를 갖는 전송 선로로 구성 가능한 발룬 회로를 통해 광대역 특성이 개선된 출력 매칭 네트워크 및 이를 포함하는 전력 증폭 네트워크가 제공될 수 있다.

도 1은 본 발명의 일 실시예에 따른 출력 매칭 네트워크의 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 엣지-사이드 형태의 발룬 회로의 평면도이다.
도 2b는 도 2a의 발룬 회로의 A 영역의 측면도이다.
도 3은 본 발명의 일 실시예에 따른 전력 증폭 네트워크의 회로도이다.
도 4는 도 3의 전력 증폭 네트워크의 집적 회로의 일 예이다.
도 5는 본 발명의 다른 일 실시예에 따른 전력 증폭 네트워크의 회로도이다.
도 6을 도 5의 전력 증폭 네트워크의 일 실시예의 회로도이다.
도 7a 및 도 7b는 도 6의 드라이브 증폭기와 전력 증폭기의 회로도를 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 무선 통신 장치를 도시한 것이다.
도 9는 도 8의 FEM의 다른 일 실시예이다.
도 10은 본 발명의 다른 일 실시예에 따른 무선 통신 장치를 도시한 것이다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

도 1은 본 발명의 일 실시예에 따른 출력 매칭 네트워크의 회로도이다.

도 1을 참조하면, 일 실시예에 따른 출력 매칭 네트워크(100)는 한 쌍의 평형 포트(BP1, BP2), 발룬(balun) 회로(110), 불평형 포트(UBP), 개방 포트(OP), 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)를 포함한다.

한 쌍의 평형 포트(BP1, BP2)는 차동(differential) 포트로 칭해질 수도 있으며, 서로 다른 위상을 갖는 차동 신호를 입력받는다. 예를 들어, 한 쌍의 평형 포트(BP1, BP2)는 입력 신호가 증폭된 차동 신호를 출력하는 전력 증폭기(11)의 출력단에 연결될 수 있다. 예를 들어, 한 쌍의 평형 포트(BP1, BP2)에 인가되는 차동 신호는 서로 180도의 위상 차이를 가질 수 있다. 한 쌍의 평형 포트(BP1, BP2)에는 발룬 회로(110)가 연결되며, 이에 따라 차동 신호가 발룬 회로(110)로 전달될 수 있다.

발룬 회로(110)는 제1 커플러(111) 및 제2 커플러(114)를 포함한다. 제1 커플러(111) 및 제2 커플러(114)는 한 쌍의 평형 포트(BP1, BP2)를 통해 입력된 차동 신호를 단일 신호로 변환하여 불평형 포트(UBP)로 출력하도록 구성될 수 있다.

제1 커플러(111)는 제1-1 전송 선로(112) 및 제2-1 전송 선로(113)를 포함한다. 제1-1 전송 선로(112) 및 제2-1 전송 선로(113)는 서로가 전자기적으로 결합된다. 제1-1 전송 선로(112)는 일 단이 한 쌍의 평형 포트(BP1, BP2)와 연결되며, 타 단이 접지된다. 제2-1 전송 선로(113)는 일 단이 불평형 포트(UBP)와 연결되고, 타 단이 후술할 제2-2 전송 선로(116)와 연결된다.

제2 커플러(114)는 제1-2 전송 선로(115) 및 제2-2 전송 선로(116)를 포함한다. 제1-2 전송 선로(115) 및 제2-2 전송 선로(116)는 서로가 전자기적으로 결합된다. 제1-2 전송 선로(115)는 일 단이 한 쌍의 평형 포트(BP1, BP2)와 연결되며, 타 단이 접지된다. 제2-2 전송 선로(116)는 일 단이 개방 포트(OP)와 연결되고, 타 단이 제2-1 전송 선로(113)와 연결된다.

발룬 회로(110)는 1차(primary) 측과 2차(secondary) 측을 가진다. 1차 측은 상술한 제1-1 전송 선로(112) 및 제1-2 전송 선로(115)를 포함하고, 2차 측은 제2-1 전송 선로(113) 및 제2-2 전송 선로(116)를 포함하는 것으로 정의될 수 있다. 1차 측과 2차 측은 서로 전자기적으로 결합될 수 있다. 따라서, 발룬 회로(110)는 SRF(Self Resonance Frequency) 이후의 주파수 영역에서도 동작이 가능할 수 있다. 1차 측에는 한 쌍의 평형 포트(BP1, BP2)가 연결되고 2차 측에는 불평형 포트(UBP) 및 개방 포트(OP)가 연결된다. 이에 따라, 1차 측으로 입력된 차동 신호가 단일 신호로 변환되어 2차 측을 통해 출력될 수 있다.

제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)는 발룬 회로(110)의 2차 측에 결합된다. 제1 부하 커패시터(CL1)는 불평형 포트(UBP) 및 부하(12)와 연결된 제1 노드(N1)에 연결된다. 제2 부하 커패시터(CL2)는 제2-2 전송 선로(116) 및 개방 포트(OP)와 연결된 제2 노드(N2)에 연결된다.

일 실시예로, 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)의 커패시턴스는 서로 상이하도록, 즉 비대칭적으로 구성될 수 있다. 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 서로가 비대칭적으로 구성되는 것에 따라, 출력 매칭 네트워크(100)는 출력 매칭 네트워크(100)를 포함하는 상위 네트워크의 입력 임피던스를 목표로 하는 최적 임피던스에 매칭시키는 역할을 수행할 수 있다. 특히, 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 서로 비대칭적으로 구성될 경우, 상술한 출력 매칭 네트워크(100)의 역할은 광대역에서도 적용될 수 있으므로, 광대역 특성의 개선이 가능하다. 또한, 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)의 비대칭적 구성을 통해 발룬 회로(110)의 전기적 길이가 감소될 수 있으므로 전체 회로의 소형화가 가능할 수 있다.

서로가 비대칭적인 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 발룬 회로(110)의 2차 측에 결합될 경우, 일 실시예에 따른 발룬 회로(110)에 포함된 제1-1 전송 선로(112), 제1-2 전송 선로(115), 제2-1 전송 선로(113) 및 제2-2 전송 선로(116)의 각각의 전기적 길이(electrical length)를 90도 이하가 되도록 구성될 수 있다. 실시예들에 따라, 전기적 길이는 40도 이하의 길이로도 구성될 수 있다.

발룬 회로(110)에 포함된 각 전송 선로의 전기적 길이는 특성 임피던스와 연관된다. 발룬 회로(110)에 포함된 제1-1 전송 선로(112), 제1-2 전송 선로(115), 제2-1 전송 선로(113) 및 제2-2 전송 선로(116)는 오드-모드(odd-mode)의 특성 임피던스와 이븐-모드(even-mode)의 특성 임피던스를 설계 파라미터로 가지며, 출력 매칭 네트워크(100)의 임피던스 매칭은 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스를 찾는 것을 통해 수행될 수 있다.

오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스는 상술한 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)에 기초하여 조절될 수 있다. 이때, 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)에 따른 값을 갖는 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스는 각 전송 선로의 전기적 길이가 90도 이하(즉, 전송 선로의 물리적 길이가 λ/4 이하)인 작은 지점에서도 설계가 가능하다.

또한, 제2-2 전송 선로(116)는 접지되거나 단락되는 것이 아니라, 상술한 실시예에 따라 개방 포트(OP)에 연결됨으로써 개방 종단(open termination)되는데, 이 경우 제2-2 전송 선로(116)가 접지되거나 단락되는 경우 보다 각 전송 선로의 전기적 길이가 90도 이하인 작은 지점에서도 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스의 설계가 가능할 수 있다. 일 예로, 제2-2 전송 선로(116)가 개방 종단됨에 따라 40도 이하의 전기적 길이에서도 특성 임피던스의 설계가 가능하다.

상술한 실시예에 따른 출력 매칭 네트워크(100)는 광대역에서도 최적 임피던스 매칭이 가능해지고, 그에 따라 광대역 특성이 개선될 수 있다. 특히, 본 발명은 발룬 회로(110)의 2차 측에 서로가 비대칭적으로 구성되는 부하 커패시터가 추가적으로 연결되고, 발룬 회로(110)의 2차 측 중 일부가 개방 포트(OP)에 연결됨으로써 발룬 회로(110)에 포함되는 전송 선로의 길이를 줄이면서도 광대역에서 임피던스 매칭이 가능하다. 따라서, 매칭 네트워크의 구조가 소형화되는 이점이 있다.

이하에서는, 도 1에 포함된 발룬 회로(110)의 다양한 실시예들에 대하여 설명한다.

일 실시예로, 발룬 회로(110)는 발룬 회로(110)에 포함된 제1 커플러(111) 및 제2 커플러(114)가 서로 브로드-사이드(broad-side) 형태로 결합되거나, 또는 엣지-사이드(edge-side) 형태로 결합될 수 있다. 본 발명에서, 브로드-사이드 형태는 복수의 커플러가 수직 방향을 따라 서로 평행하게 배치되는 구조를 의미하고, 엣지-사이드 형태는 복수의 커플러가 수평 방향을 따라 서로 평행하게 배치되는 구조를 의미할 수 있다.

일 예로, 발룬 회로(110)가 브로드-사이드 형태를 가질 경우, 발룬 회로(110)에 포함된 제1-1 전송 선로(112) 및 제2-1 전송 선로(113)는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치되고, 제1-2 전송 선로(115) 및 제2-2 전송 선로(116)는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치될 수 있다. 다시 말해서, 제1 커플러(111)와 제2 커플러(114)는 수직 방향을 따라 서로 다른 레이어에 위치할 수 있다.

일 예로, 발룬 회로(110)가 엣지-사이드 형태를 가질 경우, 발룬 회로(110)에 포함된 제1-1 전송 선로(112) 및 제2-1 전송 선로(113)는 수평 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치되고, 제1-2 전송 선로(115) 및 제2-2 전송 선로(116)는 수평 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치될 수 있다. 다시 말해서, 제1 커플러(111)와 제2 커플러(114)는 동일한 수평 평면 상에서 서로 평행하게 위치할 수 있다.

도 2a는 본 발명의 일 실시예에 따른 엣지-사이드 형태의 발룬 회로의 평면도이다.

도 2a를 참조하면, 엣지-사이드 형태의 발룬 회로(110)는 1차 측(117)과 2차 측(118)을 포함하며, 1차 측(117) 및 2차 측(118)은 각각 1차 측(117) 권선과 2차 측(118) 권선으로도 칭해질 수 있다.

1차 측(117)은 도 1의 제1-1 전송 선로(112) 및 제1-2 전송 선로(115)를 포함한다. 따라서, 1차 측(117)은 한 쌍의 평형 포트(BP1, BP2)에 연결된다. 2차 측(118)은 제2-1 전송 선로(113) 및 제2-2 전송 선로(116)를 포함한다. 따라서, 2차 측(118)은 불평형 포트(UBP)와 개방 포트(OP)에 연결된다. 도시된 바와 같이, 1차 측(117)과 2차 측(118)은 동일한 평면 상에서 간격을 두고 서로 평행하게 위치한다. 따라서, 1차 측(117)과 2차 측(118)은 서로가 전자기적으로 결합되어 발룬으로써의 역할을 수행한다.

1차 측(117)의 일부는 2차 측(118)의 일부와 중첩될 수 있다. 예를 들어, 도시된 바와 같이 1차 측(117)에서 한 쌍의 평형 포트(BP1, BP2)와 연결되는 A 영역(A)은 1차 측(117)과 2차 측(118)이 서로 중첩되는 영역일 수 있다. 일 실시예로, A 영역(A)에서는 1차 측(117)과 2차 측(118)이 서로 다른 평면 상에 위치하도록 구성될 수 있다.

도 2b는 도 2a의 발룬 회로의 A 영역(A)의 측면도이다.

도 2b를 참조하면, 1차 측(117)에서 A 영역(A)에 포함되고 한 쌍의 평형 포트(BP1, BP2)와 연결되는 제1-1 영역(117-1) 및 제1-2 영역(117-2)과, 2차 측(118)에서 A 영역(A)에 포함되는 제2-1 영역(118-1), 제2-2 영역(118-2) 및 제2-3 영역(118-3)은 서로 동일한 평면 및 레이어에 위치한다. 제1-1 영역(117-1) 및 제1-2 영역(117-2)과 제2-1 영역(118-1), 제2-2 영역(118-2) 및 제2-3 영역(118-3)은 서로가 소정 간격을 두고 평행하게 배치된다.

2차 측(118)에서 A 영역(A)에 포함되고 제2-1 영역(118-1) 및 제2-2 영역(118-2)과 연결되는 제2-4 영역(118-4)은 1차 측(117)의 제1-1 영역(117-1)과 수평 평면 상에서는 중첩되나, 측면에서는 중첩되지 않고 서로 이격될 수 있다. 마찬가지로, 2차 측(118)에서 A 영역(A)에 포함되고 제2-2 영역(118-2)과 제2-3 영역(118-3)에 연결되는 제2-5 영역(118-5)은 1차 측(117)의 제1-2 영역(117-2)과 수평 평면 상에서는 중첩되나, 측면에서는 중첩되지 않고 서로 이격될 수 있다. 따라서, 1차 측(117)과 2차 측(118)이 수평 평면 상에서 물리적으로 중첩되지 않을 수 있다.

발룬 회로(110)는 상술한 실시예들에 따른 브로드-사이드나 엣지-사이드 외에도 다양한 형태에 따라 전송 선로들이 전자기적으로 결합되도록 구성될 수 있다.

도 3은 본 발명의 일 실시예에 따른 전력 증폭 네트워크의 회로도이다.

도 3을 참조하면, 일 실시예에 따른 전력 증폭 네트워크(10)는 상술한 출력 매칭 네트워크(100)와, 출력 매칭 네트워크(100)의 입력단에 연결되는 전력 증폭기(11) 및 출력 매칭 네트워크(100)의 출력단에 연결되는 부하(12)를 추가로 포함한다.

전력 증폭기(11)는 차동 신호인 입력 신호를 증폭하여, 마찬가지로 차동 신호인 출력 신호를 출력하도록 구성된다. 전력 증폭기(11)의 출력단에는 출력 매칭 네트워크(100)가 연결되며, 출력 매칭 네트워크(100)에 기초하여 전력 증폭기(11)의 출력단에서 정의되는 입력 임피던스가 최적 임피던스로 매칭될 수 있다. 따라서, 전력 증폭기(11)는 출력 매칭 네트워크(100)를 통해 최대 출력 전력과 높은 전력 효율을 가질 수 있다.

부하(12)는 출력 매칭 네트워크(100)의 출력단에 연결되며, 입력 신호로부터 증폭된 출력 신호를 전달받는다. 부하(12)는 출력 매칭 네트워크(100)를 통해 단일 신호로 변환된 출력 신호를 전달받을 수 있다.

전력 증폭기(11)와 부하(12) 사이에는 출력 매칭 네트워크(100)가 구비된다. 출력 매칭 네트워크(100)는 차동 신호인 전력 증폭기(11)의 출력 신호를 단일 신호로 변환하여 부하(12)에 제공한다. 이때, 출력 매칭 네트워크(100)는 상술한 실시예들에 따라 한 쌍의 평형 포트(BP1, BP2), 발룬 회로(110), 불평형 포트(UBP), 개방 포트(OP), 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)를 포함한다.

발룬 회로(110)는 입력단이 한 쌍의 평형 포트(BP1, BP2)와 연결되고, 출력단이 불평형 포트(UBP) 및 개방 포트(OP)에 연결된다. 발룬 회로(110)에 포함된 제2-1 전송 선로(113)는 불평형 포트(UBP)에 연결되나, 제2-2 전송 선로(116)는 개방 포트(OP)에 연결된다. 이에 따라, 제1-1 전송 선로(112), 제1-2 전송 선로(115), 제2-1 전송 선로(113) 및 제2-2 전송 선로(116)가 90도 이하의 전기적 길이를 가지면서도, 최적 임피던스 매칭이 가능할 수 있다. 또한, 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 서로 비대칭적으로 구성되어 광대역에서도 최적 임피던스 매칭이 가능할 수 있다.

일 실시예로, 전력 증폭 네트워크(10)는 한 쌍의 평형 포트(BP1, BP2)에 연결되는 한 쌍의 입력 커패시터(CD1, CD2)를 더 포함한다. 구체적으로, 한 쌍의 입력 커패시터(CD1, CD2) 중 하나(CD1)는 전력 증폭기(11)의 출력단과 한 쌍의 평형 포트(BP1, BP2)에 포함된 제1 평형 포트(BP1)에 연결된 제3 노드(N3)에 연결되고, 나머지 하나(CD2)는 전력 증폭기(11)의 출력단과 한 쌍의 평형 포트(BP1, BP2)에 포함된 제2 평형 포트(BP2)에 연결된 제4 노드(N4)에 연결된다. 한 쌍의 입력 커패시터(CD1, CD2)는 전력 증폭 네트워크(10)의 입력단에서 정의되는 입력 임피던스가 최적 임피던스에 매칭되도록 설계될 수 있다. 보다 구체적으로, 한 쌍의 입력 커패시터(CD1, CD2)는 입력 임피던스의 허수 성분이 최소화되도록 설계될 수 있다. 한 쌍의 입력 커패시터(CD1, CD2)의 커패시턴스 값에 따라 발룬 회로(110)에 포함된 전송 선로의 특성 임피던스가 설계될 수 있다.

예를 들어, 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스는 상술한 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)에 더하여, 한 쌍의 입력 커패시터(CD1, CD2)를 통해서도 조절될 수 있다.

다른 일 실시예로, 상술한 한 쌍의 입력 커패시터(CD1, CD2)는 전력 증폭기(11)의 기생 커패시터일 수도 있다. 이 경우, 추가적인 커패시터 소자 없이도 회로의 구성이 가능하다.

상술한 실시예에 따른 전력 증폭 네트워크(10)는 발룬 회로(110)의 2차 측(118)에 서로가 비대칭적으로 구성되는 부하 커패시터가 추가적으로 연결된 출력 매칭 네트워크(100)를 통해 광대역에서도 최적 임피던스 매칭이 가능해지고, 그에 따라 광대역 특성이 개선될 수 있다. 특히, 발룬 회로(110)의 2차 측(118) 중 일부가 개방 포트(OP)에 연결됨으로써, 전체 네트워크의 소형화가 가능하다. 또한, 한 쌍의 입력 커패시터(CD1, CD2) 및 발룬 회로(110)를 통해 최적 임피던스 매칭이 가능하며, 실시예에 따라 전력 증폭기(11)의 기생 커패시터를 활용할 경우 추가적인 소자를 필요로 하지 않는다.

도 4는 도 3의 전력 증폭 네트워크의 집적 회로의 일 예이다.

도 4를 참조하면, 전력 증폭 네트워크(10)는 기판(S)에 집적되어 구현될 수 있다. 상술한 바와 같이, 전력 증폭기(11)의 출력단에 발룬 회로(110)가 연결되며, 구체적으로는 1차 측(117)이 연결된다. 전력 증폭기(11)의 출력단에는 한 쌍의 입력 커패시터(CD1, CD2)가 연결되며, 이는 전력 증폭기(11)의 기생 커패시터로 구현될 수도 있다.

발룬 회로(110)의 1차 측(117)에는 구동 전압을 제공하기 위한 공급 라인(SL)이 연결될 수 있다. 발룬 회로(110)의 2차 측(118)에는 패드(PAD)가 연결될 수 있다. 패드(PAD)는 전력 증폭 네트워크(10)에 그라운드와 출력 신호를 빼낼 포트를 제공한다. 발룬 회로(110)의 2차 측(118)에서 일부는 개방 포트(OP)와 연결된 제2 부하 커패시터(CL2)에 연결되고, 나머지 일부는 패드(PAD)에 연결된다. 이때, 상술한 제1 부하 커패시터(CL1)는 패드(PAD)의 기생 커패시터 성분으로써 제공될 수 있다. 따라서, 일 실시예에 따른 전력 증폭 네트워크(10)는 제1 부하 커패시터(CL1)를 추가적으로 구성하지 않고도 개선된 광대역 특성을 제공할 수 있다.

도 5는 본 발명의 다른 일 실시예에 따른 전력 증폭 네트워크의 회로도이다.

도 5를 참조하면, 다른 일 실시예에 따른 전력 증폭 네트워크(20) 회로는 제1 매칭 네트워크(21), 한 쌍의 드라이브 증폭기(22a, 22b), 제2 매칭 네트워크(23), 한 쌍의 전력 증폭기(24a, 24b) 및 출력 매칭 네트워크(100)를 포함한다.

제1 매칭 네트워크(21)는 전력 증폭 네트워크(20)의 임피던스 매칭을 위해 입력단과 한 쌍의 드라이브 증폭기(22a, 22b) 사이에 구비된다. 입력단에 포함된 제A-1 노드(NA-1)에는 입력 신호가 인가되며, 입력단에 포함된 제A-2 노드(NA-2)는 접지된다. 입력 신호는 예를 들어 RF(Radio Frequency) 신호일 수 있다. 제A-1 노드(NA-1)와 제A-2 노드(NA-2) 사이에는 제1 커패시터(C1)가 연결된다.

제1 매칭 네트워크(21)의 출력단과 제2 매칭 네트워크(23)의 입력단 사이에는 한 쌍의 드라이브 증폭기(22a, 22b)가 구비된다. 한 쌍의 드라이브 증폭기(22a, 22b)는 전력 증폭기(24a, 24b)를 통한 증폭 단계 이전에 신호의 이득을 조절한다. 한 쌍의 드라이브 증폭기(22a, 22b)는 제1 매칭 네트워크(21) 및 제2 매칭 네트워크(23)를 통한 전력 증폭기(24a, 24b)와의 스테이지 간 정합을 통해 선형 성능과 전력 효율을 증가시킬 수 있다.

한 쌍의 드라이브 증폭기(22a, 22b)의 입력단은 제1 매칭 네트워크(21)의 출력단과 연결된 제B-1 노드(NB-1)와 제B-2 노드(NB-2)와 연결된다. 제B-1 노드(NB-1)와 제B-2 노드(NB-2) 사이에는 제2 커패시터(C2)가 연결된다.

한 쌍의 드라이브 증폭기(22a, 22b)와 한 쌍의 전력 증폭기(24a, 24b) 사이에는 전력 증폭 네트워크(20)의 임피던스 매칭을 위해 제2 매칭 네트워크(23)가 구비된다. 제2 매칭 네트워크(23)의 출력단에 포함된 제C-1 노드(NC-1) 및 제C-2 노드(NC-2)에는 한 쌍의 전력 증폭기(24a, 24b)가 연결된다. 제C-1 노드(NC-1)와 제C-2 노드(NC-2) 사이에는 제3 커패시터(C3)가 연결된다.

한 쌍의 전력 증폭기(24a, 24b)는 한 쌍의 드라이브 증폭기(22a, 22b)로부터 이득이 조절된 입력 신호를 증폭하여, 증폭된 신호를 출력 매칭 네트워크(100)로 전달한다.

출력 매칭 네트워크(100)는 상술한 실시예들에 따라 전력 증폭 네트워크(20)의 출력 임피던스 매칭을 위해 구비된다. 일 실시예로, 각각의 증폭기의 입출력 신호는 차동 신호일 경우, 출력 매칭 네트워크(100)는 전력 증폭기(24a, 24b)로부터 증폭된 신호인 차동 신호를 단일 신호로 변환하여 출력한다. 특히, 출력 매칭 네트워크(100)의 각 단은 일부가 출력 신호가 출력되는 평형 포트(BP1, BP2)에 연결되고, 나머지 일부는 개방 포트(OP)에 연결될 수 있다. 이에 따라, 전력 증폭 네트워크(20)는 광대역에서도 임피던스 매칭이 가능하여 최대 출력 전력과 높은 전력 효율을 가질 수 있다.

도 6은 도 5의 전력 증폭 네트워크의 일 실시예의 회로도이다.

도 6을 참조하면, 전력 증폭 네트워크(20a)에 포함된 제1 매칭 네트워크(21)의 입력단에는 제A-1 노드(NA-1), 제A-2 노드(NA-2) 및 제1 커패시터(C1)가 포함되며, 입력 신호가 입력단을 통해 제1 매칭 네트워크(21)를 통과한다. 통과된 입력 신호는 한 쌍의 드라이브 증폭기(22a, 22b)를 통해 이득이 조절되며, 이득이 조절된 입력 신호가 제2 매칭 네트워크(23)에 전달된다. 제2 매칭 네트워크(23)의 입력단에는 제B-1 노드(NB-1), 제B-2 노드(NB-2) 및 제2 커패시터(C2)가 포함된다.

예를 들어, 제1 매칭 네트워크(21) 및 제2 매칭 네트워크(23)는 변압기(transformer) 기반의 고차수 필터(high-order filter)가 사용될 수 있다. 제1 매칭 네트워크(21)의 2차 측에는 제1 저항(R1)을 통해 VGCS가 인가된다. 여기서, VGCS는 한 쌍의 드라이브 증폭기(22a, 22b)의 바이어싱 게이트 전압이다. 제2 매칭 네트워크(23)의 1차 측에는 VDD가 인가되고, 제2 매칭 네트워크(23)의 2차 측에는 제2 저항(R2)을 통해 VGCS가 인가된다. 여기서, VDD 및 VGCS는 각각 한 쌍의 드라이브 증폭기(22a, 22b)의 구동 전압과 한 쌍의 전력 증폭기(24a, 24b)의 바이어싱 게이트 전압이다.

도 6에서 비록 제1 매칭 네트워크(21) 및 제2 매칭 네트워크(23)의 일 예로 변압기 기반의 네트워크가 도시되었으나, 그 밖에 중간 매칭 네트워크(inter-stage matching network) 역할을 수행할 수 있는 다양한 매칭 네트워크(예를 들어, 션트(shunt) 인덕터 기반, L-네트워크 기반 등)가 사용될 수 있음은 당연하다.

이득이 조절된 입력 신호는 제2 매칭 네트워크(23)를 통과하여 한 쌍의 전력 증폭기(24a, 24b)에 인가된다. 한 쌍의 전력 증폭기(24a, 24b)는 입력 신호를 증폭하여 출력 매칭 네트워크(100)에 전달한다. 한 쌍의 전력 증폭기(24a, 24b)에 연결된 제D 노드(ND)에는 제3 저항(R3)을 통해 VGCG가 인가된다. 여기서, VGCG는 한 쌍의 전력 증폭기(24a, 24b)의 바이어싱 게이트 전압이다. VGCG와 VGCS는 서로 다른 트랜지스터의 바이어싱 게이트 전압일 수 있다.

출력 매칭 네트워크(100)는 한 쌍의 평형 포트(BP1, BP2)를 통해 인가된 증폭된 신호를 발룬 회로(110)를 거쳐 차동 신호에서 단일 신호로 변환하여 불평형 포트(UBP)로 출력한다. 변환된 단일 신호는 최종적으로 부하(12)로 전달된다. 발룬 회로(110)의 제2-2 전송 선로(116)는 제2 노드(N2)를 통해 개방 포트(OP)에 연결된다. 불평형 포트(UBP)에 연결된 제1 부하 커패시터(CL1)와 개방 포트(OP)에 연결된 제2 부하 커패시터(CL2)는 서로 비대칭적으로 구성될 수 있다. 따라서, 출력 매칭 네트워크(100)는 발룬 회로(110)에 포함된 전송 선로들의 길이를 줄이면서도 광대역 특성이 개선될 수 있다.

발룬 회로(110)에 포함된 제1-1 전송 선로(112) 및 제1-2 전송 선로(115)의 타 단은 접지되거나, 또는 도시된 바와 같이 제P 노드(NP)에 연결될 수도 있다. 이 경우, 제P 노드(NP)에는 VDD가 인가된다. 여기서, VDD는 한 쌍의 전력 증폭기(24a, 24b)의 구동 전압이다.

도 7a 및 도 7b는 도 6의 드라이브 증폭기와 전력 증폭기의 회로도를 도시한 것이다.

도 7a를 참조하면, 일 예로 한 쌍의 드라이브 증폭기(22a, 22b) 각각은 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 중립 커패시터(CN1) 및 제2 중립 커패시터(CN2)를 포함한다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 상술한 VGCS에 의해 바이어싱된다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 제B-1 노드(NB-1)와 제B-2 노드(NB-2)를 통해 인가되는 입력 신호에 따라 동작할 수 있다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)에 연결된 제1 출력 노드(NO1)와 제2 출력 노드(NO2)를 통해 이득이 조절된 출력 신호가 출력된다. 제1 중립 커패시터(CN1)는 제B-1 노드(NB-1)와 제2 출력 노드(NO2) 사이에 연결되고, 제2 중립 커패시터(CN2)는 제B-2 노드(NB-2)와 제1 출력 노드(NO1) 사이에 연결된다. 제1 중립 커패시터(CN1)와 제2 중립 커패시터(CN2)를 통해 한 쌍의 드라이브 증폭기(22a, 22b)의 역방향 차단 기능이 제공될 수 있다.

도 7b를 참조하면, 일 예로 한 쌍의 전력 증폭기(24a, 24b) 각각은 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제3 중립 커패시터(CN3), 제4 중립 커패시터(CN4), 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)를 포함한다. 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 상술한 VGCS에 의해 바이어싱된다. 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 제C-1 노드(NC-1)와 제C-2 노드(NC-2)를 통해 인가되는 입력 신호에 따라 동작할 수 있다. 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)에 연결된 제3 출력 노드(NO3)와 제4 출력 노드(NO4)를 통해 이득이 조절된 출력 신호가 출력된다. 제3 중립 커패시터(CN3)는 제C-1 노드(NC-1)와 제4 출력 노드(NO4) 사이에 연결되고, 제4 중립 커패시터(CN4)는 제C-2 노드(NC-2)와 제3 출력 노드(NO3) 사이에 연결된다. 제3 중립 커패시터(CN3)와 제4 중립 커패시터(CN4)를 통해 한 쌍의 전력 증폭기(24a, 24b)의 역방향 차단 기능이 제공될 수 있다.

또한, 제3 출력 노드(NO3)에는 제5 트랜지스터(M5)가 연결되고, 제4 출력 노드(NO4)에는 제6 트랜지스터(M6)가 연결된다. 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 VGCG에 따라 동작할 수 있다.

도 7a 및 도 7b에 따른 한 쌍의 드라이브 증폭기(22a, 22b) 및 한 쌍의 전력 증폭기(24a, 24b)는 예시적인 것에 불과하며, 이에 제한되지 않고 이득 조절 기능과 전력 증폭 기능을 수행하도록 다양하게 구성될 수 있다.

도 8은 본 발명의 일 실시예에 따른 무선 통신 장치를 도시한 것이다.

도 8을 참조하면, 일 실시예에 따른 무선 통신 장치(1000)는 프로세서(1100), RF 송수신기(1200), FEM(Front-End Module)(1300) 및 안테나(1400)를 포함한다.

프로세서(1100)는 다양한 디지털 데이터를 변조하여 디지털 신호들을 생성하고, 생성한 디지털 신호들을 RF 송수신기(1200)에 제공할 수 있다. 또는, 프로세서(1100)는 RF 송수신기(1200)로부터 수신한 디지털 신호들을 복조하여 원래의 디지털 데이터로 복원할 수 있다. 프로세서(1100)는 모뎀(modem)일 수 있다.

RF 송수신기(1200)는 프로세서(1100)로부터 전달된 디지털 신호를 RF 주파수 대역의 RF 신호로 변환하거나, 또는 안테나(1400)로부터 전달된 RF 신호를 기저 대역의 디지털 신호로 변환할 수 있다. 예를 들어, RF 송수신기(1200)는 20GHz 이상의 광대역의 RF 신호를 생성할 수 있다.

FEM(1300)은 RF 송수신기(1200)로부터 전달받은 RF 신호를 아날로그 신호로 변환 및 증폭하여 안테나(1400)에 전달하거나, 또는 안테나(1400)로부터 전달받은 RF 신호를 저잡음 증폭하여 RF 송수신기(1200)에 제공할 수 있다.

일 실시예로, FEM(1300)은 전력 증폭기(PA) 및 출력 매칭 네트워크(100)를 포함한다. 전력 증폭기(PA)는 RF 송수신기(1200)로부터 전달받은 RF 신호를 증폭하여 출력 매칭 네트워크(100)에 전달한다. 출력 매칭 네트워크(100)는 전력 증폭기(PA)의 입력단에서 정의되는 입력 임피던스를 최적 임피던스에 매칭시킬 수 있다.

출력 매칭 네트워크(100)는 상술한 다양한 실시예들에 따라 구현될 수 있다. 일 실시예로, 출력 매칭 네트워크(100)는 발룬 회로(110)를 포함할 수 있고, 발룬 회로(110)의 2차 측(118) 중 일부는 안테나(1400)로 이어지는 평형 포트(BP1, BP2)에 연결되고, 일부는 개방 포트(OP)에 연결된다. 발룬 회로(110)의 2차 측(118)에는 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 구비될 수 있다. 따라서, FEM(1300)은 광대역에서도 최대 출력 전력과 높은 전력 효율로 RF 신호를 안테나(1400)에 출력할 수 있다.

안테나(1400)는 FEM(1300)으로부터 전달받은 RF 아날로그 신호를 다른 무선 통신 장치(1000)에 전송하거나, 또는 다른 무선 통신 장치(1000)로부터 수신한 RF 아날로그 신호를 FEM(1300)에 전달할 수 있다. 안테나(1400)는 빔포밍(beamforming) 및 MIMO(Multiple-Input and Multiple-Output) 등의 기술들을 지원하도록 구성될 수 있다.

도 9는 도 8의 FEM의 다른 일 실시예이다.

도 9를 참조하면, 다른 일 실시예에 따른 FEM(1300a)은 복수의 전력 증폭 네트워크(10a 내지 10n) 및 복수의 전력 증폭 네트워크(10a 내지 10n)에 연결된 결합기(30)를 포함할 수 있다. 복수의 전력 증폭 네트워크(10a 내지 10n) 각각은 상술한 실시예들에 따라 전력 증폭기(11a 내지 11n) 및 발룬 회로(110a 내지 110n)와 발룬 회로(110a 내지 110n)의 출력단에 연결되는 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)를 포함한다. 복수의 전력 증폭 네트워크(10a 내지 10n) 각각은 전력 증폭기(11a 내지 11n)를 통해 증폭된 출력 신호를 결합기(30)로 제공한다. 서로 비대칭적으로 구성되는 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)와, 발룬 회로(110a 내지 110n)의 2차 측(118) 일부가 개방 포트(OP)에 연결되는 것에 기초하여, 각각의 전력 증폭 네트워크(10a 내지 10n)는 임피던스 매칭이될 수 있고 이에 따라 광대역에서도 최대 출력 전력과 높은 전력 효율을 가지고 신호를 증폭할 수 있다.

결합기(30)는 복수의 전력 증폭 네트워크(10a 내지 10n) 각각으로부터 증폭된 출력 신호를 결합하여 하나의 RF 신호를 생성하도록 구성된다. 결합기(30)의 입력단에는 복수의 전력 증폭 네트워크(10a 내지 10n) 각각의 평형 포트(BP1, BP2)를 통해 출력되는 증폭된 RF 신호가 인가된다. 결합기(30)는 수신한 모든 RF 신호를 하나의 RF 신호로 결합함으로써 안테나(1400)로 전달될 신호의 전력을 증폭시킬 수 있다.

도 10은 본 발명의 다른 일 실시예에 따른 무선 통신 장치를 도시한 것이다. 이하, 도 9와 중복되는 내용에 대한 상세한 설명은 생략한다.

도 10을 참조하면, 다른 일 실시예에 따른 무선 통신 장치(1000_1)는 프로세서(1100), RF 송수신기(1200) 및 안테나(1400)를 포함할 수 있다. 도 8과 달리, 무선 통신 장치(1000_1)의 RF 송수신기(1200)에는 상술한 FEM이 통합될 수 있다.

프로세서(1100)는 신호를 RF 송수신기(1200)에 제공하거나, RF 송수신기(1200)로부터 수신한 신호를 복조할 수 있다.

RF 송수신기(1200)는 기저대역 신호를 RF 신호로 변환하고, 변환한 RF 신호를 아날로그 신호로 변환 및 증폭하여 안테나(1400)에 전달할 수 있다. 또는, RF 송수신기(1200)는 안테나(1400)로부터 전달받은 RF 신호를 저잡음 증폭 및 신호로 변환할 수 있다.

일 실시예로, RF 송수신기(1200)는 상술한 실시예들에 따른 전력 증폭기(PA) 및 출력 매칭 네트워크(100)를 포함할 수 있다. 전력 증폭기(PA)는 RF 신호를 증폭하여 출력 매칭 네트워크(100)에 전달하고, 출력 매칭 네트워크(100)는 전력 증폭기(PA)의 입력단에서 정의되는 입력 임피던스를 최적 임피던스에 매칭시킬 수 있다.

출력 매칭 네트워크(100)는 상술한 다양한 실시예들에 따라 구현될 수 있다. 일 실시예로, 출력 매칭 네트워크(100)는 발룬 회로(110)를 포함할 수 있고, 발룬 회로(110)의 2차 측(118) 중 일부는 안테나(1400)로 이어지는 평형 포트(BP1, BP2)에 연결되고, 일부는 개방 포트(OP)에 연결된다. 발룬 회로(110)의 2차 측(118)에는 제1 부하 커패시터(CL1) 및 제2 부하 커패시터(CL2)가 구비될 수 있다. 따라서, RF 송수신기(1200)는 광대역에서도 최대 출력 전력과 높은 전력 효율로 RF 신호를 안테나(1400)에 출력할 수 있다.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

1. 일 단이 한 쌍의 평형 포트와 연결되는 제1-1 전송 선로 및 제1-2 전송 선로;
   일 단이 불평형 포트와 연결되는 제2-1 전송 선로;
   일 단이 개방 포트와 연결되는 제2-2 전송 선로;
   상기 불평형 포트 및 부하와 연결되는 제1 부하 커패시터; 및
   상기 개방 포트와 연결되는 제2 부하 커패시터를 포함하는 출력 매칭 네트워크.
   
2. 제1항에 있어서,
   상기 제1 부하 커패시터 및 상기 제2 부하 커패시터의 커패시턴스는 서로 상이한 출력 매칭 네트워크.
   
3. 제1항에 있어서,
   상기 제1-1 전송 선로, 상기 제1-2 전송 선로, 상기 제2-1 전송 선로 및 상기 제2-2 전송 선로는 각각의 전기적 길이가 90도 이하가 되도록 구성되는 출력 매칭 네트워크.
   
4. 제1항에 있어서,
   상기 제1-1 전송 선로 및 상기 제2-1 전송 선로는 수평 방향 또는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치되고,
   상기 제1-2 전송 선로 및 상기 제2-2 전송 선로는 수평 방향 또는 수직 방향으로 서로 평행하게 배치되되, 전자기적으로 결합되도록 배치되는 출력 매칭 네트워크.
   
5. 제1항에 있어서,
   상기 한 쌍의 평형 포트에 연결되는 한 쌍의 입력 커패시터를 더 포함하는 출력 매칭 네트워크.
   
6. 제1항에 있어서,
   상기 제1-1 전송 선로, 상기 제1-2 전송 선로, 상기 제2-1 전송 선로 및 상기 제2-2 전송 선로의 오드-모드의 특성 임피던스와 이븐-모드의 특성 임피던스는 상기 제1 부하 커패시터 및 상기 제2 부하 커패시터에 기초하여 조절되는 출력 매칭 네트워크.
   
7. 제1항에 있어서,
   상기 제1-1 전송 선로 및 상기 제1-2 전송 선로 각각의 타 단은 접지되는 출력 매칭 네트워크.
   
8. 제1항에 있어서,
   상기 제2-1 전송 선로 및 상기 제2-2 전송 선로 각각의 타 단은 서로 연결되는 출력 매칭 네트워크.
   
9. 전력 증폭 네트워크에 있어서,
   입력 신호를 증폭하도록 구성되는 전력 증폭기;
   상기 전력 증폭기의 출력단에 연결되는 출력 매칭 네트워크; 및
   상기 출력 매칭 네트워크의 출력단에 연결되고, 상기 입력 신호로부터 증폭된 출력 신호를 전달받는 부하를 포함하고,
   상기 출력 매칭 네트워크는:
   상기 전력 증폭기의 출력단에 연결되는 한 쌍의 평형 포트;
   상기 부하에 연결되는 불평형 포트;
   입력단이 상기 한 쌍의 평형 포트에 연결되고, 출력단이 상기 불평형 포트 및 개방 포트에 연결되는 발룬 회로;
   상기 불평형 포트와 연결되는 제1 부하 커패시터; 및
   상기 개방 포트 및 상기 부하와 연결되는 제2 부하 커패시터를 포함하는 전력 증폭 네트워크.
   
10. 프로세서;
    상기 프로세서로부터 생성된 디지털 신호를 RF 신호로 변환하는 RF 송수신기;
    상기 RF 신호를 증폭하는 FEM; 및
    증폭된 RF 신호를 송신하는 안테나를 포함하고,
    상기 FEM은:
    상기 RF 신호를 증폭하도록 구성되는 전력 증폭기;
    상기 전력 증폭기의 출력단에 연결되는 출력 매칭 네트워크; 및
    상기 출력 매칭 네트워크의 출력단에 연결되고, 상기 RF 신호로부터 증폭된 출력 신호를 전달받는 부하를 포함하고,
    상기 출력 매칭 네트워크는:
    상기 전력 증폭기의 출력단에 연결되는 한 쌍의 평형 포트;
    상기 부하에 연결되는 불평형 포트;
    입력단이 상기 한 쌍의 평형 포트에 연결되고, 출력단이 상기 불평형 포트 및 개방 포트에 연결되는 발룬 회로;
    상기 불평형 포트와 연결되는 제1 부하 커패시터; 및
    상기 개방 포트 및 상기 부하와 연결되는 제2 부하 커패시터를 포함하는 무선 통신 장치.
    

Images