JPH0239607A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0239607A JPH0239607A JP63190427A JP19042788A JPH0239607A JP H0239607 A JPH0239607 A JP H0239607A JP 63190427 A JP63190427 A JP 63190427A JP 19042788 A JP19042788 A JP 19042788A JP H0239607 A JPH0239607 A JP H0239607A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power down
- input terminal
- power
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に、パワーダ
ウン回路を有するＭＯ８演算増幅器に関する。
ウン回路を有するＭＯ８演算増幅器に関する。
従来のパワーダウン回路を有するＭＯ３演算増幅器の構
成例を第３図に示す。第３図は、一般的に用いられてい
る０ＭＯ３構造の演算増幅器である。差動入力段がＮチ
ャンネル差動入カトランジスタＭｌ、Ｍ２．Ｐチャンネ
ル能動負荷トランジスタＭ３．Ｍ４及びＮチャンネル電
流源トランジスタＭ５で構成され、駆動段か、Ｐチャン
ネルトランジスタＭ６及びＮチャンネル電流源トランジ
ス７Ｍ７で構成され、又、この増幅器のバイアス回路は
、電流源１と、ＮチャンネルトランジスタＭ８で構成さ
れている。一方パワーダウン回路は、バイアス回路をカ
ットオフさせるＰチャンネルトランジスタＭ９及び、Ｎ
チャンネルトラフ９ス５により演算増幅器の出力をハイ
インピーダンスにするためのＰチャンネルトランジスタ
Ｍｌｌで構成されている。
成例を第３図に示す。第３図は、一般的に用いられてい
る０ＭＯ３構造の演算増幅器である。差動入力段がＮチ
ャンネル差動入カトランジスタＭｌ、Ｍ２．Ｐチャンネ
ル能動負荷トランジスタＭ３．Ｍ４及びＮチャンネル電
流源トランジスタＭ５で構成され、駆動段か、Ｐチャン
ネルトランジスタＭ６及びＮチャンネル電流源トランジ
ス７Ｍ７で構成され、又、この増幅器のバイアス回路は
、電流源１と、ＮチャンネルトランジスタＭ８で構成さ
れている。一方パワーダウン回路は、バイアス回路をカ
ットオフさせるＰチャンネルトランジスタＭ９及び、Ｎ
チャンネルトラフ９ス５により演算増幅器の出力をハイ
インピーダンスにするためのＰチャンネルトランジスタ
Ｍｌｌで構成されている。
従って、パワーダウン信号ＰＤ及びＰＤ （ＰＤ倍信号
逆相の信号）がローレベル及びノ１イレベル時には、こ
の演算増幅器は、動作状態にあり逆のレベルの時には、
パワーダウン状態となり各トランジスタには電流が全く
流れない状態となる。
逆相の信号）がローレベル及びノ１イレベル時には、こ
の演算増幅器は、動作状態にあり逆のレベルの時には、
パワーダウン状態となり各トランジスタには電流が全く
流れない状態となる。
上述した従来のパワーダウン回路を有するＭＯ３演算増
幅器は、パワーダウン時には、各トランジスタに電流は
流凡ていないが、各トランジスタのバイアスレベルによ
り、不純物等の可動イオンにより、ゲート酸化膜中にホ
ール又は、電子が取り込まれて、しきい値が変動すると
いう問題点が有る。特に演算増幅器の場合、しきい値が
ずれる事により、差動入力段を構成している差動入力ト
ランジスタ対Ｍｌ、Ｍ２及び能動負荷トランジスタ対Ｍ
３．Ｍ４各々のマツチングがず九ると、オフセット電圧
の変動として現われてくる。
幅器は、パワーダウン時には、各トランジスタに電流は
流凡ていないが、各トランジスタのバイアスレベルによ
り、不純物等の可動イオンにより、ゲート酸化膜中にホ
ール又は、電子が取り込まれて、しきい値が変動すると
いう問題点が有る。特に演算増幅器の場合、しきい値が
ずれる事により、差動入力段を構成している差動入力ト
ランジスタ対Ｍｌ、Ｍ２及び能動負荷トランジスタ対Ｍ
３．Ｍ４各々のマツチングがず九ると、オフセット電圧
の変動として現われてくる。
本発明のパワーダウン回路を有するＭＯ３演算増幅器に
おいて、パワーダウン時に演算増幅器の反転及び非反転
入力端子を共通電位にする回路接続を有している。
おいて、パワーダウン時に演算増幅器の反転及び非反転
入力端子を共通電位にする回路接続を有している。
次に、本発明について、図面を参照して説明する。
第１図は、本発明の一実施例であり、２は、第３図に示
した従来の回路のようなパワーダウン回路を有するＭＯ
８演算増幅器、３は、インバータである。この実施例で
は、演算増幅器２を用いて、容量帰還を有する反転増幅
器を構成した例である。
した従来の回路のようなパワーダウン回路を有するＭＯ
８演算増幅器、３は、インバータである。この実施例で
は、演算増幅器２を用いて、容量帰還を有する反転増幅
器を構成した例である。
Ｃ１は入力容量であり、Ｃ２は帰還容量である。入力容
ｆｆ１ｃ ｌの一端は、信号入力端子ＩＮに接続され、
他端は、帰還容量Ｃ２の一端と共に増幅器２の反転入力
端子ｖ１Ｎ″′及びＮチャンネル８９７９３５Ｍ１゜。
ｆｆ１ｃ ｌの一端は、信号入力端子ＩＮに接続され、
他端は、帰還容量Ｃ２の一端と共に増幅器２の反転入力
端子ｖ１Ｎ″′及びＮチャンネル８９７９３５Ｍ１゜。
のドレインに接続されている。一方非反転入力端子ｖ１
Ｎ＋は、ＮチャンネルトランジスタＭ＋ｏａのソース及
び基準電圧ＶＢに接続されている。一般にＶＢは、■、
ＤとＧＮＤの中間電位である。Ｎチャンネルトランジス
タＭ １ｏ ａゲートは増幅器２のパワーダウン信号と
共にパワーダウン信号入力端子ＰＤに接続され、この信
号は、インバータ３を介して、その出力が増幅器２のＦ
Ｄに接続されている。一方帰還容量Ｃ２の他端は増幅器
２の出力Ｖ。ｔｊＴと共に信号出力端子ＯＵＴに接続さ
れている。
Ｎ＋は、ＮチャンネルトランジスタＭ＋ｏａのソース及
び基準電圧ＶＢに接続されている。一般にＶＢは、■、
ＤとＧＮＤの中間電位である。Ｎチャンネルトランジス
タＭ １ｏ ａゲートは増幅器２のパワーダウン信号と
共にパワーダウン信号入力端子ＰＤに接続され、この信
号は、インバータ３を介して、その出力が増幅器２のＦ
Ｄに接続されている。一方帰還容量Ｃ２の他端は増幅器
２の出力Ｖ。ｔｊＴと共に信号出力端子ＯＵＴに接続さ
れている。
今、パワーダウン信号入力端子ＦＤにローレベルの信号
が入力されると増幅器２は、動作状態となり、又、Ｎチ
ャンネル８９７９３５Ｍ１゜０はカットオフするためこ
の系は、容量帰還を有する反転増幅器として動作する。
が入力されると増幅器２は、動作状態となり、又、Ｎチ
ャンネル８９７９３５Ｍ１゜０はカットオフするためこ
の系は、容量帰還を有する反転増幅器として動作する。
一方、パワーダウン信号入力端子ＰＤにハイレベルの信
号が入力されると前述の様に増幅器２はパワーダウン状
態となり、ＮチャンネルトラフジスタＭＩＯ０はオン状
態となり、増幅器２の反転及び非反転入力端子は、短絡
され、共通電位ｖ８にバイアスされる事となる。
号が入力されると前述の様に増幅器２はパワーダウン状
態となり、ＮチャンネルトラフジスタＭＩＯ０はオン状
態となり、増幅器２の反転及び非反転入力端子は、短絡
され、共通電位ｖ８にバイアスされる事となる。
この事により、増幅器２の差動入力段を構成している差
動入力トランジスタ対Ｍｌ、Ｍ２は、ソースは共通であ
り、ゲートはＮチャンネル８９７９３５Ｍ１゜。により
共通電位となり、又、ドレインのバイアスレベルの差は
能動負荷トランジスタ対Ｍ３．Ｍ４のソース・ドレイン
間電圧差、従ってパワーダウン状態では、Ｍ３のしきい
値電圧０．８ Ｖ程度以下となる。又、負荷トランジス
タ対Ｍ３゜Ｍ４は電流ミラー回路のため、ゲート及びソ
ースは、各々共通バイアスとなる。従って、本実施例に
おいては、パワーダウン状態において、演算増幅器の反
転及び非反転入力端子を共通接続する事により差動入力
段を構成している差動入力トランジスタ対のバイアスレ
ベルをほぼ等しくする事が出き、トランジスタ対のペア
性を保持でき、オフセット電圧の変動を非常に少なくす
る事が可能となる。上記の説明では容量帰還の場合であ
るが、抵抗帰還等の場合であっても同様である。
動入力トランジスタ対Ｍｌ、Ｍ２は、ソースは共通であ
り、ゲートはＮチャンネル８９７９３５Ｍ１゜。により
共通電位となり、又、ドレインのバイアスレベルの差は
能動負荷トランジスタ対Ｍ３．Ｍ４のソース・ドレイン
間電圧差、従ってパワーダウン状態では、Ｍ３のしきい
値電圧０．８ Ｖ程度以下となる。又、負荷トランジス
タ対Ｍ３゜Ｍ４は電流ミラー回路のため、ゲート及びソ
ースは、各々共通バイアスとなる。従って、本実施例に
おいては、パワーダウン状態において、演算増幅器の反
転及び非反転入力端子を共通接続する事により差動入力
段を構成している差動入力トランジスタ対のバイアスレ
ベルをほぼ等しくする事が出き、トランジスタ対のペア
性を保持でき、オフセット電圧の変動を非常に少なくす
る事が可能となる。上記の説明では容量帰還の場合であ
るが、抵抗帰還等の場合であっても同様である。
第２図は本発明の他の実施例であり、第１図と同一部分
には同一番号が付しである。同図は電圧フォロア回路例
の場合であり、第１図と異なる部分はパワーダウン信号
により信号入力端子ＩＮと増幅器２の非反転入力端子Ｖ
ＥＮ＋とを接続又は切断するためのトランスファーゲー
トＭ１゜２２Ｍ１゜。
には同一番号が付しである。同図は電圧フォロア回路例
の場合であり、第１図と異なる部分はパワーダウン信号
により信号入力端子ＩＮと増幅器２の非反転入力端子Ｖ
ＥＮ＋とを接続又は切断するためのトランスファーゲー
トＭ１゜２２Ｍ１゜。
及び、非反転入力端子ＶＩＮ＋を基準電圧ＶＢに接続す
るためのＮチャンネル８９７９３５Ｍ１゜１とより構成
されている点である。
るためのＮチャンネル８９７９３５Ｍ１゜１とより構成
されている点である。
この構成例においても、パワーダウン時には、増幅器２
の反転及び非反転入力端子は、共通接続されるさめ、第
１図の実施例と同じ効果が有る事は明白である。
の反転及び非反転入力端子は、共通接続されるさめ、第
１図の実施例と同じ効果が有る事は明白である。
上記の説明で、増幅器２の差動入力トランジスタを接続
するトランジスタをＮチャンネルで構成しているが、Ｐ
チャンネル又は、トランスファーゲートで構成する事も
可能である。また増幅器２は差動入力トランジスタをＮ
チャンネル構成の場合について説明したが、Ｐチャンネ
ル構成の場合も同様に構成可能である。
するトランジスタをＮチャンネルで構成しているが、Ｐ
チャンネル又は、トランスファーゲートで構成する事も
可能である。また増幅器２は差動入力トランジスタをＮ
チャンネル構成の場合について説明したが、Ｐチャンネ
ル構成の場合も同様に構成可能である。
以上説明したように、本発明はパワーダウン回路を有す
るＭＯ３演算増幅器において、パワーダウン時に、増幅
器の反転及び非反転入力端子を共通接続する事により、
差動入力段を構成している差動入力トランジスタ対のバ
イアスレベルをほぼ等しく、トランジスタ対のペア性を
保持し、可動イオン等によるホール又は電子の取込によ
るオフセット電圧の変動を非常に小さくする効果がある
。
るＭＯ３演算増幅器において、パワーダウン時に、増幅
器の反転及び非反転入力端子を共通接続する事により、
差動入力段を構成している差動入力トランジスタ対のバ
イアスレベルをほぼ等しく、トランジスタ対のペア性を
保持し、可動イオン等によるホール又は電子の取込によ
るオフセット電圧の変動を非常に小さくする効果がある
。
よび他の実施例の回路図であり、第３図は従来の演算増
幅器の構成例を示す回路図である。
幅器の構成例を示す回路図である。
１・・・・・・電流源、２・・・・・・演算増幅器、３
・・・・・・インバータ、ＩＮ・・・・・・信号入力端
子、ＯＵＴ・・・・・・信号出力端子、ＦＤ・・・・・
・パワーダウン信号入力端子、ＶＢ・・・・・・基準電
圧入力端子、Ｃ１・・・・・・入力容量、Ｃ２・・・・
・・帰還容量、Ｍｌ。。１Ｍ１゜１２Ｍ１゜２・・・・
・・ＮチャンネルＭＯ３）ランジスタ％ Ｍｌ。、・・
・・・・ＰチャンネルＭＯ８）ランジスタ。
・・・・・・インバータ、ＩＮ・・・・・・信号入力端
子、ＯＵＴ・・・・・・信号出力端子、ＦＤ・・・・・
・パワーダウン信号入力端子、ＶＢ・・・・・・基準電
圧入力端子、Ｃ１・・・・・・入力容量、Ｃ２・・・・
・・帰還容量、Ｍｌ。。１Ｍ１゜１２Ｍ１゜２・・・・
・・ＮチャンネルＭＯ３）ランジスタ％ Ｍｌ。、・・
・・・・ＰチャンネルＭＯ８）ランジスタ。
代理人 弁理士 内 原 晋
Claims (1)
- 反転入力端子と非反転入力端子とを有する演算増幅器と
、パワーダウン回路と、パワーダウン時に、該演算増幅
器の反転入力端子及び、非反転入力端子を共通電位にす
る回路とを有する事を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190427A JPH06101650B2 (ja) | 1988-07-28 | 1988-07-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190427A JPH06101650B2 (ja) | 1988-07-28 | 1988-07-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239607A true JPH0239607A (ja) | 1990-02-08 |
| JPH06101650B2 JPH06101650B2 (ja) | 1994-12-12 |
Family
ID=16257949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190427A Expired - Lifetime JPH06101650B2 (ja) | 1988-07-28 | 1988-07-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101650B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06299826A (ja) * | 1994-04-08 | 1994-10-25 | Mitsubishi Motors Corp | エンジンの動弁機構 |
| US6654058B1 (en) * | 1999-09-03 | 2003-11-25 | Xerox Corporation | Resettable pixel amplifier for use in a photosensor array |
| US7002329B2 (en) | 2001-04-10 | 2006-02-21 | Ricoh Company, Ltd. | Voltage regulator using two operational amplifiers in current consumption |
| DE112017002564B4 (de) | 2016-05-17 | 2021-12-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges herstellungsverfahren |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966262A (ja) * | 1972-10-30 | 1974-06-27 | ||
| JPS5416606U (ja) * | 1977-07-07 | 1979-02-02 |
-
1988
- 1988-07-28 JP JP63190427A patent/JPH06101650B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966262A (ja) * | 1972-10-30 | 1974-06-27 | ||
| JPS5416606U (ja) * | 1977-07-07 | 1979-02-02 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06299826A (ja) * | 1994-04-08 | 1994-10-25 | Mitsubishi Motors Corp | エンジンの動弁機構 |
| US6654058B1 (en) * | 1999-09-03 | 2003-11-25 | Xerox Corporation | Resettable pixel amplifier for use in a photosensor array |
| US7002329B2 (en) | 2001-04-10 | 2006-02-21 | Ricoh Company, Ltd. | Voltage regulator using two operational amplifiers in current consumption |
| DE112017002564B4 (de) | 2016-05-17 | 2021-12-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges herstellungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101650B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554515A (en) | CMOS Operational amplifier | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| US5565813A (en) | Apparatus for a low voltage differential amplifier incorporating switched capacitors | |
| US4992755A (en) | Transistor circuit | |
| US6150884A (en) | Multistage amplifier circuit with improved nested transconductance capacitance compensation | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| US6870422B2 (en) | Low voltage rail-to-rail CMOS input stage | |
| JPS59212009A (ja) | 電流増幅装置 | |
| US5321370A (en) | Operational amplifier with common-mode feedback amplifier circuit | |
| JPH0193207A (ja) | 演算増幅器 | |
| US5541555A (en) | High performance transconductance operational amplifier of the CMOS integrated type | |
| JPS5997220A (ja) | 電圧比較回路 | |
| JPS60158708A (ja) | 通信用演算増幅器 | |
| US5959490A (en) | High speed low voltage swing receiver for mixed supply voltage interfaces | |
| JPH0239607A (ja) | 半導体集積回路装置 | |
| US5424681A (en) | Wide range operational amplifier | |
| US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
| GB2158666A (en) | Improvements in or relating to noise suppression interface circuits | |
| US4431971A (en) | Dynamic operational amplifier | |
| US4638259A (en) | CMOS differential amplifier stage with bulk isolation | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| US4616172A (en) | Voltage generator for telecommunication amplifier | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| EP0499645A1 (en) | Differential amplifying circuit of operational amplifier |