DE2337442A1 - Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal - Google Patents
Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signalInfo
- Publication number
- DE2337442A1 DE2337442A1 DE19732337442 DE2337442A DE2337442A1 DE 2337442 A1 DE2337442 A1 DE 2337442A1 DE 19732337442 DE19732337442 DE 19732337442 DE 2337442 A DE2337442 A DE 2337442A DE 2337442 A1 DE2337442 A1 DE 2337442A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital signal
- circuit arrangement
- branch points
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Description
DiPL-ING. KLAUS NEUBECKER
Patentanwalt Δ. Ο 3 / 4 4 2
4 Düsseldorf 1 · Schadowplatz 9
Düsseldorf, 23.07.1973 43,937
7399
7399
Westinghouse Electric Corporation
Pittsburgh, Pa., V. St. A.
Pittsburgh, Pa., V. St. A.
Verfahren und Schaltungsanordnung zum Kombinieren eines analogen Signales mit einem digitalen Signal
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Verändern der Amplitude eines analogen Signales
entsprechend einem digitalen Signal und insbesondere ein Verfahren und eine Schaltungsanordnung, durch welche eine diskrete
Änderung in der Amplitude eines analogen Spannungssignales entsprechend einem digitalen Signal hervorgerufen wird, welche
signifikant für die gewünschte diskrete Spannungsänderung ist. Eine derartige Schaltungsanordnung ist insbesondere nützlich in
Verbindung mit untergeordneten A/D-ümsetzern, wie noch erläutert
wird.
Beim Umsetzen eines analogen Signales in ein digitales Signal hängt die Genauigkeit der digitalen Darstellung sehr von der
Anzahl der Binärstellen ab, welche zur Darstellung des analogen Signales verwendet werden. Wenn jedoch die Anzahl der Binärstellen
erhöht wird, erhöht sich die Anzahl der erforderlichen Bauteile zum Umsetzen des analogen Signales in ein digitales
Signal nach der Funktion.2n-l.
Es sind verschiedene Techniken bekannt, um die Anzahl der erforderlichen
Bauteile in einem A/D-Umsetzer minimal zu machen, wobei
409807/1030
Telefon (0211) 32 08 58 Telegramme Custopat
eine große Anzahl von Binärstellen verwendet wird, um das analoge Signal digital darzustellen. Beispielsweise kann das analoge
Signal in ein digitales Signal durch mehrere aufeinanderfolgende Näherungen oder durch das Umsetzen von Teilen des analogen Signales
in ein digitales Signal entsprechend ausgewählten Amplitudenbereichen, beispielsweise in einem untergeordneten A/D-Uinsetzer
erfolgen.
Allgemein ausgedrückt ist ein untergeordneter A/D-Umsetzer schneller als die Technik aufeinanderfolgender Näherungen, macht
es jedoch erforderlich, daß ein den ersten Unterbereich darstellendes digitales Signal von dem ursprünglichen analogen
Signal abgezogen wird, um den Teil des analogen Signales zu bestimmen, welcher zur Quantisierung in dem zweiten Teilbereich
verbleibt. Diese Subtraktion wird für jeden nachfolgenden Teilbereich wiederholt.
Da gewöhnlich ein digitales Signal nicht direkt mit einem analogen
Signal kombiniert werden kann, wird das den ersten Teilbereich darstellende digitale Signal in ein analoges Signal umgesetzt und
dann von dem ursprünglichen analogen Signal abgezogen, um die analoge Komponente des zweiten Teilbereiches zu erhalten. Die
Subtraktion wird üblicherweise in einem sehr genauen Differenzverstärker ausgeführt, der eine gute Gleichtaktunterdrückung hat.
Ein Nachteil des DifferenzVerstärkers besteht darin, daß die
Gleichtaktunterdrückung bei einer erhöhten Anzahl von Binärstellen zur Darstellung des analogen Signales erhöht werden muß. Zusätzlich
muß der Differenzverstärker notwendigerweise auf den gesamten Bereich des analogen Signales statt auf einen begrenzten Teilbereich
ansprechen.
Aufgabe vorliegender Erfindung ist es, eine verbesserte Einteilung
in Teilbereiche und durch die Verwendung einer Stromschalttechnik das Umsetzen eines analogen Signales in ein digitales Signal zu
vereinfachen. Dabei soll eine diskrete Änderung der Amplitude des analogen Signales entsprechend dem digitalen Signal ermöglicht
409807/1030
- 3 werden.
Zur Lösung dieser Aufgabe wird erfindungsgemäß ein analoges
Signal mit einem digitalen Signal dadurch kombiniert, daß mehrere Konstantstromquellen vorgesehen werden, welche entsprechend der
digitalen Gewichtung einer entsprechenden Binärstelle des digitalen Signales gewichtet sind, zwei Verzweigungsstellen wenigstens
durch ein Widerstandselement verbünden werden, das analoge Signal
einer der Verzweigungsstellen zugeführt wird, von der anderen Verzweigungsstelle eine Ausgangsspannung abgeleitet wird und
v/ahlweise die Ströme der Stromquellen von einer der Verzweigungsstellen zu der anderen Verzweigungsstelle entsprechend dem digitalen
Signal umgeschaltet werden, so daß die Amplitude des Ausgangssignales als Funktion des analogen Signales und des digitalen
Signales verändert wird.
Gemäß einer bevorzugten Ausführungsform der Erfindung ist eine
Schaltung zum Verändern der Amplitude eines analogen Signales von einem diskreten Spannungspegel auf einen anderen Spannungspegel
bei minimalen Schaltübergangs'spannungen dadurch gekennzeichnet, daß eine Widerstandsei.nrichtung zwischen ersten und
zweiten Verzweigungsstellen angeschlossen ist, eine Schaltung das analoge Signal der ersten Verzweigungsstelle zuführt, wenigstens
eine Quelle für einen im wesentlichen konstanten Strom vorgesehen ist und wenigstens eine Einrichtung selektiv diese oder
jede Quelle zu im wesentlichen konstanten Strom mit einer der Verbindungen entsprechend einem digitalen Signal verbindet, so
daß die Amplitude des Signales an der zweiten Verzweigungsstelle von einem "diskreten Spannungspegel auf einen anderen Pegel verändert
wird.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert;
Fig. 1 ist ein Blockdiagramm eines bekannten mit einem
Teilbreich arbeitenden A/D-Umsetzers;
409807/1030
Pig. 2a und 2b Kurvenformen zum Erläutern des Betriebs des
bekannten A/D-Umsetzers nach Fig. 1;
Fig. 3 ein Diagramm einer Ausführungsform der Schaltung
nach der Erfindung, welche als Subtraktionsglied in dem A/p-Umsetzer nach Fig. 1 verwendet ist;
Fig. 4 ein Diagramm einer zweiten Ausführungsform der
Schaltung nach der Erfindung, welche als Subtraktionsglied in der Anordnung gemäß Fig. 1
verwendet ist;
Fig. 5 ein Diagramm einer anderen Ausführungsform der
Schaltung· gemäß der Erfindung, welche als Subtraktionsglied in der Anordnung gemäß Fig. 1
verwendet ist.
In Fig. 1 ist ein typischer A/D-Umsetzer mit einem Teilbereich dargestellt. Das in ein digitales Signal umzusetzende analoge
Signal SAl wird von einer Eingangsklemme 10 einem herkömmlichen A/D-Umsetzer 12 für N Binärstellen und einem herkömmlichen Verzögerungsglied
14 zugeführt. Der A/D-Umsetzer 12 setzt das analoge Signal SAl in ein digitales Signal SDl um, welches der Amplitude
des analogen Signales entspricht. Die N Binärstellen dieses digitalen
Signales werden in einem herkömmlichen Speicher, beispielsweise dem Speicherregister 16 gespeichert und einem herkömmlichen
D/A-Umsetzer 18 für N Binärstellen zur Umsetzung in ein analoges Signal SA2 zugeführt.
Das analoge Ausgangssignal SA2 des D/A-Umsetzers 18 wird der negativen Eingangsklemme eines herkömmlichen Differenzverstärkers
20 zugeführt, und das verzögerte analoge Signal SAlD.?von dem Verzögerungsglied 14 wird der positiven Eingangsklemme des
Differenzverstärkers 20 zugeführt. Das analoge Ausgangssignal SA3 des Differenzverstärkers 20 wird dann einem anderen A/D-Umsetzer
22 für N Binärstellen zum Umsetzen in ein digitales
409807/1030
Signal SD2 zugeführt, welches in dem Speicherregister 16 gespeichert
ist.
Das Speicherregister 16 enthält daher eine digitale Darstellung'
des analogen Signales an der Eingangsklemme 10. Dieses gespeicherte digitale Signal enthält 2N Binärstellen, wobei die ersten
N Binärstellen durch den A/D-Umsetzer 12 für den ersten Teilbereich des analogen Eingangssignales und die zweiten N Binärstellen
durch den A/D-Umsetzer 22 für den zweiten Teilbereich des analogen Eingangssignales erzeugt werden.
Der Betrieb der Schaltung nach Fig. 1 wird weiterhin erläutert anhand der Fig. 2, in welcher der gesamte Bereich des unterteilten A/D-Umsetzers gemäß Fig. 1 beispielsweise für Teilbereiche
mit 3 Binärstellen erläutert wird.
Gemäß Fig. 1 und 2 wird die Amplitude des analogen Signales SAl dem ersten A/D-Umsetzer 12 zugeführt und kann von Null bis zu
einem vorbestimmten Wert V veränderlich sein. Dieses ist für den gesamten Bereich des A/D-Umsetzers 12 durch das Rampensignal SAl
in Fig. 2a dargestellt. Das digitale Signal XKfc SDl des A/D-Umsetzers
12 hängt von der Amplitude des analogen Signales SAl bei der Abtastung ab. Wenn beispielsweise angenommen wird, daß
das analoge Signal SAl zum Zeitpunkt T abgetastet wird, so ist das diesen Amplitudenwert darstellende digitale Signal SDl 011.
Das durch den A/D-Umsetzer 12 erzeugte Signal 011 stellt einen Bereich von Amplitudenwerten des analogen Signales SAl zwischen
den Werten V3 und V4 dar. Das erste Umsetzen des analogen Signales
in ein digitales Signal durch den Umsetzer 12 kann durch eine ziemlich grobe'Näherung erfolgen.
Um eine größere Genauigkeit zu erreichen, wird das Signal SDl in ein analoges Signal SA2 umgesetzt, und dieses analoge Signal SA2
wird von dem verzögerten analogen Signal SAl abgezogen, was zu dem Signal SA3 der Fig. 2b führt. Das Signal SA3 wird beispielsweise
im Abtastzeitpunkt T in der gleichen Weise quantisiert,
409807/1030
wie es in Verbindung mit dem analogen Signal SAl beschrieben wurde, um das digitale Signal SD2 zu erzeugen, welches der
Amplitude des Restsignales SA3 entspricht. Im Beispiel der Fig. 2b kann dieses digitale Signal SD2 als 100 in der angegebenen Weise
ausgedrückt werden. Das das analoge Signal SAl darstellende gespeicherte Signal kann daher 011100 sein, wobei das den zweiten
Teilbereich darstellende digitale Signal nach dem digitalen Signal für den ersten Teilbereich aufgeführt ist.
Der Differenzverstärker 2O muß sehr genau sein und zusätzlich
in der Lage sein, die erforderte Genauigkeit über den gesamten Bereich des Eingangssignales SAl aufrecht zu erhalten, obgleich
der maximale Bereich des Ausgangssignales SA3 des Differenzverstärkers 20 vergleichsweise sehr klein ist. Im Beispiel der
Figuren 2a und 2b, d.h. der durch die Signale mit drei Binärstellen dargestellten Teilbereiche, kann das Verhältnis der
Änderung der Eingangsspannung zu der Änderung der Ausgangsspannung
des DifferenzVerstärkers 20 8 zu 1 betragen. Bei einem System mit Teilbereichen, welche durch sechs Binärstellen dargestellt
sind, kann dieses Verhältnis 64 zu 1 sein.
Die Erfindung kann verwendet werden, um den D/A-Umsetzer 18 für
N Binärstellen und den Differenzverstärker 20 der Fig. 1 gemäß Fig. 3 zu ersetzen. Gemäß Fig. 3 kann das verzögerte analoge
Signal SAID durch einen herkömmlichen Trennverstärker 24, beispielsweise
einen Emitterfolger, einer ersten Summierverbindung 26 zugeführt werden. Die Summierverbindung bzw. Verzweigungsstelle 26 ist mit einer zweiten Verzweigungsstelle durch eine
Impedanz, beispielsweise einen Widerstand 30 verbunden,- Das analoge Aus gangs sign al SA3 wird der Verzweigungsstelle 28 entnommen
.
Mehrere Konstantstromquellen 32, 34 und 36, deren Anzahl der Anzahl der Binärstellen in dem digitalen Signal SDl entspricht,
sind gemeinsam verbunden und können wahlweise durch elektronische Schalter SWl, SW2 und SW3 mit einer der Verzweigungs-
409807/1030
stellen 26 land 28 verbunden werden.
Das Schalten der Stromquellen 32 bis 36 von einer der Verzweigungsstellen
26 und 28, zur anderen wird durch ein digitales Signal, beispielsweise das digitale Signal SDl vom A/D-Umsetzer
12 gemäß Fig. 1 gesteuert. Dieses kann beispielsweise durch die Schalter SWl bis SW3 erfolgen, welche jeweils erste und' zweite
in Eiaittergrundschaltung verbundene Transistoren 38 und 40 aufweisen,
die mit einer Seite der Stromquelle verbunden sind, die durch diesen speziellen Schalter gesteuert ist. Die Kollektorelektrode
der Transistoren 38 und 4O kann jeweils mit einer der
Verzweigungsstellen 26 und 28 verbunden sein. Beispielsweise kann die Kollektorelektrode des Transistors 38 mit der Verzweigungsstelle
28 und die Kollektorelektrode des Transistors 40 mit der Verzweigungsstelle 26 verbunden sein.
Das digitale Signal SDl kann dazu benutzt werden, um wahlweise die Stromquelle 32 von einer der Verzweigungsstellen 26 und 28 zu
anderen Verzweigungsstellen umzuschalten, indem die geeignete Binärstelle des digitalen Signales"und dessen Komplement zugeführt
werden, beispielsweise kann die Binärstelle Bl und deren zum Komplement Bl den Basiselektroden der Transistoren 38 und
zugeleitet werden. Wenn die Erfindung in Verbindung mit dem A/D-Umsetzer mit Teilbereich gemäß Fig. 1 verwendet wird, können die
Binärstellen Bl bis B3 dazu verwendet werden, um die Stromquellen 32 bis 36 auf die Verzweigungsstelle 28 umzuschalten, wenn diese
Binärstellen einen hohen Signalpegel haben, und um diese Stromquellen auf die Verzweigungsstelle 26 tunzuschalten, wenn diese
Binärstellen einen niedrigen Spannungspegel haben, d.h. daß die Binärstellen ΈΪ. bis B~3 einen hohen Signalpegel haben. Wenn jedoch
die Spannung an der Verzweigungsstelle 28 erhöht werden soll, wenn die Binärstellen des digitalen Steuersignales einen hohen
Signalpegel haben, kann die Verknüpfung der Binärstellen und ihrer Komplemente mit den Schaltern SWl bis SW3 umgekehrt werden.
I-n Betrieb und ohne Binärstellen Bl bis B3 mit hohem Signalpegel
409807/1030
in dem digitalen Signal SDl, ist das gesamte analoge Signal SAID
an der Verzweigungsstelle 28 als Ausgangssignal SA3 verfügbar und der gesamte Strom von den Konstantstromquellen 32 bis 36 fließt
parallel zum Widerstand 30. Wenn das digitale Signal SDl 010 wird, schaltet der Schalter SW2 die Konstantstromquelle 34 von der Verzweigungsstelle
26 zu der Verzweigungsstelle 28, und durch den Widerstand 30 fließt ein entsprechend dem Stellenwert der dem
Schalter SW2 zugeordneten Binärstelle gewichteter Strom. Der Strom durch den Widerstand 30 bewirkt, daß das analoge Signal SA3
sich von dem vorherigen Wert zu einem niedrigeren diskreten Wert ändert. Die diskrete Änderung der Amplitude des Signales SA3 ist
gleich dem Produkt des geschalteten Stromes (21) und des Wertes des Widerstandes 30.
Beispielsweise liegt unter Bezugnahme auf Fig. 2a der Wert des Signales SAID zwischen V3 und V4 im Zeitpunkt T. Das den ersten
digitalisierten Teilbereich darstellende digitale Signal SDl ist Oll. Unter diesen Signalbedingungen wurden die Schalter SW2 und
SW3 der Fig.. 3 die Stromquellen 34 und 36 mit der Verzweigungsstelle 28 verbinden, wogegen die Stromquelle 32 mit der Verzweigungsstelle
26 verbunden bliebe. Das analoge Ausgangssignal
SA3 wäre gleich dem analogen Signal SAlD-OIR30. Durch geeignete
Wahl von I und R würde der geschaltete Strom 61 in diesem Beispiel
an dem Widerstand 30 den Spannungsabfall V3 erzeugen. Daher
würde ein analoges Ausgangssignal SA3 entsprechend dem Restsignal gemäß Fig. 2b erzeugt werden.
Es ist wichtig, daß unabhängig von den Stellungen der Schalter SWl bis SW3 der gesamte in die Verzweigungsstelle 26 wegen der
Stromquellen 32 bis 36 fließende Strom im wesentlichen konstant bleibt. Vorausgesetzt daß die Transistoren 38 und 40 exakt aufeSander
abgestimmt sind, ist dieses Stromverhältnis an der Verzweigungsstelle 26 selbst während des Schaltvorganges erfüllt.
Daher treten keirie Schaltspitzen an der Verzweigungsstelle 26 auf
und das Signal SA3 ist beinahe sofort ohne eine vorherige Beruhigungsperiode verwendbar.
409807/1030
Naturgemäß gibt es praktische Grenzen, innerhalb derer die Transistoren 38 und 40 aufeinander abgestimmt sein können, und
es können daher einige Schaltspitzen ,in dem Ausgangssignal vorhanden
sein. Diese werden jedoch durch die Verwendung dieser , Schalttechnik gemäß der Erfindung minimal gemacht, insbesondere
falls die Quellenimpedanz der analogen Signalquelle, beispielsweise die Quellenimpedanz R_ des Trennverstärkers 24 gemäß Fig.
in der Größenordnung von 1 Ohm liegt.
Wie in Verbindung mit Fig. 3 erwähnt wurde, können die Werte der Stromquellen 32 bis 36 entsprechend den Gewichtungen der Binärstellen
des digitalen Signales gewichtet sein, welches das Schalten der Stromquellen steuert. Wie schematisch in Fig. 4
dargestellt ist, können die Stromquellen identische Werte aufweisen und es kann ein herkömmliches binäres Netzwerk zur Ge- .
wichtung der Stromsignale verwendet werden, wie es in Fig. 4 dargestellt ist. Wie schematisch in Fig. 5 dargestellt ist,
kann eine Kombination der gewichteten Stromquellen und eines Bewertungsnetzwerkes verwendet werden, wo beispielsweise das
digitale Signal eine große Anzahl von Binärstellen enthält.
Gemäß Fig. 4 haben die Konstantstromquellen 32 bis 36 gleiche Werte und die binäre Gewichtung der Schalter, welche den binären
Positionen des digitalen Signales entsprechen sollen, erfolgt durch die Gewichtung des dem Widerstand 30 zwischen den Verzweigungsstellen
26 und 28 parallel liegenden Widerstandes. Gemäß Fig. 5 kann die binäre Gewichtung der Ströme, welche den
Binärpositionen der Signale entsprechen soll, durch die Verwendung einer Kombination verschiedener Werte-von Widerständen
und Konstantstromquellen erreicht werden.
Typische Werte von R und I in den vorbeschriebenen Schaltkreisen können beispielsweise in der Größenordnung von 150 Ohm und 5 inA
liegen. Die Werte können entsprechend der jeweiligen Verwendung des Schaltkreises verändert werden.
409807/1030
Ein Vorteil der Erfindung besteht beispielsweise darin, daß ein analoges Signal entsprechend einem digitalen Signal durch eine
Stromschalttechnik verändert werden kann, welche ein Minimum an Schaltspitzen erzeugt. Dieses gestattet natürlich die Verwendung
der Erfindung bei extrem schnellen Schaltungen, bei denen eine hohe Genauigkeit erforderlich ist.
Weiterhin wird durch die Erfindung die Kombination von analogen und digitalen Signalen erleichtert, insbesondere bei mit Teilbereichen
arbeitenden A/D-Umsetzern, bei denen das digitale Signal einen analogen Spannungspegel darstellt und die Summe oder
Differenz der analogen und digitalen Signale als Spannungspegel für die weitere Quantisierung erzeugt werden soll.
409807/1030
Claims (15)
1., Verfahren zum Kombinieren eines analogen Signales mit einem digitalen Signal, dadurch gekennzeichnet,
daß mehrere Konstantstromquellen (32, 34, '36) vorgesehen werden, die jeweils entsprechend dem digitalen
Stellenwert einer entsprechenden Binärstelle des digitalen Signales gewichtet sind, zwei Verzweigungsstellen (26, 28)
vorgesehen werden, die durch wenigstens ein Impedanzelement (30) verbunden sind, das analoge Signal einer der
beiden Verzweigungsstellen zugeführt wird, von der anderen der beiden Verzweigungsstellen an eine Ausgangsspannung
abgeleitet wird und wahlweise die Ströme von den Stromquellen von einer der Verzweigungsstellen zu der anderen
Verzweigungsstelle entsprechend dem digitalen Signal umgeschaltet
werden, so daß die Amplitude des Ausgangssignales als Funktion des analogen Signales und des digitalen Signales
verändert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichn et, daß das wahlweise Umschalten der Ströme von einer
der Verzweigungsstellen (26) zu der anderen Verzweigungsstelle
(28) durch Herabsetzen des Stromes von wenigstens einer der Stromquellen zu dieser einen Verzweigungsstelle
erfolgt, während gleichzeitig der Strom von dieser oder jeder der Stromquellen zu der anderen Verzweigungsstelle
erhöht wird, so daß der gesamte von jeder Stromquelle an einer Verzweigungsstelle abgegebene Strom im wesentlichen
während des SehaltVorganges konstant bleibt und Schaltspitzen
an der Verzweigungsstelle minimal gemacht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die zwei Verzweigungsstellen (26, 28)
durch mehrere Impedanzelemente (R, 2R) verbunden werden,
409807/1030
welche gemäß der Stellenwertigkeit einer Binärstelle des digitalen Signales gewichtet sind, und das wahlweise umschalten
der Ströme durch ein selektives und individuelles Umschalten des Stromes von den Stromquellen von einer der
Verzweigungstellen zu der anderen Verzweigungsstelle entsprechend dem digitalen Signal erfolgt, so daß ein bezüglich
der Amplitude auf das analoge Signal und das digitale Signal bezogenes Ausgangssignal erzeugt wird.
4. Schaltungsanordnung zum Verändern der Amplitude eines analogen Signales von einem diskreten Spannungspegel zu
einem anderen Spannungspegel bei minimalen Schaltspitzen, dadurch gekennzeichnet , daß eine Impedanzeinrichtung
(R, 2R) zwischen ersten und zweiten Verzweigungsstellen (26, 28) verbunden ist, ein Schaltkreis
(24) das analoge Signal an die erste Verzweigungsstelle (26) abgibt, wenigstens eine Quelle (32, 34, 36) für einen im
wesentlichen konstanten Strom vorgesehen ist und wenigstens eine Einrichtung (SWl bis 3) wahlweise jede solche Konstantstromquelle
mit einer der Verzweigungsstellen entsprechend dem digitalen Signal verbindet, so daß die
Amplitude des Signales an der zweiten Verzweigungsstelle von einem diskreten Spannungspegel zu einem anderen
Spannungspegel umschaltbar ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet , daß die Impedanzeinrichtung Widerstände
(R, 2R) aufweist.
6. Schaltungsanordnung nach Anspruch 4 oder 5 zum Kombinieren einer analogen Spannung mit einem digitalen Signal, dadurch
gekennzeichnet , daß ein Schaltkreis ein Ausgangssignal von der zweiten Verzweigungsstelle (28) abgibt.
7. Schaltungsanordnung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, daß jede der Einrichtungen
A09807/1030
zur selektiven Verbindung jeder Quelle (32, 34, 36) für
einen im wesentlichen konstanten Strom mit einer der Verzweigungsstellen
(26, 28) erste und zweite elektronische Sehalteinrichtungen (SWl bis 3) aufweist, die zwischen den
ersten und zweiten Verzweigungsstellen und einer der Stromquellen verbunden sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Betrieb der ersten und zweiten
elektronischen Schalteinrichtungen (SWl bis 3) wechselseitig ausschließlich entsprechend den geeigneten Binärstellen
des digitalen Signales erfolgt.
9. Schaltungsanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß das das Umschalten
jeder Schalteinrichtung steuernde digitale Signal eine Binärstelle (Bl, B2, B3) und dessen Komplement (Bl, BÜ, "B3)
aufweist.
10. Schaltungsanordnung nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet , daß die ersten und zweiten
elektronischen Sehalteinrichtungen erste und zweite Transistoren
(38, 40) aufweisen.
11. Schaltungsanordnung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet , daß jede Einrichtung zur
wahlweisen Verbindung jeder Quelle für einen im wesentlichen konstanten Strom mit einer der Verzweigungsstellen
erste und zweite Transistoren (38, 40) enthält und in jedem Fall die beiden ersten und zweiten Transistoren mit
einer zugeordneten Stromquelle (I) und mit einer der ersten und zweiten Verzweigungsstellen (26, 28) verbunden sind.
12. Schaltungsanordnung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet , daß ein Trennverstärker
(24) mit der ersten Verzweigungsstelle ver-
409807/1030
bunden ist, und das analoge Signal den ersten und zweiten Verzweigungsstellen durch den Trennverstärker zugeführt ist,
13. Schaltungsanordnung nach einem der Ansprüche 4 bis 12,
dadurch gekennzeichnet , daß ein A/D-Umsetzer zum Erzeugen des digitalen Signales entsprechend dem analogen
Signal vorgesehen ist und das digitale Signal wenigstens einen Bereich der Amplitude der analogen Spannung
darstellt.
14. Schaltungsanordnung nach einem der Ansprüche 7 bis 13,
mit mehreren Stromquellen, dadurch gekennzeichnet,
daß die Werte der Stromquellen (I, 21, 41) entsprechend
dem digitalen Stellenwert einer entsprechenden Binärstelle in einem vorbestimmten digitalen Kode gewichtet
sind und jede Stromquelle entsprechend einer in gleicher Weise bewerteten Binärstelle des digitalen Signales umgeschaltet
ist.
15. Schaltungsanordnung nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet , daß die Widerstandseinrichtung
(R, 2R) mehrere Widerstände aufweist, deren Widerstandswerte entsprechend der Stellenwertigkeit der
entsprechenden Binärstellen eines vorbestimmten digitalen Kodes gewichtet sind.
409807/1030 original inspected
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27628872A | 1972-07-31 | 1972-07-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2337442A1 true DE2337442A1 (de) | 1974-02-14 |
Family
ID=23056036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732337442 Pending DE2337442A1 (de) | 1972-07-31 | 1973-07-24 | Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal |
Country Status (7)
Country | Link |
---|---|
US (1) | US3789389A (de) |
JP (1) | JPS5234337B2 (de) |
DE (1) | DE2337442A1 (de) |
FR (1) | FR2197275B1 (de) |
GB (1) | GB1402978A (de) |
IT (1) | IT997386B (de) |
NL (1) | NL7310516A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427224B2 (de) * | 1974-11-29 | 1979-09-08 | ||
US4016555A (en) * | 1975-04-07 | 1977-04-05 | Tyrrel Sylvan F | Signal converter |
US4032797A (en) * | 1975-08-06 | 1977-06-28 | The Solartron Electronic Group Limited | Quantising circuit |
US4124844A (en) * | 1976-06-10 | 1978-11-07 | Motorola, Inc. | Analog to digital converter having a high speed subtraction circuit |
JPS6058629B2 (ja) * | 1976-09-27 | 1985-12-20 | ソニー株式会社 | 映像信号のアナログ−デジタル変換回路 |
JPS57135521A (en) * | 1981-02-16 | 1982-08-21 | Advantest Corp | High-speed a-d converter |
JPS5875920A (ja) * | 1981-10-30 | 1983-05-07 | Sony Corp | A/dコンバ−タ回路 |
HU190508B (en) * | 1983-10-07 | 1986-09-29 | Mta Koezponti Fizikai Kutato Intezete,Hu | Circuit arrangement for forming current-to-pulse converter with variable time constant |
JPS6166411A (ja) * | 1984-09-10 | 1986-04-05 | Matsushita Electric Ind Co Ltd | A/d変換装置 |
JP2792744B2 (ja) * | 1991-02-01 | 1998-09-03 | 住友電気工業株式会社 | 光機能性ガラス、ファイバ、増幅器及びレーザ |
JPH0595287A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 減算回路および減算回路を備えるa/dコンバータ |
JP2017067516A (ja) * | 2015-09-29 | 2017-04-06 | 株式会社ミツトヨ | 計測機器用の信号処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3311910A (en) * | 1962-02-05 | 1967-03-28 | James H Doyle | Electronic quantizer |
US3573798A (en) * | 1967-12-18 | 1971-04-06 | Bell Telephone Labor Inc | Analog-to-digital converter |
US3721975A (en) * | 1971-10-07 | 1973-03-20 | Singer Co | High speed analog-to-digital converter |
-
1972
- 1972-07-31 US US00276288A patent/US3789389A/en not_active Expired - Lifetime
-
1973
- 1973-07-11 GB GB3302373A patent/GB1402978A/en not_active Expired
- 1973-07-24 DE DE19732337442 patent/DE2337442A1/de active Pending
- 1973-07-24 JP JP48082804A patent/JPS5234337B2/ja not_active Expired
- 1973-07-26 FR FR7327450A patent/FR2197275B1/fr not_active Expired
- 1973-07-30 NL NL7310516A patent/NL7310516A/xx unknown
- 1973-07-30 IT IT41625/73A patent/IT997386B/it active
Also Published As
Publication number | Publication date |
---|---|
NL7310516A (de) | 1974-02-04 |
GB1402978A (en) | 1975-08-13 |
JPS5234337B2 (de) | 1977-09-02 |
US3789389A (en) | 1974-01-29 |
JPS4960164A (de) | 1974-06-11 |
IT997386B (it) | 1975-12-30 |
AU5811173A (en) | 1975-01-16 |
FR2197275A1 (de) | 1974-03-22 |
FR2197275B1 (de) | 1978-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3613895C2 (de) | ||
DE2823214A1 (de) | Schaltungsanordnung zur kompensierung des nullversatzes des ausgangssignals einer ein analogsignal verarbeitenden uebergeordneten anordnung | |
DE2061483A1 (de) | Automatische elektronische Prüf einrichtung und Verfahren zu deren An wendung | |
DE2310267C2 (de) | Digital/Analog-Umsetzer | |
DE3104904A1 (de) | Hochgenauer digital/analog-umsetzer und einschwingvorgangs-beseitigungssystem dafuer | |
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
DE19958049A1 (de) | Im Analog-Strommodus arbeitender D/A-Wandler | |
DE2455052A1 (de) | Signaluebertragungsanlage | |
DE3202789A1 (de) | Digital/analog-wandlerkreis | |
DE2337442A1 (de) | Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal | |
DE2064264B2 (de) | Elektrische Anordnung für Kraftfahrzeuge | |
DE3603042A1 (de) | Ultraschallgeraet mit dynamischer veraenderung der empfangsfokuslage | |
EP0421395B1 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE2553694A1 (de) | Ladungsgekoppelter verstaerker | |
DE2520701A1 (de) | Analog-digital-wandler mit josephson-kontakten | |
DE2116765C3 (de) | Schaltungsanordnung zur Umsetzung eines Analogsignals in ein simultanes Digitalsignal | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE3816903C2 (de) | ||
DE2823383B2 (de) | Erzeugung 2n -stufiger Signale aus n binären Signalen sehr hoher Bitrate | |
DE3101846A1 (de) | Programmierbarer steilheitsverstaerker | |
DE2539940C3 (de) | Schalter, insbesondere zur Verwendung in Drahtfunksystemen | |
EP0004008B1 (de) | Schneller Amplitudenentscheider für digitale Signale | |
EP0160187A1 (de) | Verfahren zur Verarbeitung analoger Ausgangssignale von Strom- und Spannungswandlern sowie Einrichtung zur Durchführung des Verfahrens | |
DE2362436A1 (de) | Elektrischer signalspeicherstormkreis | |
DE1910493B2 (de) | Schaltungsanordnung zur Umwandlung von aus digitalen Signalen bestehenden Codeworten in positive und negative Strom- bzw. Spannungswerte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |