JPH0595287A - 減算回路および減算回路を備えるa/dコンバータ - Google Patents
減算回路および減算回路を備えるa/dコンバータInfo
- Publication number
- JPH0595287A JPH0595287A JP3253917A JP25391791A JPH0595287A JP H0595287 A JPH0595287 A JP H0595287A JP 3253917 A JP3253917 A JP 3253917A JP 25391791 A JP25391791 A JP 25391791A JP H0595287 A JPH0595287 A JP H0595287A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- load
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ入力電圧と負荷による電圧降下との
差を求める減算回路において、線形な出力を得ることを
目的とする。 【構成】 アナログ電圧を発生するアナログ電圧発生器
と、アナログ電圧発生器の出力に一端が接続され他端が
出力端子に接続された負荷と、負荷に所望の降下電圧を
発生させるための正出力電流Ioutを与え、負荷の一
端に正出力電流Iout相補の関係を有する相補出力電
流/Ioutを与えるD/A変換器とを備える。
差を求める減算回路において、線形な出力を得ることを
目的とする。 【構成】 アナログ電圧を発生するアナログ電圧発生器
と、アナログ電圧発生器の出力に一端が接続され他端が
出力端子に接続された負荷と、負荷に所望の降下電圧を
発生させるための正出力電流Ioutを与え、負荷の一
端に正出力電流Iout相補の関係を有する相補出力電
流/Ioutを与えるD/A変換器とを備える。
Description
【0001】
【産業上の利用分野】この発明はアナログ入力電圧と負
荷による降下電圧との差を求める減算回路およびこの減
算回路を備えるA/Dコンバータに関するものである。
荷による降下電圧との差を求める減算回路およびこの減
算回路を備えるA/Dコンバータに関するものである。
【0002】
【従来の技術】減算回路はアナログ入力電圧と負荷によ
る降下電圧との差を求めるものであり、A/Dコンバー
タなどに用いられる。図10は、従来の減算回路のブロ
ック図である。図10に示す減算回路Aはアナログ電圧
印加端子1、減算結果を出力する出力端子2、負荷3お
よびD/A変換器6を備える。アナログ電圧印加端子1
には、アナログ電圧発生器7´が接続される。このアナ
ログ電圧発生器7´はに直流電圧V1を与える。負荷3
´は、その一端5がアナログ電圧印加端子1に接続さ
れ、その他端4が出力端子2に接続される。この負荷3
´としては、抵抗、容量、インダクタンスなどの受動素
子およびダイオード、トランジスタなどの能動素子があ
る。受動素子の場合には、出力電圧は線形となり、能動
素子の場合は出力電圧は非線形となる。D/A変換器6
は、負荷3´の他端4に接続される正出力端子6aと、
電源電位Vccに結合される相補出力端子6bとを有す
る。このD/A変換器6は、外部から与えられる正出力
電流の大きさを指示するためのビット信号に応答して、
正出力電流Ioutを発生し、これを正出力端子6aを
通して負荷3´の他端4に与える。
る降下電圧との差を求めるものであり、A/Dコンバー
タなどに用いられる。図10は、従来の減算回路のブロ
ック図である。図10に示す減算回路Aはアナログ電圧
印加端子1、減算結果を出力する出力端子2、負荷3お
よびD/A変換器6を備える。アナログ電圧印加端子1
には、アナログ電圧発生器7´が接続される。このアナ
ログ電圧発生器7´はに直流電圧V1を与える。負荷3
´は、その一端5がアナログ電圧印加端子1に接続さ
れ、その他端4が出力端子2に接続される。この負荷3
´としては、抵抗、容量、インダクタンスなどの受動素
子およびダイオード、トランジスタなどの能動素子があ
る。受動素子の場合には、出力電圧は線形となり、能動
素子の場合は出力電圧は非線形となる。D/A変換器6
は、負荷3´の他端4に接続される正出力端子6aと、
電源電位Vccに結合される相補出力端子6bとを有す
る。このD/A変換器6は、外部から与えられる正出力
電流の大きさを指示するためのビット信号に応答して、
正出力電流Ioutを発生し、これを正出力端子6aを
通して負荷3´の他端4に与える。
【0003】次に、図10に示した減算回路の動作を説
明する。ここで、アナログ電圧印加端子1の電圧をV
1、出力端子2の電圧をV2、負荷3´のインピーダン
スをZとすると、出力電圧V2は、オームの法則を用い
て理想的には、 V2=V1−Iout・Z …(1) で表わされる。すなわち、出力電圧V1から降下電圧I
out・Zが減算される。
明する。ここで、アナログ電圧印加端子1の電圧をV
1、出力端子2の電圧をV2、負荷3´のインピーダン
スをZとすると、出力電圧V2は、オームの法則を用い
て理想的には、 V2=V1−Iout・Z …(1) で表わされる。すなわち、出力電圧V1から降下電圧I
out・Zが減算される。
【0004】しかしながら、上述の(1)式は理想であ
り、実際にはアナログ電圧発生器7´の出力段の抵抗が
有限であるため、この影響を受けて、出力端子2の電圧
V2は非線形となる。このことは、後でさらに詳細に説
明する。
り、実際にはアナログ電圧発生器7´の出力段の抵抗が
有限であるため、この影響を受けて、出力端子2の電圧
V2は非線形となる。このことは、後でさらに詳細に説
明する。
【0005】ところで、A/Dコンバータは、特に画像
処理の分野において高速かつ高分解能が要請されてい
る。また、高品位にテレビジョン信号の送信には、変換
周波数50MHz以上で10ビット分解能のA/Dコン
バータが必要とされる。このようなA/D変換コンバー
タを全並列型A/Dコンバータで作ると、入力容量、チ
ップ面積および消費電力の増大を招く。この問題を解消
するために、最近ではアナログ入力電圧を上位ビットと
下位ビットに分けてA/D変換する直並列型のA/Dコ
ンバータが開発されている。この直並列型のA/Dコン
バータには前述の減算回路が用いられる。
処理の分野において高速かつ高分解能が要請されてい
る。また、高品位にテレビジョン信号の送信には、変換
周波数50MHz以上で10ビット分解能のA/Dコン
バータが必要とされる。このようなA/D変換コンバー
タを全並列型A/Dコンバータで作ると、入力容量、チ
ップ面積および消費電力の増大を招く。この問題を解消
するために、最近ではアナログ入力電圧を上位ビットと
下位ビットに分けてA/D変換する直並列型のA/Dコ
ンバータが開発されている。この直並列型のA/Dコン
バータには前述の減算回路が用いられる。
【0006】図11は、このような直並列型A/Dコン
バータのブロック図であり、図12は図11の減算回路
Aとサンプルホールド回路7の出力段を示す回路図であ
る。
バータのブロック図であり、図12は図11の減算回路
Aとサンプルホールド回路7の出力段を示す回路図であ
る。
【0007】図11を参照して、このA/D変換コンバ
ータはサンプルホールド回路7、上位A/D変換器1
0、減算回路A、アンプ11および下位A/D変換器1
2を備える。サンプルホールド回路7は、アナログ入力
電圧Vinをサンプルホールドしてアナログ電圧V1を
出力する。上位A/D変換器10は、サンプルホールド
回路7から出力されるアナログ電圧V1を粗くA/D変
換して上位ビットを求める。
ータはサンプルホールド回路7、上位A/D変換器1
0、減算回路A、アンプ11および下位A/D変換器1
2を備える。サンプルホールド回路7は、アナログ入力
電圧Vinをサンプルホールドしてアナログ電圧V1を
出力する。上位A/D変換器10は、サンプルホールド
回路7から出力されるアナログ電圧V1を粗くA/D変
換して上位ビットを求める。
【0008】減算回路Aは、負荷としての抵抗3および
D/A変換器6を含む。抵抗3は、その一端5がサンプ
ルホールド回路7の出力に接続され、その他端4が下位
A/D変換器12に接続される。D/A変換器6は、上
位A/D変換器12により求められた上位ビットに応答
して、抵抗3に所望の降下電圧を発生させるための正出
力電流Ioutを発生し、これを抵抗3の他端4に与え
る。すなわち、減算回路Aは、サンプルホールド回路7
から出力されるアナログ電圧V1と上位A/D変換器1
2により求めた上位ビットに対応する電圧値との差を求
める。
D/A変換器6を含む。抵抗3は、その一端5がサンプ
ルホールド回路7の出力に接続され、その他端4が下位
A/D変換器12に接続される。D/A変換器6は、上
位A/D変換器12により求められた上位ビットに応答
して、抵抗3に所望の降下電圧を発生させるための正出
力電流Ioutを発生し、これを抵抗3の他端4に与え
る。すなわち、減算回路Aは、サンプルホールド回路7
から出力されるアナログ電圧V1と上位A/D変換器1
2により求めた上位ビットに対応する電圧値との差を求
める。
【0009】次に、図12を参照して、サンプルホール
ド回路7の出力段は、トランジスタ7dおよび電流源7
eを含む。トランジスタ7dは、そのコレクタが電源端
子Vccに接続され、そのベースがサンプルホールドさ
れた信号を受けるように接続され、そのエミッタが電流
源7eおよびアナログ電圧印加端子1に接続される。
ド回路7の出力段は、トランジスタ7dおよび電流源7
eを含む。トランジスタ7dは、そのコレクタが電源端
子Vccに接続され、そのベースがサンプルホールドさ
れた信号を受けるように接続され、そのエミッタが電流
源7eおよびアナログ電圧印加端子1に接続される。
【0010】電流源7eは、トランジスタ7dのエミッ
タに直流電流I7を与える。D/A変換器6は、上位A
/D変換器10(図11)からの上位ビット信号に応答
して、スイッチングするスイッチング回路S1〜S8
と、対応のスイッチング回路に接続される電流源61〜
68とを備える。各スイッチング回路S1〜S8は、2
つの入力端子と、1つの出力端子とを含む。一方の入力
端子は、正出力端子6aに接続され、他方の入力端子は
相補出力端子6bに接続される。スイッチング回路S1
〜S8の出力端子は、対応の電流源61〜68に接続さ
れる。各電流源61〜68より発生される電流の大きさ
は同じである。
タに直流電流I7を与える。D/A変換器6は、上位A
/D変換器10(図11)からの上位ビット信号に応答
して、スイッチングするスイッチング回路S1〜S8
と、対応のスイッチング回路に接続される電流源61〜
68とを備える。各スイッチング回路S1〜S8は、2
つの入力端子と、1つの出力端子とを含む。一方の入力
端子は、正出力端子6aに接続され、他方の入力端子は
相補出力端子6bに接続される。スイッチング回路S1
〜S8の出力端子は、対応の電流源61〜68に接続さ
れる。各電流源61〜68より発生される電流の大きさ
は同じである。
【0011】したがって、正出力電流Ioutと相補出
力電流/Ioutとの合計値は一定であり、正出力電流
Ioutと相補出力電流/Ioutとは相補な関係を有
する。なお、以下の説明では合計値はフルスケール電流
Ifsと呼ぶ。
力電流/Ioutとの合計値は一定であり、正出力電流
Ioutと相補出力電流/Ioutとは相補な関係を有
する。なお、以下の説明では合計値はフルスケール電流
Ifsと呼ぶ。
【0012】図13は、図11および図12に示したA
/Dコンバータの理想的入出力特性と実際の入出力特性
を示す図である。
/Dコンバータの理想的入出力特性と実際の入出力特性
を示す図である。
【0013】次に、図11ないし図13を参照して、A
/Dコンバータの動作を説明する。アナログ入力電圧V
inは、サンプルホールド回路7によりサンプルホール
ドされ、アナログ電圧V1が発生される。な電圧V1は
上位A/D変換器10および抵抗3に与えられる。上位
A/D変換器10に与えられた出力電圧V1は、ここで
粗くA/D変換される。このA/D変換値(上位ビット
信号)は、D/A変換器6の各スイッチング回路S1〜
S8に与えられる。スイッチング回路S1〜S8は上位
ビット信号に応答してスイッチングする。図12の例で
は、上位ビット信号は“101”であり、5個のスイッ
チング回路S1〜S5がオンする。スイッチング回路S
1〜S8のスイッチオン動作に応答して、ビット信号に
対応する正出力電流Ioutが抵抗3に流れる。それに
より、抵抗3の他端4に理想的には、 V2=V1−Iout・R …(2) で表わされる電圧V2が出力される。ここで、Rは抵抗
3の抵抗値である。
/Dコンバータの動作を説明する。アナログ入力電圧V
inは、サンプルホールド回路7によりサンプルホール
ドされ、アナログ電圧V1が発生される。な電圧V1は
上位A/D変換器10および抵抗3に与えられる。上位
A/D変換器10に与えられた出力電圧V1は、ここで
粗くA/D変換される。このA/D変換値(上位ビット
信号)は、D/A変換器6の各スイッチング回路S1〜
S8に与えられる。スイッチング回路S1〜S8は上位
ビット信号に応答してスイッチングする。図12の例で
は、上位ビット信号は“101”であり、5個のスイッ
チング回路S1〜S5がオンする。スイッチング回路S
1〜S8のスイッチオン動作に応答して、ビット信号に
対応する正出力電流Ioutが抵抗3に流れる。それに
より、抵抗3の他端4に理想的には、 V2=V1−Iout・R …(2) で表わされる電圧V2が出力される。ここで、Rは抵抗
3の抵抗値である。
【0014】このようにして、アナログ電圧V1から抵
抗3による降下電圧を減算することができる。(2)式
で示された入出力特性を図13中の破線で示す。
抗3による降下電圧を減算することができる。(2)式
で示された入出力特性を図13中の破線で示す。
【0015】しかしながら、出力段のトランジスタ7d
は、エミッタフォロア回路を構成しており、ベースエミ
ッタ間は有限な出力抵抗を持ちかつその出力抵抗は非線
形である。
は、エミッタフォロア回路を構成しており、ベースエミ
ッタ間は有限な出力抵抗を持ちかつその出力抵抗は非線
形である。
【0016】エミッタフォロア回路に限らず、トランジ
スタなどの非線形素子を用いた回路は、その出力は非線
形になる。
スタなどの非線形素子を用いた回路は、その出力は非線
形になる。
【0017】上述のエミッタフォロア回路の非線形性に
よる入出力特性をさらに詳細に説明する。トランジスタ
7dのベース電圧をVb、コレクタ電圧をIc、エミッ
タ電流をIe、ベース接地電流増幅率をαとすると、 Ic=Is・exp{(Vb−V1)/Vt}=α・Ie …(3) と近似できることが、広く知られている。ここで、Is
は飽和電流、Vtはサーマルボルテージであり、これら
とαは他の変数に依存しない乗数である。(3)式よ
り、 V1=Vb−Vt・log(α・Ie/Is) …(4) ところで、エミッタ電流Ieは電流源7eの電流I7と
D/A変換器6の正出力電流との和であるから、 V1=Vb−Vt・log{α・I7+Iout)/Is} …(5) となる。したがって、アナログ電圧V1は正出力電流I
outに依存して非線形に変化し、(2)式で与えられ
る出力電圧V2も非線形となる。この様子を図13中の
実線に示す。なお、Iout=0でのアナログ電圧V1
の値をV10として求めると、 V10=Vb−Vt・log(α・I7/Is) …(6) で与えられる。
よる入出力特性をさらに詳細に説明する。トランジスタ
7dのベース電圧をVb、コレクタ電圧をIc、エミッ
タ電流をIe、ベース接地電流増幅率をαとすると、 Ic=Is・exp{(Vb−V1)/Vt}=α・Ie …(3) と近似できることが、広く知られている。ここで、Is
は飽和電流、Vtはサーマルボルテージであり、これら
とαは他の変数に依存しない乗数である。(3)式よ
り、 V1=Vb−Vt・log(α・Ie/Is) …(4) ところで、エミッタ電流Ieは電流源7eの電流I7と
D/A変換器6の正出力電流との和であるから、 V1=Vb−Vt・log{α・I7+Iout)/Is} …(5) となる。したがって、アナログ電圧V1は正出力電流I
outに依存して非線形に変化し、(2)式で与えられ
る出力電圧V2も非線形となる。この様子を図13中の
実線に示す。なお、Iout=0でのアナログ電圧V1
の値をV10として求めると、 V10=Vb−Vt・log(α・I7/Is) …(6) で与えられる。
【0018】
【発明が解決しようとする課題】従来の減算回路および
A/Dコンバータは以上のように構成されているので、
D/A変換器の出力変化に依存して、アナログ電圧V1
と出力電圧V2が非線形になる。その結果、精度のよい
減算結果が得られず、A/D変換結果に誤差が発生する
という可能性がある。
A/Dコンバータは以上のように構成されているので、
D/A変換器の出力変化に依存して、アナログ電圧V1
と出力電圧V2が非線形になる。その結果、精度のよい
減算結果が得られず、A/D変換結果に誤差が発生する
という可能性がある。
【0019】それゆえに、この発明の1つの目的は、ア
ナログ電圧と負荷による電圧降下との差を求める減算回
路において、線形な出力を得ることである。
ナログ電圧と負荷による電圧降下との差を求める減算回
路において、線形な出力を得ることである。
【0020】この発明のもう1つの目的は、アナログ電
圧を上位ビットと下位ビットに分けてA/D変換するA
/Dコンバータにおいて、線形な出力を得て、誤差の発
生を防止することである。
圧を上位ビットと下位ビットに分けてA/D変換するA
/Dコンバータにおいて、線形な出力を得て、誤差の発
生を防止することである。
【0021】
【課題を解決するための手段】前記目的を達成するため
の第1の発明に係るアナログ電圧減算回路は、アナログ
電圧発生手段と、負荷手段と、相補電流出力手段とを備
える。
の第1の発明に係るアナログ電圧減算回路は、アナログ
電圧発生手段と、負荷手段と、相補電流出力手段とを備
える。
【0022】アナログ電圧発生手段は、アナログ電圧を
発生する。負荷手段は、その一端がアナログ電圧発生回
路の出力に接続され、他端を出力端子とする。
発生する。負荷手段は、その一端がアナログ電圧発生回
路の出力に接続され、他端を出力端子とする。
【0023】相補電流出力手段は、負荷手段の他端に、
所望の降下電圧を発生させるための第1の電流与え、か
つ負荷手段の一端に第1の電流と相補な関係を有する第
2の電流を与える。
所望の降下電圧を発生させるための第1の電流与え、か
つ負荷手段の一端に第1の電流と相補な関係を有する第
2の電流を与える。
【0024】また、第2の発明に係るA/Dコンバータ
は、アナログ入力電圧を上位ビットと下位ビットに分け
てA/D変換する装置であって、サンプルホールド手
段、上位A/D変換手段、減算手段および下位A/D変
換手段を備える。
は、アナログ入力電圧を上位ビットと下位ビットに分け
てA/D変換する装置であって、サンプルホールド手
段、上位A/D変換手段、減算手段および下位A/D変
換手段を備える。
【0025】サンプルホールド手段は、アナログ入力電
圧をサンプルホールドする。上位A/D変換手段はサン
プルホールドされたアナログ入力電圧を粗くA/D変換
して上位ビットを求める。
圧をサンプルホールドする。上位A/D変換手段はサン
プルホールドされたアナログ入力電圧を粗くA/D変換
して上位ビットを求める。
【0026】減算手段は、負荷手段と、D/A変換手段
とを含む。負荷手段はその一端がサンプルホールド手段
の出力に接続され、その他端が下位A/D変換手段に接
続される。
とを含む。負荷手段はその一端がサンプルホールド手段
の出力に接続され、その他端が下位A/D変換手段に接
続される。
【0027】D/A変換手段は上位A/D変換手段によ
り求められた上位ビットに対応する第1の電流とこの第
1の電流と相補な関係を有する第2の電流とを発生し、
第1の電流を負荷手段の他端に与え、第2の電流を負荷
手段の一端に与える。
り求められた上位ビットに対応する第1の電流とこの第
1の電流と相補な関係を有する第2の電流とを発生し、
第1の電流を負荷手段の他端に与え、第2の電流を負荷
手段の一端に与える。
【0028】下位A/D変換手段は減算手段の減算結果
をA/D変換して下位ビットを求める。
をA/D変換して下位ビットを求める。
【0029】
【作用】この発明では、負荷手段の他端には相補電流出
力手段により所望の降下電圧を発生させるための第1の
電流が与えられ、負荷手段の他端には相補電流出力手段
により第1の電流と相補な関係を有する第2の電流が与
えられる。したがって、負荷手段の一端には第1の電流
と第2の電流との合計電流が流れる。第1の電流と第2
の電流とは相補な関係にあるため、一定値であり、負荷
手段の一端の電位は変化しない。その結果、出力電圧は
線形になる。
力手段により所望の降下電圧を発生させるための第1の
電流が与えられ、負荷手段の他端には相補電流出力手段
により第1の電流と相補な関係を有する第2の電流が与
えられる。したがって、負荷手段の一端には第1の電流
と第2の電流との合計電流が流れる。第1の電流と第2
の電流とは相補な関係にあるため、一定値であり、負荷
手段の一端の電位は変化しない。その結果、出力電圧は
線形になる。
【0030】
【実施例】図1は、この発明の一実施例を示す減算回路
のブロック図である。図1を参照して、この減算回路A
と図10の減算回路とが異なるところは、D/A変換器
6の相補出力端子6bが負荷3´の一端5に接続されて
いることである。その他の回路は図10に示した減算回
路と同様であり、同一符号を付しその説明は適宜省略す
る。
のブロック図である。図1を参照して、この減算回路A
と図10の減算回路とが異なるところは、D/A変換器
6の相補出力端子6bが負荷3´の一端5に接続されて
いることである。その他の回路は図10に示した減算回
路と同様であり、同一符号を付しその説明は適宜省略す
る。
【0031】動作において、D/A変換器6は、外部か
ら与えられるビット信号に応答して、正出力電流Iou
tと、相補出力電流/Ioutを発生する。正出力電流
Ioutは正出力端子6aを通して負荷3´の他端4に
与えられ、相補出力電流/Ioutは相補出力端子6b
を通して負荷3´の一端5に与えられる。それにより、
負荷3´の一端5には、正出力電流Ioutと相補出力
電流/Ioutとを合計したフルスケール電流Ifsが
流れる。この結果、負荷3´の一端5の電位は正出力電
流Ioutに影響されず一定値となり、出力電圧V2は
線形になる。
ら与えられるビット信号に応答して、正出力電流Iou
tと、相補出力電流/Ioutを発生する。正出力電流
Ioutは正出力端子6aを通して負荷3´の他端4に
与えられ、相補出力電流/Ioutは相補出力端子6b
を通して負荷3´の一端5に与えられる。それにより、
負荷3´の一端5には、正出力電流Ioutと相補出力
電流/Ioutとを合計したフルスケール電流Ifsが
流れる。この結果、負荷3´の一端5の電位は正出力電
流Ioutに影響されず一定値となり、出力電圧V2は
線形になる。
【0032】図2は、この発明のA/Dコンバータの一
実施例を示すブロック図であり、図3は図2のD/A変
換器とサンプルホールドの出力段との詳細を示す回路図
である。図2ないし図3に示したA/Dコンバータと図
11ないし図12に示したA/Dコンバータとが異なる
ところは、D/A変換器6の相補出力端子6bが抵抗3
の一端5に接続されていることである。その他の回路に
ついては図11ないし図12と同様であり、同一符号を
付し適宜その説明は省略する。
実施例を示すブロック図であり、図3は図2のD/A変
換器とサンプルホールドの出力段との詳細を示す回路図
である。図2ないし図3に示したA/Dコンバータと図
11ないし図12に示したA/Dコンバータとが異なる
ところは、D/A変換器6の相補出力端子6bが抵抗3
の一端5に接続されていることである。その他の回路に
ついては図11ないし図12と同様であり、同一符号を
付し適宜その説明は省略する。
【0033】次に動作を説明する。前述したようにD/
A変換器6の相補出力電流/Ioutと正出力電流Io
utとの和は、フルスケール電流Ifsであり、常に一
定となる。
A変換器6の相補出力電流/Ioutと正出力電流Io
utとの和は、フルスケール電流Ifsであり、常に一
定となる。
【0034】 Ifs=Iout+/Iout …(7) この場合、トランジスタ7dのエミッタ電流Ieは、 Ie=I7+Iout+/Iout=I7+Ifs …(8) と一定となる。したがって、(4)および(7)式よ
り、 V1=Vb−Vt・log{α・(I7+Ifs)/Is} アナログ電流V1は正出力電流Ioutに依存せず、ベ
ース電圧Vbが一定の場合は常に一定となる。したがっ
て、(2)式で与えられるV2は線形となる。図4は、
アナログ電圧V1、出力電圧V2および正出力線Iou
tの関係を示す入出力特性図である。図4においてV1
0′はオフセット電圧である。このオフセット電圧V1
0′はIout=0でのアナログ電圧V1の値を求めた
ものである。オフセット電圧V10′は、 V10′=Vb−Vt・log{α・(I7+Ifs)/Is}<V10 …(10) となり、オフセットが生じた形になる。このオフセット
が不具合とならない場合はこのままで十分効果がある。
もし、オフセットを抑える必要がある場合は様々な方法
があるが、ここに示された回路の中で実現するとすれ
ば、次の方法が考えられる。すなわち電流源7eの電流
値を減少させてI7′とする。このI7′とフルスケー
ル電流Ifsとの和がもとの電流値I7と等しくなるよ
うにする。すなわち、Ie=I7′+Ifs=I7にす
れば、V10とV10′とが一致する。
り、 V1=Vb−Vt・log{α・(I7+Ifs)/Is} アナログ電流V1は正出力電流Ioutに依存せず、ベ
ース電圧Vbが一定の場合は常に一定となる。したがっ
て、(2)式で与えられるV2は線形となる。図4は、
アナログ電圧V1、出力電圧V2および正出力線Iou
tの関係を示す入出力特性図である。図4においてV1
0′はオフセット電圧である。このオフセット電圧V1
0′はIout=0でのアナログ電圧V1の値を求めた
ものである。オフセット電圧V10′は、 V10′=Vb−Vt・log{α・(I7+Ifs)/Is}<V10 …(10) となり、オフセットが生じた形になる。このオフセット
が不具合とならない場合はこのままで十分効果がある。
もし、オフセットを抑える必要がある場合は様々な方法
があるが、ここに示された回路の中で実現するとすれ
ば、次の方法が考えられる。すなわち電流源7eの電流
値を減少させてI7′とする。このI7′とフルスケー
ル電流Ifsとの和がもとの電流値I7と等しくなるよ
うにする。すなわち、Ie=I7′+Ifs=I7にす
れば、V10とV10′とが一致する。
【0035】図5は、減算回路の第2の実施例を示す回
路図である。図5に示す減算回路は、前述のオフセット
電圧V10′を除去できる。図5の減算回路が図3の減
算回路Aと異なるところは、アナログ電圧印加端子1に
電流源50が接続されていることである。電流源50
は、アナログ電圧印加端子1にオフセット電圧V10′
を除去するための電流I50を与える。電流I50は、
その大きさがフルスケール電流Ifsと等しくされ、そ
の方向がIfsと反対にされる。こうすることにより、 Ie=17+Ifs−I50=I7 …(11) となり、V10とV10′とは一致する。
路図である。図5に示す減算回路は、前述のオフセット
電圧V10′を除去できる。図5の減算回路が図3の減
算回路Aと異なるところは、アナログ電圧印加端子1に
電流源50が接続されていることである。電流源50
は、アナログ電圧印加端子1にオフセット電圧V10′
を除去するための電流I50を与える。電流I50は、
その大きさがフルスケール電流Ifsと等しくされ、そ
の方向がIfsと反対にされる。こうすることにより、 Ie=17+Ifs−I50=I7 …(11) となり、V10とV10′とは一致する。
【0036】図6は、減算回路の第3の実施例を示す回
路図である。この減算回路が図3の減算回路と異なると
ころは、電流源7eが除かれてフルスケール電流Ifs
が前述の電流源の電流値I7と等しくされていることで
ある。こうすることによってもV10とV10′とが一
致する。この場合には、サンプルホールド回路7の素子
数が減少するという利点がある。ただし減算回路の高速
化などの理由によりフルスケール電流IfsがI7より
も大きくなってしまう場合には、この減算回路を用いる
ことはできない。この場合には図7に示す減算回路を用
いる。
路図である。この減算回路が図3の減算回路と異なると
ころは、電流源7eが除かれてフルスケール電流Ifs
が前述の電流源の電流値I7と等しくされていることで
ある。こうすることによってもV10とV10′とが一
致する。この場合には、サンプルホールド回路7の素子
数が減少するという利点がある。ただし減算回路の高速
化などの理由によりフルスケール電流IfsがI7より
も大きくなってしまう場合には、この減算回路を用いる
ことはできない。この場合には図7に示す減算回路を用
いる。
【0037】図7は減算回路の第4の実施例を示す回路
図である。この減算回路図6の減算回路と異なるところ
は、抵抗3の一端5に電流源70が接続されていること
である。電流源70により発生される電流I70は、フ
ルスケール電流Ifsと電流I70との差がI7になる
ように設定する。そうすることにより、エミッタ電流I
eは Ie=Ifs−I70=I7 …(12) となり、V10とV10′とは一致する。
図である。この減算回路図6の減算回路と異なるところ
は、抵抗3の一端5に電流源70が接続されていること
である。電流源70により発生される電流I70は、フ
ルスケール電流Ifsと電流I70との差がI7になる
ように設定する。そうすることにより、エミッタ電流I
eは Ie=Ifs−I70=I7 …(12) となり、V10とV10′とは一致する。
【0038】図8は減算回路の第5の実施例を示す回路
図である。この減算回路と図3に示した減算回路とが異
なるところは、トランジスタ7dのエミッタに電流源8
0が追加されていることである。電流源80は電流I8
0を発生する。電流I80は抵抗3の一端5からエッチ
端子の方向に流れ、オフセット電圧をさらに大きくす
る。それにより、A/Dコンバータのダイナミックレン
ジをシフトさせることができる。
図である。この減算回路と図3に示した減算回路とが異
なるところは、トランジスタ7dのエミッタに電流源8
0が追加されていることである。電流源80は電流I8
0を発生する。電流I80は抵抗3の一端5からエッチ
端子の方向に流れ、オフセット電圧をさらに大きくす
る。それにより、A/Dコンバータのダイナミックレン
ジをシフトさせることができる。
【0039】図9は減算回路第6の実施例を示す回路図
である。この減算回路が図3の減算回路と異なるところ
は、トランジスタ7dのエミッタとアナログ電圧印加端
子との間に抵抗90が設けられていることである。抵抗
90は、オフセット電圧をさらに大きくする。それによ
り、図8に示した減算回路と同様な効果が得られる。
である。この減算回路が図3の減算回路と異なるところ
は、トランジスタ7dのエミッタとアナログ電圧印加端
子との間に抵抗90が設けられていることである。抵抗
90は、オフセット電圧をさらに大きくする。それによ
り、図8に示した減算回路と同様な効果が得られる。
【0040】
【発明の効果】以上の第1の発明によれば、出力電圧を
線形にすることができるので、精度のよい減算結果を得
ることができるという効果が得られる。また、第2の発
明によれば、精度のよい減算結果を用いて下位A/D変
換するので、誤差の発生を防止できるという効果が得ら
れる。
線形にすることができるので、精度のよい減算結果を得
ることができるという効果が得られる。また、第2の発
明によれば、精度のよい減算結果を用いて下位A/D変
換するので、誤差の発生を防止できるという効果が得ら
れる。
【図1】この発明の一実施例を示す回路図である。
【図2】この発明のA/Dコンバータの実施例を示す回
路図である。
路図である。
【図3】D/A変換器とサンプルホールド回路7の出力
段との回路図である。
段との回路図である。
【図4】図1ないし図3に示した減算回路の入出力特性
図である。
図である。
【図5】減算回路の第2の実施例を示す回路図である。
【図6】減算回路の第3の実施例を示す回路図である。
【図7】減算回路の第4の実施例を示す回路図である。
【図8】減算回路の第5の実施例を示す回路図である。
【図9】減算回路の第6の実施例を示す回路図である。
【図10】従来の減算回路のブロック図である。
【図11】従来のA/Dコンバータのブロック図であ
る。
る。
【図12】図11に示したD/A変換器とサンプルホー
ルド回路の出力段との回路図である。
ルド回路の出力段との回路図である。
【図13】図11ないし図12に示した減算回路の入出
力特性図である。
力特性図である。
1 アナログ電圧印加端子 2 出力端子 3´ 負荷(抵抗) 4 負荷の他端 5 負荷の一端 6 D/A変換器 7 サンプルホールド(アナログ電圧発生器) 7d トランジスタ 7e 電流源 10 上位A/D変換器 12 下位A/D変換器
Claims (3)
- 【請求項1】 アナログ電圧を発生するアナログ電圧発
生手段と、 一端が前記アナログ電圧発生手段に接続され、他端を出
力端子とする負荷手段と、 前記負荷手段の他端に、所望の降下電圧を発生させるた
めの第1の電流を与え、かつ前記負荷手段の一端に前記
第1の電流と相補な関係を有する第2の電流を与える相
補電流出力手段とを含むことを特徴とする減算回路。 - 【請求項2】 前記アナログ電圧発生手段は、 高インピーダンス入力信号を低インピーダンス出力信号
に変換するインピーダンス変換手段と、 前記インピーダンス変換手段のオフセット電圧を除去す
るオフセット電圧除去手段とを含む前記請項1記載の減
算回路。 - 【請求項3】 アナログ入力電圧を上位ビットと下位ビ
ットとに別けてA/D変換するA/Dコンバータであっ
て、 前記アナログ入力電圧をサンプルホールドする手段と、 前記サンプルホールドされたアナログ入力電圧を粗くA
/D変換して上位ビットを求める上位A/D変換手段
と、 前記サンプルホールドされたアナログ入力電圧と前記上
位A/D変換手段により求めた上位ビットに対応する電
圧値との差を求める減算手段と、 前記減算手段の減算結果をA/D変換して下位ビットを
求める下位A/D変換手段とを備え、 前記減算手段は、 一端が前記サンプルホールド手段の出力に接続され、他
端が前記下位A/D変換手段に接続される負荷手段と、 前記上位A/D変換手段により求めた上位ビットに対応
する第1の電流と、この第1の電流と相補な関係を有す
る第2の電流とを発生し、前記第1の電流を前記負荷手
段の他端に与えて前記第2の電流を前記負荷手段の一端
に与えるD/A変換手段とを含むことを特徴とするA/
D変換コンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3253917A JPH0595287A (ja) | 1991-10-01 | 1991-10-01 | 減算回路および減算回路を備えるa/dコンバータ |
US07/952,413 US5283581A (en) | 1991-10-01 | 1992-09-29 | Analog voltage subtracting circuit and an A/D converter having the subtracting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3253917A JPH0595287A (ja) | 1991-10-01 | 1991-10-01 | 減算回路および減算回路を備えるa/dコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0595287A true JPH0595287A (ja) | 1993-04-16 |
Family
ID=17257831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3253917A Pending JPH0595287A (ja) | 1991-10-01 | 1991-10-01 | 減算回路および減算回路を備えるa/dコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5283581A (ja) |
JP (1) | JPH0595287A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994005087A1 (en) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | A direct conversion receiver for multiple protocols |
US5389929A (en) * | 1994-02-03 | 1995-02-14 | Raytheon Company | Two-step subranging analog-to-digital converter |
US6611222B1 (en) | 2002-06-03 | 2003-08-26 | Charles Douglas Murphy | Low-complexity high-speed analog-to-digital converters |
US20050038846A1 (en) * | 2003-08-14 | 2005-02-17 | Devendorf Don C. | Substraction circuit with a dummy digital to analog converter |
US7995124B2 (en) * | 2007-09-14 | 2011-08-09 | Omnivision Technologies, Inc. | Image sensor apparatus and method for improved dynamic range with multiple readout circuit paths |
EP2746891B1 (en) * | 2012-12-20 | 2015-06-03 | Imec | A current waveform generator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6344537B2 (ja) * | 1980-04-09 | 1988-09-06 | Yokohama Rubber Co Ltd |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3721975A (en) * | 1971-10-07 | 1973-03-20 | Singer Co | High speed analog-to-digital converter |
US3789389A (en) * | 1972-07-31 | 1974-01-29 | Westinghouse Electric Corp | Method and circuit for combining digital and analog signals |
US4124844A (en) * | 1976-06-10 | 1978-11-07 | Motorola, Inc. | Analog to digital converter having a high speed subtraction circuit |
US4196419A (en) * | 1976-12-18 | 1980-04-01 | Ferranti Limited | Analog to digital converter |
US4763107A (en) * | 1985-08-23 | 1988-08-09 | Burr-Brown Corporation | Subranging analog-to-digital converter with multiplexed input amplifier isolation circuit between subtraction node and LSB encoder |
-
1991
- 1991-10-01 JP JP3253917A patent/JPH0595287A/ja active Pending
-
1992
- 1992-09-29 US US07/952,413 patent/US5283581A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6344537B2 (ja) * | 1980-04-09 | 1988-09-06 | Yokohama Rubber Co Ltd |
Also Published As
Publication number | Publication date |
---|---|
US5283581A (en) | 1994-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | A ratio-independent algorithmic analog-to-digital conversion technique | |
US7804328B2 (en) | Source/emitter follower buffer driving a switching load and having improved linearity | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
JP2924373B2 (ja) | A/d変換回路 | |
CN110798220A (zh) | 一种温度传感器的模数转换方法及模数转换装置 | |
Arbel | Analog signal processing and instrumentation | |
US10713446B2 (en) | Multiplier circuit, corresponding device and method | |
US6111533A (en) | CMOS analog-to-digital converter and temperature sensing device using the same | |
JPS5946131B2 (ja) | 符号化回路 | |
JPH0595287A (ja) | 減算回路および減算回路を備えるa/dコンバータ | |
US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
US7268711B1 (en) | Method and circuit for amplitude compensation in a digital-to-analog converter | |
US6583746B2 (en) | A/D converter with high speed input circuit | |
JPH06232706A (ja) | 比較器 | |
KR20000029488A (ko) | 디지털/아날로그변환기및시그마델타아날로그/디지털변환기 | |
CN110022110B (zh) | 音圈马达阻尼控制电路 | |
JP2006173721A (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
JP2003505966A (ja) | 電圧を電流に変換する方法及び装置 | |
KR20030001364A (ko) | 샘플 앤드 홀드 회로를 포함하는 전자 회로 및아날로그/디지털 컨버터 | |
US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
TW201916597A (zh) | 類比至數位轉換器 | |
KR20130103010A (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
JPS62165281A (ja) | 積分回路 | |
Van de Plassche et al. | A monolithic high-speed sample-and-hold amplifier for digital audio | |
JP4635612B2 (ja) | サンプル・ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |