JP2003505966A - 電圧を電流に変換する方法及び装置 - Google Patents

電圧を電流に変換する方法及び装置

Info

Publication number
JP2003505966A
JP2003505966A JP2001512700A JP2001512700A JP2003505966A JP 2003505966 A JP2003505966 A JP 2003505966A JP 2001512700 A JP2001512700 A JP 2001512700A JP 2001512700 A JP2001512700 A JP 2001512700A JP 2003505966 A JP2003505966 A JP 2003505966A
Authority
JP
Japan
Prior art keywords
converter
current
signal
compensation
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001512700A
Other languages
English (en)
Inventor
フランシスカス ジェイ エム タス
ヘンク デルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003505966A publication Critical patent/JP2003505966A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H03F3/45533—Measuring at the common emitter circuit of the differential amplifier
    • H03F3/45538—Controlling the input circuit of the differential amplifier
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 チップ（100）上に構成された電圧（Ｖin）を電流（Ｉout）に変換する装置（１）は、第１Ｖ／Ｉコンバータ（３）を有し、該コンバータの動作は該チップ上に形成された変換抵抗（Ｒconv）に基づくものである。この抵抗は未知の製造公差（α）を有する。この公差は第２Ｖ／Ｉコンバータ（１３）の存在により補償されるが、該コンバータは上記チップ上に形成されると共に同一の製造公差（α）を有する補償抵抗（Ｒcomp）を有している。更に、第３Ｖ／Ｉコンバータ（２３）が存在し、該コンバータは外部抵抗（Ｒref）に基づいて動作する。第２Ｖ／Ｉコンバータ（１３）は基準電圧（Ｖref）を補償電流信号（Ｉcomp）に変換し、第３Ｖ／Ｉコンバータ（２３）は基準電圧（Ｖref）を基準電流信号（Ｉref）に変換する。出力電流（Ｉout）は、第１Ｖ／Ｉコンバータ（３）の出力電流信号（Ｉ1）を、基準電流信号（Ｉref）に比例し且つ補償電流信号（Ｉcomp）に逆比例するような係数により乗算することにより得られる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、第１電気量を第２電気量に変換する方法及び装置に関する。本発明
は、特に電圧の電流への変換に関し、更に特定的にはチップ内に構成される電圧
／電流コンバータに関する。
【０００２】
【背景技術】
斯かるコンバータは広く知られている。一般的に言って、コンバータは例えば
変換が相互コンダクタンスに基づく型式、又は変換が電気抵抗に基づく型式のよ
うな２つの異なる型式に分類される。最初に述べた型式のコンバータは、例えば
、１９９２年ＩＥＥＥ国際固体回路会議におけるISSCC92/第４セッション/信号
処理／原稿WP4.2/“２７ＭＨｚプログラマブル・バイポーラ０.０５°等リップ
ル線形位相ローパスフィルタ”にGeert A. de Veirman及びRichard G. Yamasaki
により記載されている。しかしながら、相互コンダクタンスの欠点は、その比較
的低い直線性（リニアリティ）にある。
【０００３】
【発明の開示】
本発明の目的は、相互コンダクタンスに基づくコンバータの直線性よりも良好
な直線性を備えるコンバータを提供することにある。
【０００４】 前記第２の型式のコンバータ、すなわち変換が電気抵抗に基づくようなコンバ
ータは、通常、より良好な直線性を有している。このことは、入力電圧が変化し
た（ｄＶ）場合における出力電流の変化（ｄＩ）が、十分に広い範囲にわたり一
定であることを意味する。以下においては、変換係数λはλ＝dI/dVとして定義
される。該変換係数λが先行して正確にわかるような形でコンバータを製造する
ことができることが望ましい。通常、この変換係数λは変換抵抗の抵抗値に依存
する。校正コンバータが個別部品から構成される場合は、抵抗値が所望の変換抵
抗値に相当するような変換抵抗が選択されるであろう。しかしながら、コンバー
タが、変換抵抗がチップ上に集積化されるオンチップ回路の一部を形成するよう
な場合は、該変換抵抗の抵抗値が変換に要する抵抗値に正確に一致することを保
証するのは非常に困難である。チップの製造の間に通常発生し、且つ、処理条件
の変化により生ずるような偏差は、“公差”αとも称される。この公差はかなり
の値であり、事前にはわからず且つ通常はウェハ毎に異なることに注意すべきで
ある。チップ上に集積化される抵抗は、特に、３０％もの公差を有する。
【０００５】 従って、本発明の目的は斯様な公差の補償を提供することにある。
【０００６】 本発明は、複数の抵抗がチップ上に作製される場合、これら全ての抵抗が同一
の処理工程で作製され、従って、これら全ての抵抗は略同一の不正確さ、即ち公
差を有するであろうという洞察に基づいている。
【０００７】 この洞察に基づき、本発明は変換抵抗及び補償抵抗を有し、これら変換抵抗及
び補償抵抗が同一の処理工程において形成されるようなコンバータを提供する。
【０００８】 更に、本発明は、複数のコンバータを含み、これらコンバータが対応する変換
抵抗を各々有すると共に、これら全コンバータに共通な単一の補償抵抗を有し、
上記全ての変換抵抗と補償抵抗とが同一の処理工程で形成されるようなチップを
提供する。
【０００９】 本発明の他の重要な特徴によれば、チップ上で正確な基準電流が設けられ、該
基準電流は例えば外部基準抵抗に基づくものであり、該正確な基準電流から導出
される電流がＶ／Ｉコンバータの出力電流として出力され、該出力電流と上記基
準電流との間の比が、変換抵抗により決まる電流と上記補償抵抗により決まる電
流との間の比により規定される。
【００１０】 本発明の、これら及び他の態様、特徴及び利点は、図面を参照して例示として
示される実施例の下記説明により明らかとされるであろう。
【００１１】
【発明を実施するための最良の形態】
本発明の動作原理を、図１の機能ブロック図を参照して説明する。尚、抵抗は
例えばＲなる文字により参照され、この抵抗の実際の抵抗値は例えば［Ｒ］のよ
うな方形括弧内の参照記号により参照され、この抵抗の意図する又は所望の抵抗
値（“公称抵抗”とも呼ばれる）は例えば［Ｒ＊］のように方形括弧内のアスタ
リスクのサフィックスを伴う参照記号により参照する。
【００１２】 図１は、本発明が具現化されると共に全体符号１を付したＶ／Ｉコンバータ装
置を示している。このＶ／Ｉコンバータ装置１はチップ１００上に実現されると
共に、該チップ１００上に作製される広範な回路装置の一部を形成することがで
きる。
【００１３】 Ｖ／Ｉコンバータ装置１は、入力電圧Ｖinを入力する信号入力端２と、出力電
流Ｉoutを出力する信号出力端５とを有している。該Ｖ／Ｉコンバータ装置の変
換係数ｄＩout／ｄＶinは満足のゆく程度に所定値λ＊に等しいことが望まれる
と仮定する。
【００１４】 入力信号Ｖinは第１Ｖ／Ｉコンバータ３に供給され、該コンバータは出力端４
で電流出力信号Ｉ1を出力する。該第１Ｖ／Ｉコンバータ３を介しての電圧から
電流への変換は、変換抵抗Ｒconvに基づくものである。第１Ｖ／Ｉコンバータ３
は、１／［Ｒconv］に等しい変換係数λ（λ1＝ｄＩ1／ｄＶin）で、高度の直線
性を有するように設計されている。当業者にとっては明らかであろうように、僅
かな適合化により、以下の説明は、変換抵抗の抵抗値の逆数には等しくないが、
任意の一定比例係数に対して、該逆数に比例するようなコンバータにも当てはま
ることに注意されたい。
【００１５】 第１コンバータ３の設計の間においては、抵抗Ｒconvは、その公称抵抗［Ｒco nv ＊ ］が１／λ＊に等しくなるように設計される。しかしながら、現実には、抵
抗Ｒconvは式［Ｒconv］＝α［Ｒconv ＊］に従って公称抵抗［Ｒconv ＊］からず
れるような実際の抵抗値［Ｒconv］を有するであろう。結果として、上記変換係
数の実際の値λ１は、式λ1＝１／α［Ｒconv ＊］＝λ＊／αに従って公称値λ
＊からずれる。ここで、αは、大きさが事前にはわからない係数である。実際に
発生するαの値は、チップ上での上記変換抵抗の作製の間における実際の処理条
件に依存するように思われる。
【００１６】 本発明の１つの特徴により、チップ１００は電圧入力端１２と電流出力端１４
とを有する第２Ｖ／Ｉコンバータ１３を含み、このコンバータの動作は補償抵抗
Ｒcompと称する第２抵抗に基づくものである。この補償抵抗Ｒcompは公称抵抗値
［Ｒcomp ＊］を有する。チップ１００上の補償抵抗Ｒcompは変換抵抗Ｒconvと同
一の処理工程で作製され、その結果、補償抵抗Ｒcompは変換抵抗Ｒconvと同一の
特性を有する、即ち補償抵抗Ｒcompの実際の抵抗値［Ｒcomp］が［Ｒcomp］＝α
［Ｒcomp ＊］に従うようになるということが重要である。
【００１７】 基準電圧Ｖrefが第２Ｖ／Ｉコンバータ１３の電圧入力端１２に供給される。
この基準電圧Ｖrefはチップ１００自体上で既知の方法により発生することがで
きる。図１は、この目的のために、チップ１００が基準電圧源３０を含んでいる
ことを示している。第１Ｖ／Ｉコンバータ３に関して上述したのと同様にして、
第２Ｖ／Ｉコンバータ１３は出力端１４を介して出力電流Ｉcompを出力するが、
該出力電流は式 Ｉcomp＝Ｖref／（α［Ｒcomp ＊］） に従い基準電圧Ｖrefに依存する。
【００１８】 本発明の他の特徴により、チップ１００は電圧入力端２２と電流出力端２４と
を有する第３Ｖ／Ｉコンバータ２３を含み、この第３Ｖ／Ｉコンバータの動作は
抵抗値［Ｒref］が正確に既知の基準抵抗Ｒrefに基づくものである。この基準抵
抗Ｒrefはチップ１００の一部を形成するのではなく、外部抵抗であり、結果と
して抵抗値［Ｒref］は前もって正確に決定することができる。該外部基準抵抗
Ｒrefの接続のために図１に示す第３Ｖ／Ｉコンバータ２３に関しては２つの抵
抗入力端子２５が図示されている。実際には、第３Ｖ／Ｉコンバータ２３が単一
の抵抗入力端子のみしか有さないことも明らかに可能であるが、その場合には外
部抵抗Ｒrefは上記の単一の端子２５と接地点との間に接続される。
【００１９】 第２基準電圧が第３Ｖ／Ｉコンバータ２３の電圧入力端２２に供給される。こ
の第２基準電圧は、第１基準電圧と同様に、チップ１００自体上で既知の方法で
発生することができる。図１に示す例では、第２基準電圧は第２Ｖ／Ｉコンバー
タ１３に供給される前記第１基準電圧Ｖrefと等しい。当業者にとっては以下の
説明から明らかであろうように、第２基準電圧が前記基準電圧Ｖrefに比例する
ならば、以下の説明は当業者にとり自明であろうような幾つかの僅かな適合化の
みしか必要としないだけで十分であろう。第１コンバータ３に関して前述したの
と同様に、第３Ｖ／Ｉコンバータ２３は出力端２４を介して出力電流Ｉrefを出
力するが、該出力電流は式 Ｉref＝Ｖref／［Ｒref］ に従って基準電圧Ｖrefに依存する。
【００２０】 Ｖ／Ｉコンバータ装置１は、更に、電流除算器４０及び乗算器５０を含んでい
る。電流除算器４０は、Ｖ／Ｉコンバータ３の出力電流Ｉ1を入力するように該
Ｖ／Ｉコンバータ３の出力端４に接続された第１入力端４１を有すると共に、第
２Ｖ／Ｉコンバータ１３の出力電流Ｉcompを入力するように該第２Ｖ／Ｉコンバ
ータ１３の出力端１４に接続された第２入力端４２を有している。該電流除算器
４０は、商Ｉ1／Ｉcompを示す信号Ｘを出力端４３に供給するよう構成されてい
る。
【００２１】 乗算器５０は、上記信号Ｘを入力するように電流除算器４０の出力端４３に接
続された第１入力端５１を有すると共に、第３Ｖ／Ｉコンバータ２３の出力電流
Ｉrefを入力するように該第３Ｖ／Ｉコンバータ２３の出力端２４に接続された
第２入力端５２を有している。該乗算器５０はＸとＩrefとの積を示す出力電流
Ｉoutを出力端５３に供給するように構成されおり、該出力端５３は当該Ｖ／Ｉ
コンバータ装置１の出力端５に接続されている。
【００２２】 しかしながら、他の例として、乗算器５０と除算器４０との順番を逆にしても
よいことは自明であろう。また、Ｉ1、Ｉcomp及びＩref用の３つの入力端を有し
、その出力端に（Ｉref・Ｉ1）／Ｉcompに等しい出力電流Ｉoutを供給するよう
に構成された、組み合わされた除算器／乗算器を利用することもできる。全ての
場合において、第１コンバータ３の不正確な出力電流Ｉ1は、事実、第１コンバ
ータ３の不正確さの目安である適応補正係数γ＝Ｉref／Ｉcompにより乗算され
ることになる。
【００２３】 このように、出力電流Ｉoutは、 Ｉout＝ＩrefｘＩ1／Ｉcomp＝ ＝Ｖref／［Ｒref］ｘＶin／α［Ｒconv ＊］ｘα［Ｒcomp ＊］／Ｖref＝ ＝Ｖin／［Ｒconv ＊］ｘ［Ｒcomp ＊］／［Ｒref］
（１） に従う。
【００２４】 式（１）から、コンバータ１の出力電流Ｉoutが不正確係数αから独立してい
ることが明らかである。更に、式（１）からは基準電圧Ｖrefの正確な値が出力
電流Ｉoutに何の影響も有さないことが明らかである。このことは、基準電圧Ｖr ef が正確に知られた値を有する必要はなく、該基準電圧Ｖrefが時間の関数とし
て正確に一定である必要すらないことを意味する。
【００２５】 更に、［Ｒref］が前記補償抵抗の所定の公称値［Ｒcomp ＊］に等しくなるよ
うに選定された場合は、Ｖ／Ｉコンバータ装置１の変換係数λは第１コンバータ
３の公称変換係数λ1に等しくなることに注意すべきである。一方、可変の又は
調整可能な変換係数λを持つ電圧／電流コンバータを有することが望ましいかも
しれない。本発明によれば、このことは種々の方法で達成することができる。例
えば、外部基準抵抗Ｒrefを可変又は調整可能な抵抗とすることができる。この
場合、公称の抵抗値［Ｒconv ＊］及び［Ｒcomp ＊］が互いに等しくなるように選
定されると、変換係数λはＲrefの逆数に等しくなるであろう。しかしながら、
他の例として、本発明によりＶ／Ｉコンバータ装置１に複数の補償抵抗Ｒcompを
設け、それらの１以上を可制御スイッチにより選択することができるようにする
ことも可能である。例えば、上記可制御スイッチは、例えば、直列バスのような
制御入力を介して制御することができる。この場合、変換係数λを外部制御信号
により事前に知られている複数の正確な値に設定し、且つ、信号経路に信号歪み
の原因となるような如何なるスイッチも含めることなしに、所要の選択スイッチ
及び選択補償抵抗をチップ上に設けることが可能である。
【００２６】 製造公差補償を有し、図１に機能的に示された本発明によるオンチップＶ／Ｉ
コンバータ装置１の上記例を、異なる態様で見ることができる。図２Ａは、上記
Ｖ／Ｉコンバータ装置１を、単に、電圧入力端２、電流出力端５及び外部抵抗用
の端子２５を有する主体と見なすことができることを示している。この場合、補
償はＶ／Ｉコンバータ装置１に含まれる。図２Ｂは、他の例として、Ｖ／Ｉコン
バータ３を電圧入力端２及び電流出力端４を有する電圧／電流コンバータと見な
し、入力端４１及び出力端５３並びに外部抵抗用の端子２５を有する補償装置６
を定義することもできることを示している。この場合、補償装置６は当業者にと
り自明であろうように前述した部分１３、２３、３０、４０及び５０の組み合わ
せを有する。以下においては、入力信号Ｖinを電流信号Ｉ1に変換するＶ／Ｉコ
ンバータ３を一次コンバータとも称する。
【００２７】 図２Ｃは、一次コンバータ３に対して、入力端４１及び出力端５３並びに補償
パラメータＩcomp及びＩrefを入力する入力端子４２及び５２を有する補償装置
７を定義することもできることを示している。この場合、補償装置７は当業者に
とり自明であろうように前述した部分４０及び５０の組み合わせを有する。ここ
で、補償パラメータＩcomp及びＩrefは出力端１４及び２４を有すると共に外部
抵抗用の端子２５を有するパラメータ源８により供給される。この場合、パラメ
ータ源８は、当業者にとり自明であろうように、前述した部分１３、２３及び３
０の組み合わせを有する。
【００２８】 図３は、本発明による複数の補償されたコンバータを含むチップ１００の特別
な態様を図示している。明らかなように、斯様な態様は、図１に示すような複数
の補償されたコンバータ１を作製することにより実現することもできる。しかし
ながら、図３は、図２Ｃに示したものと同様の表現で、本発明の有利な特徴によ
り関連する補償装置７（１〜Ｎ）を伴う複数の一次Ｖ／Ｉコンバータ３（１〜Ｎ
）及びこれら補償装置７（１〜Ｎ）に共通な単一のパラメータ源８をチップ１０
０上に収容することができることを示している。即ち、単一の共通な外部基準抵
抗Ｒrefを使用することが可能である。
【００２９】 図４Ａは、本発明による一次Ｖ／Ｉコンバータ３の実際例を示している。この
場合、電圧入力端２は２つの入力端子２ａ及び２ｂを有する対称な電圧入力端で
あり、電流出力端４は各トランジスタ302a及び302bのコレクタに接続された２つ
の出力端子４ａ及び４ｂを有している。入力端子２ａ及び２ｂは各演算増幅器30
1a及び301bの非反転入力端に接続され、これら演算増幅の出力端は各トランジス
タ302a及び302bのベースに接続されている。演算増幅器301a及び301bの反転入力
端に各々接続されたトランジスタ302a及び302bのエミッタは、変換抵抗Ｒconvの
各端に接続されている。この結果、該変換抵抗Ｒconvの両端間に電位差が生じ、
該電位差は上記２つの入力端子２ａ及び２ｂの間の電位差に等しく、従ってＶin に等しくなる。
【００３０】 トランジスタ302a及び302bのエミッタは各電流源303a及び303bに接続されてい
る。これら電流源は各々バイアス電流Ｉbiasを発生するように構成されているが
、該電流の大きさは臨界的なものではない。変換抵抗Ｒconvの間の電位差は、該
変換抵抗Ｒconvを経る電流Ｉ1＝Ｖin／Ｒconvを発生させる。この電流はトラン
ジスタ302a及び302bにより供給されるべきであり、結果として、これらトランジ
スタ302a及び302bのコレクタ電流の差はＩ1に等しくなる。このように、出力端
４に現れる出力信号Ｉ1は電流差信号であり、端子４ａ及び４ｂに流れる電流Ｉ1 a 及びＩ1bの正確な値は知る必要はない。
【００３１】 上記出力電流信号Ｉ1が接地点に対して単一の出力端子で出力されるような他
の態様も可能であることに注意されたい。
【００３２】 図４Ｂは、図２Ｃに図示したような解釈による本発明による補償装置７の実際
例を示している。
【００３３】 図４Ｂに示す本発明による補償装置７は、５つのトランジスタ７０１ないし７
０５を含んでいる。第１トランジスタ７０１は、入力電流Ｉ41を入力する電流入
力端４１に結合されたコレクタを有している。該第１トランジスタ７０１のエミ
ッタは接地点に接続されている。該第１トランジスタ７０１は、第２トランジス
タ７０２のエミッタと、基準電流Ｉrefを入力する基準電流入力端５２とに接続
されたベースを有している。
【００３４】 第２トランジスタ７０２は第３トランジスタ７０３のベースに接続されたベー
スを有し、該第３トランジスタのエミッタは第４トランジスタ７０４のベースと
補償電流Ｉcompを入力する補償電流入力端４２とに接続されている。第４トラン
ジスタ７０４はエミッタが接地されている。
【００３５】 第２トランジスタ７０２及び第３トランジスタ７０３のベースは第５トランジ
スタ７０５のエミッタに接続され、該第５トランジスタは電流入力端４１に接続
されたベースを有している。第２、第３及び第５トランジスタ７０２、７０３及
び７０５のコレクタは、正の電源電圧に接続されている。
【００３６】 第４トランジスタ７０４のコレクタは、電流出力端５３に接続されると共に、
Ｉ53＝Ｉ41ｘ（Ｉref／Ｉcomp）に従う電流Ｉ53を出力する。
【００３７】 上述したように、図４Ａ及び４Ｂは一次Ｖ／Ｉンバータ３及び補償装置７の可
能性のある実際例を示している。他の実際的な代替え例も可能であり、これらの
代替え例が相互に接続されるのを可能にするために如何に選択及び／又は変更さ
れるかは当業者にとり明らかであろう。図４Ａの一次Ｖ／Ｉコンバータ３と図４
Ｂの補償装置７との直接接続を可能にするために、図４Ｂの補償装置７は追加の
電流源７０６を有し、該電流源は前記電流入力端４１に接続されると共に電流強
度２＊Ｉbiasを有する電流を出力する。その結果、図４Ａの一次Ｖ／Ｉコンバー
タ３の出力枝路を経る及び図４Ｂの補償装置７の入力枝路を経る各電流の電流方
向が相互に整合する。
【００３８】 このように、図４Ｂに示した本発明による補償装置７は、該装置の入力端４１
で入力される（絶対）電流強度Ｉ41を、所望のパラメータＩref／Ｉcompにより
乗算することにより補償するのに適したものとなる。このことは、この入力電流
Ｉ41がＩ1に等しければ十分である。図４Ａに図示した例におけるように、一次
Ｖ／Ｉコンバータ３が出力電流Ｉ1を２つの出力端子４ａ及び４ｂにおける差電
流として出力する場合は、図４Ｂに示す補償装置７は二重に設けられなければな
らず、その場合には、各“半部”の入力端４１ａ、４１ｂは一次Ｖ／Ｉコンバー
タ３の各出力端４ａ又は４ｂで発生される電流Ｉ1a又はＩ1bを常に入力する一方
、各“半部”の出力端５３ａ、５３ｂは所望のパラメータＩref／Ｉcompにより
乗算された電流Ｉ53a、Ｉ53bを常に出力する。その結果、意味のある出力信号Ｉ out ＝Ｉ53は再び差信号（Ｉ53a−Ｉ53b）となる。
【００３９】 図４Ｃは、図２Ｃに図示した解釈における本発明によるパラメータ源８の実際
例を示している。
【００４０】 図４Ｃに示すパラメータ源８は、第１トランジスタ８０２のベースに接続され
た出力端を有するような第１演算増幅器８０１を含んでいる。第１トランジスタ
８０２は第１演算増幅器８０１の反転入力端と補償抵抗Ｒcompの第１端とに接続
されたエミッタを有し、該補償抵抗の他端は接地点に接続されている。演算増幅
器８０１の非反転入力端は、基準電圧Ｖrefを入力するために基準電圧源３０に
接続されている。補償抵抗Ｒcompの両端間の電圧はＶrefに等しく、その結果、
第１トランジスタ８０２のコレクタ−エミッタ経路にはＶref／Ｒcompに等しい
電流が生じる。この電流は、該第１トランジスタ８０２のコレクタに接続された
補償電流出力端１４に補償電流Ｉcompとして現れる。
【００４１】 同様に、上記パラメータ源８は、第２トランジスタ８１２のベースに接続され
た出力端を有する第２演算増幅器８１１を含んでいる。第２トランジスタ８１２
は、第２演算増幅器８１１の反転入力端と端子２５を介して基準抵抗Ｒrefの第
１端とに接続されたエミッタを有し、上記基準抵抗は接地点に接続された他端を
有している。第２演算増幅器８１１の非反転入力端は、基準電圧Ｖrefを入力す
るために基準電圧源３０に接続されている。基準抵抗Ｒrefの両端間の電圧はＶr ef に等しく、その結果、第２トランジスタ８１２のコレクタ−エミッタ経路には
Ｖref／Ｒrefに等しい電流が生じる。この電流は、該第２トランジスタ８１２の
コレクタに接続された基準電流出力端２４に基準電流Ｉrefとして現れる。
【００４２】 前述したように、基準抵抗Ｒref及び補償抵抗Ｒcompが同一の基準電圧Ｖrefを
入力する限り、Ｖrefの正確な値は臨界的なものではない。
【００４３】 有利には、前述した一次Ｖ／Ｉコンバータ３及び補償装置７（乗算器）の機能
は単一の回路に統合される。このことは、チップ１００上に必要とされる面積を
減少させる。更に、このことは、上記コンバータにおいて発生される電流が上記
乗算器において直接使用することができるという利点を有している。
【００４４】 このようにして、本発明は電圧Ｖinを電流Ｉoutに変換するためにチップ１０
０上に構成された装置１を提供する。この装置は、動作がチップ上に作製された
変換抵抗Ｒconvに基づくような第１Ｖ／Ｉコンバータ３を含む。そして、この抵
抗は未知の製造公差αを有する。これは、同じ製造公差αを持つオンチップ補償
抵抗Ｒcompを有するような第２Ｖ／Ｉコンバータ１３の存在により補償される。
更に、動作が外部抵抗Ｒrefに基づくような第３のＶ／Ｉコンバータ２３が存在
する。前記第２Ｖ／Ｉコンバータ１３は基準電圧Ｖrefを補償電流信号Ｉcompに
変換し、第３Ｖ／Ｉコンバータ２３は基準電圧Ｖrefを基準電流Ｉrefに変換する
。出力電流Ｉoutは、第１Ｖ／Ｉコンバータ３の出力電流Ｉ1を、基準電流信号Ｉ ref に直接比例すると共に補償信号Ｉcompに逆比例するような係数により乗算す
ることにより得られる。
【００４５】 当業者にとっては、本発明の範囲が上述した例に限定されるものではなく、こ
れらに対する種々の変更及び修正が添付請求項に記載された本発明の範囲から逸
脱することなく可能であることは明らかであろう。
【００４６】 例えば、上記においては、本発明は電圧から電流への変換の場合に関して説明
された。逆に、本発明は、変換が変換抵抗に基づくような構成の電流／電圧変換
にも適用することができる。
【００４７】 しかしながら、本発明は、もっと広く、変換が変換素子の特性に基づくもので
あって、該特性を正確に設定することができないような場合における、或る測定
量の電気測定信号（電圧、電流、周波数等）への変換に適用することができる。
これの例は、温度センサ及び圧力センサでる。この場合、本発明によれば、測定
は一次センサを用いて実行され、該センサは一次変換素子を含むと共に、一次測
定信号を出力する。二次センサは二次変換素子を含み、該素子は本発明の重要な
特徴によれば上記一次変換素子のものと略同一の特性を有する。これは、例えば
、二次変換素子が一次変換素子と同一の処理工程で作製される、例えば上記二次
変換素子及び一次変換素子が同一のチップに収容されるようにして達成される。
上記二次センサにより、補償信号を得るために、或る基準に対して補償測定が実
施される。更に、正確な基準信号を出力する信号源が設けられる。上記一次測定
信号が、上記基準信号と補償信号との商により乗算されると、処理工程変動によ
る生じる一次変換素子の特性の如何なる変動にも略無関係な補償された変換信号
が得られ、結果は測定されるべき量に依存するようになる。
【００４８】 更に、本発明は調整可能な乗算係数を持つ乗算器を有するのが望ましい全ての
場合に使用することができる。
【図面の簡単な説明】
【図１】 図１は、本発明の動作原理を示す機能ブロック図である。
【図２Ａ】 図２Ａは、チップの機能ブロック図である。
【図２Ｂ】 図２Ｂも、チップの機能ブロック図である。
【図２Ｃ】 図２Ｃも、チップの機能ブロック図である。
【図３】 図３は、複数のＶ／Ｉコンバータを含むチップの、図２のものに相当する機能
ブロック図である。
【図４Ａ】 図４Ａは、組み合わされたＶ／Ｉコンバータ及び乗算段の一例の一部を示す。
【図４Ｂ】 図４Ｂは、組み合わされたＶ／Ｉコンバータ及び乗算段の一例の他の部分を示
す。
【図４Ｃ】 図４Ｃは、組み合わされたＶ／Ｉコンバータ及び乗算段の一例の他の部分を示
す。
【符号の説明】
１…Ｖ／Ｉコンバータ装置 ２…信号入力端 ３…第１Ｖ／Ｉコンバータ ５…信号出力端 １３…第２Ｖ／Ｉコンバータ ２３…第３Ｖ／Ｉコンバータ ３０…基準電圧源 ４０…電流除算器 ５０…乗算器 １００…チップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デルクス ヘンク オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 5J091 AA01 CA14 CA21 FA15 FA20 HA02 HA25 KA00 KA01 KA05 KA07 KA11 MA21 TA01 UW08

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 測定量を電気変換信号に変換する方法において、 一次変換素子を含むと共に一次電気測定信号を出力する一次センサにより前記
    測定量の測定を実行するステップと、 前記一次変換素子の特性と略同一の特性を持つような二次変換素子を有する二
    次センサを設けるステップと、 基準量を設けるステップと、 前記二次センサにより前記基準量に対する補償測定を実行して、補償信号を得
    るステップと、 正確な基準信号を設けるステップと、 前記一次基準信号を前記基準信号と前記補償信号との商により乗算して前記電
    気変換信号を出力するステップと、 を有することを特徴とする測定量を電気変換信号に変換する方法。
  2. 【請求項２】 請求項１に記載の方法において、前記二次変換素子及び前記
    一次変換素子が、例えば前記二次変換素子及び前記一次変換素子が同一のチップ
    上に作製されるようにして、同一の処理工程で作製されることを特徴とする方法
    。
  3. 【請求項３】 入力電圧を出力電流に変換する方法において、 変換抵抗を有する第１Ｖ／Ｉコンバータを設けるステップと、 補償抵抗を有する第２Ｖ／Ｉコンバータを設けるステップであって、該補償抵
    抗と前記変換抵抗とが、好ましくは同一の処理工程において作製されるようにし
    て、同様の特性を有するように作製されるようなステップと、 基準電圧を設けるステップと、 基準電流信号を設けるステップと、 前記入力電圧を前記第１Ｖ／Ｉコンバータにより第１電流信号に変換するステ
    ップと、 前記基準電圧を前記第２Ｖ／Ｉコンバータにより補償電流信号に変換するステ
    ップと、 前記第１電流信号と、前記基準電流信号及び前記補償電流信号の商との積とし
    て前記出力電流を得るステップと、 を有することを特徴とする入力電圧を出力電流に変換する方法。
  4. 【請求項４】 請求項３に記載の方法において、前記基準電流信号が前記基
    準電圧から外部基準抵抗を有する第３Ｖ／Ｉコンバータにより導出されることを
    特徴とする方法。
  5. 【請求項５】 電圧を電流に変換する装置であって、入力電圧を入力する信
    号入力端と出力電流を出力する信号出力端とを有するような装置において、 前記信号入力端に結合された入力端を有する一方、第１変換抵抗を有し、前記
    入力端で入力される前記電圧信号を前記第１変換抵抗に基づいて変換することに
    より第１電流信号を出力するように構成され、且つ、前記第１変換抵抗が未知の
    公差係数を有するような第１Ｖ／Ｉコンバータと、 前記第１電流信号を、正確な基準電流信号に比例すると共に不正確な第２電流
    信号に逆比例するような係数により乗算することにより前記出力電流を出力する
    補償手段と、 を有することを特徴とする電圧を電流に変換する装置。
  6. 【請求項６】 請求項５に記載の装置において、前記補償手段が、 第２変換抵抗を有し、該第２変換抵抗が未知の公差係数を有するが、前記第１
    変換抵抗の公差係数と略等しいような第２Ｖ／Ｉコンバータと、 前記第２Ｖ／Ｉコンバータの入力端に第１基準電圧を供給する手段と、 を有し、前記第２Ｖ／Ｉコンバータが前記第２電流信号を、前記第１基準電圧を
    前記第２変換抵抗に基づいて変換することにより出力するように構成されている
    ことを特徴とする装置。
  7. 【請求項７】 請求項６に記載の装置において、前記第２Ｖ／Ｉコンバータ
    が複数の補償抵抗と、これら補償抵抗に対応する可制御スイッチとを含むことを
    特徴とする装置。
  8. 【請求項８】 請求項６又は請求項７に記載の装置において、前記補償手段
    が、 外部基準抵抗を接続するための入力端子を有する第３Ｖ／Ｉコンバータと、 前記第３Ｖ／Ｉコンバータの入力端に第２基準電圧を供給する手段と、 を有し、前記第３Ｖ／Ｉコンバータが前記基準電流信号を、前記第２基準電圧を
    前記外部基準抵抗に基づいて変換することにより出力するように構成されている
    ことを特徴とする装置。
  9. 【請求項９】 請求項８に記載の装置において、前記第１基準電圧と前記第
    ２基準電圧とを供給する共通電圧源を含んでいることを特徴とする装置。
  10. 【請求項１０】 請求項６ないし９の何れか一項に記載の装置において、前
    記第１Ｖ／Ｉコンバータと前記第２Ｖ／Ｉコンバータとが単一のチップ上に形成
    されることを特徴とする装置。
  11. 【請求項１１】 請求項１０に記載の装置において、前記補償手段が同一の
    チップ上に形成されることを特徴とする装置。
  12. 【請求項１２】 請求項１１に記載の装置において、前記同一のチップが、 複数の第１Ｖ／Ｉコンバータと、 前記第１Ｖ／Ｉコンバータの各々に対応する複数の補償手段と、 を含み、前記正確な基準電流信号を出力する手段が複数の前記補償手段に対して
    共通であると共に好ましくは全ての前記補償手段に対して共通であることを特徴
    とする装置。
  13. 【請求項１３】 請求項５ないし１２の何れか一項に記載の装置において、
    前記第１Ｖ／Ｉコンバータの変換機能及び前記補償手段の補償機能が単一の回路
    内で実施化されることを特徴とする装置。
  14. 【請求項１４】 請求項５ないし１３の何れか一項に記載の装置において、
    前記第１Ｖ／Ｉコンバータが、 ２つの入力端子と、 ２つの出力端子と、 前記出力端子に各々接続されたコレクタを有する２つのトランジスタと、 前記入力端子に各々接続された非反転入力端を有し、前記トランジスタのベー
    スに各々接続された出力端を有し、且つ、前記トランジスタのエミッタに各々接
    続された反転入力端を有する２つの演算増幅器と、 を有し、前記トランジスタのエミッタは前記変換抵抗の各端に各々接続され、前
    記トランジスタのエミッタが各電流源に各々接続され、これら電流源の各々がバ
    イアス電流を発生するように構成されていることを特徴とする装置。
  15. 【請求項１５】 請求項５ないし１４の何れか一項に記載の装置において、
    前記補償手段が、 電流入力端に接続されたコレクタと、接地点に接続されたエミッタとを有する
    第１トランジスタと、 前記第１トランジスタのベースと基準電流入力端とに接続されたエミッタを有
    する第２トランジスタと、 前記第２トランジスタのベースに接続されたベースと補償電流入力端に接続さ
    れたエミッタとを有する第３トランジスタと、 前記第３トランジスタのエミッタに接続されたベースと、接地点に接続された
    エミッタと、電流出力端に接続されたコレクタとを有する第４トランジスタと、
    を有することを特徴とする装置。
  16. 【請求項１６】 請求項５ないし１５の何れか一項に記載の装置において、
    前記補償手段がパラメータ源を含み、該パラメータ源が、 基準電圧源に接続された非反転入力端を有する第１演算増幅器と、 前記第１演算増幅器の出力端に接続されたベースと、前記第１演算増幅器の反
    転入力端に接続されたエミッタと、補償電流出力端に接続されたコレクタとを有
    する第１トランジスタと、 一端が前記第１トランジスタのエミッタに接続され、他端が接地点に接続され
    た補償抵抗と、 前記基準電圧源に接続された非反転入力端を有する第２演算増幅器と、 前記第２演算増幅器の出力端に接続されたベースと、前記第２演算増幅器の反
    転入力端及び抵抗入力端子に接続されたエミッタと、基準電流出力端に接続され
    たコレクタとを有する第２トランジスタと、 を有することを特徴とする装置。
JP2001512700A 1999-07-28 2000-07-19 電圧を電流に変換する方法及び装置 Withdrawn JP2003505966A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99202478 1999-07-28
EP99202478.6 1999-07-28
PCT/EP2000/006962 WO2001008300A1 (en) 1999-07-28 2000-07-19 Method of and arrangement for converting voltage to current

Publications (1)

Publication Number Publication Date
JP2003505966A true JP2003505966A (ja) 2003-02-12

Family

ID=8240502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001512700A Withdrawn JP2003505966A (ja) 1999-07-28 2000-07-19 電圧を電流に変換する方法及び装置

Country Status (6)

Country Link
US (1) US6324083B1 (ja)
EP (1) EP1119907B1 (ja)
JP (1) JP2003505966A (ja)
KR (1) KR100803482B1 (ja)
DE (1) DE60037569T2 (ja)
WO (1) WO2001008300A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041808A (ja) * 2013-08-20 2015-03-02 株式会社東芝 アナログ信号処理装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516441A (ja) * 2002-01-24 2005-06-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電流信号を電圧信号に変換する電子回路
TWI260857B (en) * 2002-05-15 2006-08-21 Ind Tech Res Inst High linearily CMOS transconductor circuit
GB2503839B (en) * 2009-07-28 2014-03-05 Skyworks Solutions Inc Process, voltage, and temperature sensor
CN102611453B (zh) * 2012-04-23 2016-09-21 承德承信自动化工程有限公司 一种数模转换装置
JP6797849B2 (ja) * 2018-01-26 2020-12-09 株式会社東芝 電圧電流変換回路
US10845832B2 (en) 2018-09-10 2020-11-24 Analog Devices International Unlimited Company Voltage-to-current converter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100433A (en) * 1977-01-04 1978-07-11 Motorola, Inc. Voltage to current converter circuit
CA1140223A (en) * 1978-04-13 1983-01-25 Warner-Lambert Company Voltage-to-current converter
JP2685748B2 (ja) * 1986-07-11 1997-12-03 日本ヒューレット・パッカード株式会社 回路定数測定器
JPH0219148A (ja) * 1988-07-07 1990-01-23 Tetsuyoshi Fukuoka 外反母趾予防具
US4883992A (en) * 1988-09-06 1989-11-28 Delco Electronics Corporation Temperature compensated voltage generator
NL9100398A (nl) * 1991-03-06 1992-10-01 Philips Nv Regelbare spanning-stroomomzetter met derde graads vervormingsreductie.
JPH052570A (ja) * 1991-06-25 1993-01-08 Gurafuiko:Kk クロスバースイツチおよびそれを使用した並列処理装置
JP3411988B2 (ja) * 1992-09-21 2003-06-03 株式会社東芝 可変電圧電流変換回路
US5815012A (en) * 1996-08-02 1998-09-29 Atmel Corporation Voltage to current converter for high frequency applications
WO1999022445A1 (en) * 1997-10-23 1999-05-06 Telefonaktiebolaget Lm Ericsson Differential voltage-to-current converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041808A (ja) * 2013-08-20 2015-03-02 株式会社東芝 アナログ信号処理装置

Also Published As

Publication number Publication date
DE60037569D1 (de) 2008-02-07
EP1119907A1 (en) 2001-08-01
US6324083B1 (en) 2001-11-27
KR100803482B1 (ko) 2008-02-14
KR20010075381A (ko) 2001-08-09
DE60037569T2 (de) 2008-12-11
EP1119907B1 (en) 2007-12-26
WO2001008300A1 (en) 2001-02-01

Similar Documents

Publication Publication Date Title
US7415256B2 (en) Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver
KR101056003B1 (ko) 확장 범위 ｒｍｓ-ｄｃ 변환기
US20130173196A1 (en) Physical quantity sensor
US4498053A (en) Current amplifier
US5735605A (en) Thermocouple temperature probe adapter
JP2003505966A (ja) 電圧を電流に変換する方法及び装置
US7268711B1 (en) Method and circuit for amplitude compensation in a digital-to-analog converter
JPH0856129A (ja) 電圧／電流変換回路
JP3931323B2 (ja) スイッチトキャパシタアンプ
JPH0595287A (ja) 減算回路および減算回路を備えるａ／ｄコンバータ
JPH05114824A (ja) 電圧電流変換器
JP2000511029A (ja) 誤差補正が行われた電圧―電流変換器
CN110081991A (zh) 一种可用于温度传感器的小数倍信号放大装置及方法
EP0280516A2 (en) Differential amplifier circuit
JP3216753B2 (ja) Ｄ−ａ変換回路装置
JP2812132B2 (ja) 校正機能付き掛算回路
KR0135461B1 (ko) 높은 입력 임피던스를 갖는 증폭회로
JPH0630425B2 (ja) 広帯域可変利得増幅回路
RU2054790C1 (ru) Измерительный операционный усилитель
JPH07297677A (ja) フィルタ回路
JP2000151311A (ja) ゲイン制御装置
JPH1164394A (ja) 絶対値回路
JP2005184628A (ja) 入力回路
RU2066880C1 (ru) Функциональный преобразователь постоянного тока, реализующий квадратичную зависимость
JPH06252695A (ja) フィルタ自動調整回路および基準電流発生回路

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090902