JPH052570A - クロスバースイツチおよびそれを使用した並列処理装置 - Google Patents
クロスバースイツチおよびそれを使用した並列処理装置Info
- Publication number
- JPH052570A JPH052570A JP3180318A JP18031891A JPH052570A JP H052570 A JPH052570 A JP H052570A JP 3180318 A JP3180318 A JP 3180318A JP 18031891 A JP18031891 A JP 18031891A JP H052570 A JPH052570 A JP H052570A
- Authority
- JP
- Japan
- Prior art keywords
- crossbar switch
- processing
- pair
- signal line
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】並列処理装置に好適なクロスバースイッチを提
供すること、およびそのスイッチを使用してデータの高
速処理化を図った並列処理装置を提供することを目的と
する。 【構成】クロスバースイッチ１１は、一対の信号線１２
Ａ，１２Ｂからなる通信路１２を格子状に配置し、その
配置した信号線の各交差部に開閉自在な接点をそれぞれ
設け、集積回路化したものである。また、並列処理装置
は、そのクロスバースイッチ１１を同一軸線上に配置
し、これらクロスバースイッチ１１を中心に、上下方向
に関連する一対の通信線２３Ａ，２３Ｂの集合の単位か
らなる立体かつ放射状のバス２８を形成する。従って、
この装置では、バス２８を構成する一方の通信線２３Ａ
群を入力用に、また他方の通信線２３Ｂ群を出力用に使
用できるので、これらの両通信線群を同時に使用し、例
えば１つの処理要素３０Ａが他の２つの処理要素３０
Ｂ，３０Ｃとデータ転送を同時にでき、もってデータの
高速処理化が実現できる。
供すること、およびそのスイッチを使用してデータの高
速処理化を図った並列処理装置を提供することを目的と
する。 【構成】クロスバースイッチ１１は、一対の信号線１２
Ａ，１２Ｂからなる通信路１２を格子状に配置し、その
配置した信号線の各交差部に開閉自在な接点をそれぞれ
設け、集積回路化したものである。また、並列処理装置
は、そのクロスバースイッチ１１を同一軸線上に配置
し、これらクロスバースイッチ１１を中心に、上下方向
に関連する一対の通信線２３Ａ，２３Ｂの集合の単位か
らなる立体かつ放射状のバス２８を形成する。従って、
この装置では、バス２８を構成する一方の通信線２３Ａ
群を入力用に、また他方の通信線２３Ｂ群を出力用に使
用できるので、これらの両通信線群を同時に使用し、例
えば１つの処理要素３０Ａが他の２つの処理要素３０
Ｂ，３０Ｃとデータ転送を同時にでき、もってデータの
高速処理化が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、クロスバースイッチ、
およびそのクロスバースイッチを使用し、複数の処理要
素（プロセッサやメモリなど）を同時に処理させて高速
処理を行なう並列処理装置に関するものである。
およびそのクロスバースイッチを使用し、複数の処理要
素（プロセッサやメモリなど）を同時に処理させて高速
処理を行なう並列処理装置に関するものである。
【０００２】
【従来の技術】従来、この種の並列処理装置として、例
えば図７に示すようにプロセッサやメモリなどの各処理
要素１〜６をクロスバースイッチ７を介在して結合する
ものが知られている。
えば図７に示すようにプロセッサやメモリなどの各処理
要素１〜６をクロスバースイッチ７を介在して結合する
ものが知られている。
【０００３】
【発明が解決しようとする課題】ところで、このような
従来装置では、結合する処理要素数が増えるほど、クロ
スバースイッチ７は信号線数や接点数などが増えるの
で、そのスイッチの実現が物理的に難しいという問題が
ある。そのため、処理要素数を減らしたり、データを直
列転送するようにして信号線数を減らしているのが現状
である。その結果、従来のクロスバースイッチを使用し
た並列処理装置では、データの高速処理化が困難である
という問題が生じていた。
従来装置では、結合する処理要素数が増えるほど、クロ
スバースイッチ７は信号線数や接点数などが増えるの
で、そのスイッチの実現が物理的に難しいという問題が
ある。そのため、処理要素数を減らしたり、データを直
列転送するようにして信号線数を減らしているのが現状
である。その結果、従来のクロスバースイッチを使用し
た並列処理装置では、データの高速処理化が困難である
という問題が生じていた。
【０００４】そこで、本発明は、並列処理装置に好適な
クロスバースイッチを提供すること、およびそのスイッ
チを使用してデータの高速処理化を図った並列処理装置
を提供することを目的とする。
クロスバースイッチを提供すること、およびそのスイッ
チを使用してデータの高速処理化を図った並列処理装置
を提供することを目的とする。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。すなわち、第１
発明は、一対の信号線からなる信号路を格子状に配置
し、その配置した前記各信号線の各交差部に開閉自在な
接点をそれぞれ設けると共に、前記各接点を制御用信号
線に接続し、これらを集積回路により形成したことを特
徴とするクロスバースイッチである。
めに、本発明は以下のように構成した。すなわち、第１
発明は、一対の信号線からなる信号路を格子状に配置
し、その配置した前記各信号線の各交差部に開閉自在な
接点をそれぞれ設けると共に、前記各接点を制御用信号
線に接続し、これらを集積回路により形成したことを特
徴とするクロスバースイッチである。
【０００６】第２発明は、前記クロスバースイッチを円
形基板の中心に設け、そのクロスバースイッチの各一対
の通信用端子に長さの等しい各一対の通信線を接続し、
その各一対の通信線からなる通信路を前記円形基板上に
その外周まで放射状に配列するとともに、前記クロスバ
ースイッチの各接点の制御入力端子に各制御信号線を接
続し、その各制御信号線を前記円形基板上に配列してク
ロスバースイッチ付きバス配線板を形成し、そのクロス
バースイッチ付きバス配線板を同一軸線上に所定の間隔
をあけて複数個配置して放射型バスを形成し、その放射
型バスの周縁に沿って処理要素を外方に向けて配列する
とともに、その処理要素を前記放射型バスの各先端部に
電気的に接続し、前記クロスバースイッチの各接点をあ
らかじめ定めた手順により開閉制御する制御手段を、前
記各制御信号線に電気的に接続してなる並列処理装置で
ある。
形基板の中心に設け、そのクロスバースイッチの各一対
の通信用端子に長さの等しい各一対の通信線を接続し、
その各一対の通信線からなる通信路を前記円形基板上に
その外周まで放射状に配列するとともに、前記クロスバ
ースイッチの各接点の制御入力端子に各制御信号線を接
続し、その各制御信号線を前記円形基板上に配列してク
ロスバースイッチ付きバス配線板を形成し、そのクロス
バースイッチ付きバス配線板を同一軸線上に所定の間隔
をあけて複数個配置して放射型バスを形成し、その放射
型バスの周縁に沿って処理要素を外方に向けて配列する
とともに、その処理要素を前記放射型バスの各先端部に
電気的に接続し、前記クロスバースイッチの各接点をあ
らかじめ定めた手順により開閉制御する制御手段を、前
記各制御信号線に電気的に接続してなる並列処理装置で
ある。
【０００７】
【作用】このように構成する第１発明のクロスバースイ
ッチでは、一対の信号線１２Ａ，１２Ｂを一単位として
信号路１２を構成し、この信号路１２を格戸状に配置す
るものである。従って、このスイッチをメモリ１８やプ
ロセッサ１９Ａ〜１９Ｃなどの処理要素の結合素子とし
て使用する場合には、各処理要素は一方の信号線を入力
用に、また他方の信号線を出力用に同時使用できるの
で、１つの処理要素が他の２つの処理要素とデータ転送
が同時にでき、もってデータの高速処理化が可能にな
る。
ッチでは、一対の信号線１２Ａ，１２Ｂを一単位として
信号路１２を構成し、この信号路１２を格戸状に配置す
るものである。従って、このスイッチをメモリ１８やプ
ロセッサ１９Ａ〜１９Ｃなどの処理要素の結合素子とし
て使用する場合には、各処理要素は一方の信号線を入力
用に、また他方の信号線を出力用に同時使用できるの
で、１つの処理要素が他の２つの処理要素とデータ転送
が同時にでき、もってデータの高速処理化が可能にな
る。
【０００８】次に、第２発明の並列処理装置では、第１
発明のクロスバースイッチ１１を同一軸線上に配置し、
これらクロスバースイッチ１１を中心に、上下方向に関
連する一対の通信線１２Ａ，１２Ｂの集合の単位からな
る立体かつ放射状の放射型バス２８を形成し、その各通
信線２３Ａ，２３Ｂをデータ線、アドレス線、制御線な
どにそれぞれ割り当てるようにした。そして第２発明で
は、制御手段であるクロスバースイッチコントローラ３
２が、あらかじめ定めた手順によりクロスバースイッチ
１１の各接点１３，１４を各制御信号線２７を通じて開
閉制御する。従って、これにより、複数の処理要素３０
Ａ，３０Ｂ・・・がクロスバースイッチ１１および通信
線２３Ａ，２３Ｂを介して電気的に同時に接続され、複
数の各処理要素３０Ａ，３０Ｂ・・・は同時に信号の授
受やデータ処理を行なう。
発明のクロスバースイッチ１１を同一軸線上に配置し、
これらクロスバースイッチ１１を中心に、上下方向に関
連する一対の通信線１２Ａ，１２Ｂの集合の単位からな
る立体かつ放射状の放射型バス２８を形成し、その各通
信線２３Ａ，２３Ｂをデータ線、アドレス線、制御線な
どにそれぞれ割り当てるようにした。そして第２発明で
は、制御手段であるクロスバースイッチコントローラ３
２が、あらかじめ定めた手順によりクロスバースイッチ
１１の各接点１３，１４を各制御信号線２７を通じて開
閉制御する。従って、これにより、複数の処理要素３０
Ａ，３０Ｂ・・・がクロスバースイッチ１１および通信
線２３Ａ，２３Ｂを介して電気的に同時に接続され、複
数の各処理要素３０Ａ，３０Ｂ・・・は同時に信号の授
受やデータ処理を行なう。
【０００９】しかも第２発明では、たとえばバスを構成
する一方の通信線２３Ａ群を入力用に、また他方の通信
線２３Ｂ群を出力用に使用できるので、これらの両通信
線群を同時に使用して１つの処理要素が他の２つの処理
要素とデータ転送を同時にでき、もってデータの高速処
理化が実現できる上に、並列処理をする上で自由度が大
きくなる。
する一方の通信線２３Ａ群を入力用に、また他方の通信
線２３Ｂ群を出力用に使用できるので、これらの両通信
線群を同時に使用して１つの処理要素が他の２つの処理
要素とデータ転送を同時にでき、もってデータの高速処
理化が実現できる上に、並列処理をする上で自由度が大
きくなる。
【００１０】さらに加えて、第２発明の並列処理装置で
は、一対の通信線２３Ａ，２３Ｂからなる通信路２３の
長さがそれぞれ等しく、かつクロスバースイッチ１１は
集積回路化して超小型なので、各処理要素３０Ａ，３０
Ｂ・・・の間はいずれも電気的にほぼ等距離で、全ての
処理要素３０Ａ，３０Ｂ・・・間の通信距離がほぼ均一
化する。その結果、第２発明の並列処理装置では、高速
かつ正確な通信制御ができるので、安定した高速通信が
可能となる。
は、一対の通信線２３Ａ，２３Ｂからなる通信路２３の
長さがそれぞれ等しく、かつクロスバースイッチ１１は
集積回路化して超小型なので、各処理要素３０Ａ，３０
Ｂ・・・の間はいずれも電気的にほぼ等距離で、全ての
処理要素３０Ａ，３０Ｂ・・・間の通信距離がほぼ均一
化する。その結果、第２発明の並列処理装置では、高速
かつ正確な通信制御ができるので、安定した高速通信が
可能となる。
【００１１】
【実施例】まず、第１発明であるクロスバースイッチの
実施例について、図１を参照して説明する。
実施例について、図１を参照して説明する。
【００１２】このクロスバースイッチ１１は、図１で示
すような等価回路からなり、この回路をＭＯＳ技術など
を使用して集積回路化し、それをパッケージ化すると共
に外部接続用のピンを設けたものである。
すような等価回路からなり、この回路をＭＯＳ技術など
を使用して集積回路化し、それをパッケージ化すると共
に外部接続用のピンを設けたものである。
【００１３】すなわち、クロスバースイッチ１１は、図
１で示すように、一対の信号線１２Ａ，１２Ｂを一単位
とする信号路１２を格子状に配置し、その配置した信号
線１２Ａの各交差部に開閉自在な接点１３をそれぞれ設
けると共に、信号線１２Ｂの各交差部に開閉自在な接点
１４をそれぞれ設け、これらを積回路化したものであ
る。そして、各信号線１２Ａ、および各信号線１２Ｂの
一端は一対の通信用端子１６Ａ，１６Ｂにそれぞれ接続
し、各接点１３，１４は制御用信号線１５を介して制御
入力端子１７に接続する。なお、クロスバースイッチ１
１は、上記の端子の他に図示しない電源端子、グランド
端子などを有する。
１で示すように、一対の信号線１２Ａ，１２Ｂを一単位
とする信号路１２を格子状に配置し、その配置した信号
線１２Ａの各交差部に開閉自在な接点１３をそれぞれ設
けると共に、信号線１２Ｂの各交差部に開閉自在な接点
１４をそれぞれ設け、これらを積回路化したものであ
る。そして、各信号線１２Ａ、および各信号線１２Ｂの
一端は一対の通信用端子１６Ａ，１６Ｂにそれぞれ接続
し、各接点１３，１４は制御用信号線１５を介して制御
入力端子１７に接続する。なお、クロスバースイッチ１
１は、上記の端子の他に図示しない電源端子、グランド
端子などを有する。
【００１４】このように構成するクロスバースイッチ１
１の所定の一対の通信用端子１６Ａ，１６Ｂに、図示の
ようにメモリ１８とプロセッサ１９Ａ〜１９Ｃを接続
し、これらの間でデータの授受を行う場合を考えてみ
る。この場合には、所定の接点１３、１４を同時に閉じ
ると、図示の破線で示すように、プロセッサ１９Ｂは信
号線１２Ａによりデータをメモリ１８に書き込むと同時
に、プロセッサ１９Ｂは信号線１２Ｂによりデータを同
じメモリ１８から読み出すことができる。
１の所定の一対の通信用端子１６Ａ，１６Ｂに、図示の
ようにメモリ１８とプロセッサ１９Ａ〜１９Ｃを接続
し、これらの間でデータの授受を行う場合を考えてみ
る。この場合には、所定の接点１３、１４を同時に閉じ
ると、図示の破線で示すように、プロセッサ１９Ｂは信
号線１２Ａによりデータをメモリ１８に書き込むと同時
に、プロセッサ１９Ｂは信号線１２Ｂによりデータを同
じメモリ１８から読み出すことができる。
【００１５】従って、このクロスバースイッチ１１は、
例えば一方の信号線１２Ａを入力用に、また他方の信号
線１２Ｂを出力用に使用できるので、メモリやプロセッ
サなどの処理要素の結合素子として使用する場合に、１
つの処理要素は他の２つの処理要素とデータ転送が同時
にでき、データの高速処理化が可能になる。
例えば一方の信号線１２Ａを入力用に、また他方の信号
線１２Ｂを出力用に使用できるので、メモリやプロセッ
サなどの処理要素の結合素子として使用する場合に、１
つの処理要素は他の２つの処理要素とデータ転送が同時
にでき、データの高速処理化が可能になる。
【００１６】なお、上記実施例では、一対の信号線１２
Ａ，１２Ｂを一単位として信号路１２を構成したが、信
号線の数は必要に応じて２本以上にしても良い。
Ａ，１２Ｂを一単位として信号路１２を構成したが、信
号線の数は必要に応じて２本以上にしても良い。
【００１７】次に、上記のクロスバースイッチ１１を適
用した第２発明にかかる並列処理装置の実施例につい
て、図２〜図５を参照して説明する。
用した第２発明にかかる並列処理装置の実施例につい
て、図２〜図５を参照して説明する。
【００１８】まず、この実施例の基本の単位となるクロ
スバースイッチ付きバス配線板２１の平面図を図２に示
す。このバス配線板２１は、円形のプリント基板２２の
中心に集積回路化したクロスバースイッチ１１を実装す
る。
スバースイッチ付きバス配線板２１の平面図を図２に示
す。このバス配線板２１は、円形のプリント基板２２の
中心に集積回路化したクロスバースイッチ１１を実装す
る。
【００１９】クロスバースイッチ１１の各一対の通信用
端子１６Ａ，１６Ｂには、図２に示すように長さの等し
い一対の通信線２３Ａ，２３Ｂの一端をそれぞれ接続
し、その各一対の通信線２３Ａ，２３Ｂからなる通信路
２３を、クロスバースイッチ１１を中心にプリント基板
２２上にその外周まで放射状に配列する。そして、その
各通信線２３Ａ，２３Ｂの各他端には、図３で示すよう
に後述するコネクタ２４の各接続ピン２５を着脱自在な
ソケット２６を半田付けなどで接続する。また、クロス
バースイッチ１１の各制御入力端子１７（実際には多数
からなる）には、制御信号線２７をそれぞれ接続し、そ
の制御信号線２７をクロスバースイッチ１１を中心にプ
リント基板２２上にその外周まで配列する。そして、そ
の各制御信号線２７の各他端には、図３で示すように後
述するコネクタ２４の各接続ピン２５を着脱自在なソケ
ット２６を半田付けなどで接続する。
端子１６Ａ，１６Ｂには、図２に示すように長さの等し
い一対の通信線２３Ａ，２３Ｂの一端をそれぞれ接続
し、その各一対の通信線２３Ａ，２３Ｂからなる通信路
２３を、クロスバースイッチ１１を中心にプリント基板
２２上にその外周まで放射状に配列する。そして、その
各通信線２３Ａ，２３Ｂの各他端には、図３で示すよう
に後述するコネクタ２４の各接続ピン２５を着脱自在な
ソケット２６を半田付けなどで接続する。また、クロス
バースイッチ１１の各制御入力端子１７（実際には多数
からなる）には、制御信号線２７をそれぞれ接続し、そ
の制御信号線２７をクロスバースイッチ１１を中心にプ
リント基板２２上にその外周まで配列する。そして、そ
の各制御信号線２７の各他端には、図３で示すように後
述するコネクタ２４の各接続ピン２５を着脱自在なソケ
ット２６を半田付けなどで接続する。
【００２０】このように構成する各クロスバースイッチ
付きバス配線板１１は、図示しない支柱を介して上下方
向の同一軸線上に、コネクタ２４の接続ピン２５の配置
距離に対応する間隔で等間隔に所定の個数を連結する。
そして、このクロスバースイッチ付きバス配線板２１の
所定個の連結が終了し、クロスバースイッチ付きバス配
線板２１の各ソケット２６にコネクタ２４のピン２５を
差し込むと、図４で示すような立体形状の放射型バス２
８が形成される。
付きバス配線板１１は、図示しない支柱を介して上下方
向の同一軸線上に、コネクタ２４の接続ピン２５の配置
距離に対応する間隔で等間隔に所定の個数を連結する。
そして、このクロスバースイッチ付きバス配線板２１の
所定個の連結が終了し、クロスバースイッチ付きバス配
線板２１の各ソケット２６にコネクタ２４のピン２５を
差し込むと、図４で示すような立体形状の放射型バス２
８が形成される。
【００２１】従って、放射型バス２８は、各クロスバー
スイッチ付きバス配線板２１が上下方向の同一軸線上に
等間隔隔てて配置されるとともに、各通信路２３、各制
御信号線２７はそれぞれ同位相となる。また、この放射
型バス２８では、コネクタ２４のピン２５とソケット２
６を介して接続される一対の通信線２３Ａ，２３Ｂの集
合の単位が、クロスバースイッチ１１を中心に立体かつ
放射状のバスを形成するので、その通信路２３の各通信
線２３Ａ，２３Ｂをデータ線、アドレス線、制御線など
にそれぞれ割り当てる。
スイッチ付きバス配線板２１が上下方向の同一軸線上に
等間隔隔てて配置されるとともに、各通信路２３、各制
御信号線２７はそれぞれ同位相となる。また、この放射
型バス２８では、コネクタ２４のピン２５とソケット２
６を介して接続される一対の通信線２３Ａ，２３Ｂの集
合の単位が、クロスバースイッチ１１を中心に立体かつ
放射状のバスを形成するので、その通信路２３の各通信
線２３Ａ，２３Ｂをデータ線、アドレス線、制御線など
にそれぞれ割り当てる。
【００２２】そして、コネクタ２４に処理要素３０Ａ，
３０Ｂ，３０Ｃ・・・を実装したプリント基板３１を差
し込むと、図５で示すように放射型バス２８の周縁に沿
って処理要素３０Ａ，３０Ｂ，３０Ｃ・・・を実装した
プリント基板３１が外方に向けて配列された状態とな
る。さらに、各クロスバースイッチ付きバス配線板２１
の各制御信号線２７に接続するコネクタ２４には、クロ
スバースイッチ１１の各接点１３，１４を開閉制御する
クロスバースイッチコントローラ３２を実装したプリン
ト基板３１を差し込む。なお、各プリント基板３１に搭
載する処理要素３０Ａ，３０Ｂ，３０Ｃ・・・の例とし
ては、プロセッサ（ＣＰＵ）や各種のメモリのほかに、
キーボードや表示装置などの入出力装置を制御する入出
力プロセッサがある。
３０Ｂ，３０Ｃ・・・を実装したプリント基板３１を差
し込むと、図５で示すように放射型バス２８の周縁に沿
って処理要素３０Ａ，３０Ｂ，３０Ｃ・・・を実装した
プリント基板３１が外方に向けて配列された状態とな
る。さらに、各クロスバースイッチ付きバス配線板２１
の各制御信号線２７に接続するコネクタ２４には、クロ
スバースイッチ１１の各接点１３，１４を開閉制御する
クロスバースイッチコントローラ３２を実装したプリン
ト基板３１を差し込む。なお、各プリント基板３１に搭
載する処理要素３０Ａ，３０Ｂ，３０Ｃ・・・の例とし
ては、プロセッサ（ＣＰＵ）や各種のメモリのほかに、
キーボードや表示装置などの入出力装置を制御する入出
力プロセッサがある。
【００２３】次に、このように構成する実施例の並列処
理の実行の流れについて、図６を参照して説明する。
理の実行の流れについて、図６を参照して説明する。
【００２４】いま、与えられた問題（例えばカラー画像
処理）を解決するために逐次型言語（例えばフォートラ
ン）、または並列型言語で作成したプログラムが所定の
メモリに格納されているものとする。
処理）を解決するために逐次型言語（例えばフォートラ
ン）、または並列型言語で作成したプログラムが所定の
メモリに格納されているものとする。
【００２５】逐次型言語で作成されたプログラムの場合
には、並列化コンパイラがそのプログラムから並列に実
行可能な部分を見い出だし、並列動作（タスク）に分解
して仕事の順序付けをする。一方、並列型言語で作成さ
れたプログラムの場合には、並列言語コンパイラが並列
部を抽出する。その結果、並列マシンコードが作成され
る。
には、並列化コンパイラがそのプログラムから並列に実
行可能な部分を見い出だし、並列動作（タスク）に分解
して仕事の順序付けをする。一方、並列型言語で作成さ
れたプログラムの場合には、並列言語コンパイラが並列
部を抽出する。その結果、並列マシンコードが作成され
る。
【００２６】次いで、並列マシン上のオペレーティング
システムが動的なプロセッサの割り当てを行ない、これ
に基づいて各クロスバースイッチ１１の切り換え制御ス
ケジュールを決定し、並列実行を管理する。これによ
り、クロスバースイッチコントローラ３２は、スケジュ
ールに基づいて各クロスバースイッチ１１の各接点１
３，１４を切り換え制御し、処理要素３０Ａ，３０Ｂ，
３０Ｃ・・・である複数の各プロセッサは、プログラム
に基づいてデータを同時に並列処理する。
システムが動的なプロセッサの割り当てを行ない、これ
に基づいて各クロスバースイッチ１１の切り換え制御ス
ケジュールを決定し、並列実行を管理する。これによ
り、クロスバースイッチコントローラ３２は、スケジュ
ールに基づいて各クロスバースイッチ１１の各接点１
３，１４を切り換え制御し、処理要素３０Ａ，３０Ｂ，
３０Ｃ・・・である複数の各プロセッサは、プログラム
に基づいてデータを同時に並列処理する。
【００２７】しかもこの実施例では、クロスバースイッ
チ１１を上下方向に同一軸線上に配置し、これらクロス
バースイッチ１１を中心に、上下方向に関連する一対の
通信線２３Ａ，２３Ｂの集合の単位からな立体状の放射
型バス２８を形成するようにした。従って、この実施例
では、例えばバスを構成する一方の通信線２３Ａ群を入
力用に、また他方の通信線２３Ｂ群を出力用にそれぞれ
同時使用できるので、たとえば１つの処理要素３０Ａが
他の２つの処理要素３０Ｂ，３０Ｃとデータ転送を同時
にでき、もってデータの高速処理化が図れる。
チ１１を上下方向に同一軸線上に配置し、これらクロス
バースイッチ１１を中心に、上下方向に関連する一対の
通信線２３Ａ，２３Ｂの集合の単位からな立体状の放射
型バス２８を形成するようにした。従って、この実施例
では、例えばバスを構成する一方の通信線２３Ａ群を入
力用に、また他方の通信線２３Ｂ群を出力用にそれぞれ
同時使用できるので、たとえば１つの処理要素３０Ａが
他の２つの処理要素３０Ｂ，３０Ｃとデータ転送を同時
にでき、もってデータの高速処理化が図れる。
【００２８】以上の実施例では、クロスバースイッチ付
きバス配線板２１を片面のプリント基板としたが、これ
に代えてプリント基板を両面板や多層板にしても良い。
きバス配線板２１を片面のプリント基板としたが、これ
に代えてプリント基板を両面板や多層板にしても良い。
【００２９】このような実施例をカラー画像処理に使用
すると、表示装置などの出力時おいて、赤、緑、青の各
色のメモリを中心として処理したデータをＩ／ＯＣＰＵ
側に切り換えることによりメモリ間のデータ転送を省略
できる。
すると、表示装置などの出力時おいて、赤、緑、青の各
色のメモリを中心として処理したデータをＩ／ＯＣＰＵ
側に切り換えることによりメモリ間のデータ転送を省略
できる。
【００３０】また、カラー印刷に使用すると、イエロ
ー、シアン、マゼンタ、ブラックの４色に対し、特定の
ＣＰＵを接続し、並行処理を行ったり、大量データ処理
の場合にメモリを分割し、ＣＰＵの処理領域を分散する
ことができる。この場合にも、バスネックも無駄なデー
タ転送を行わないため非常に高速に処理できる。
ー、シアン、マゼンタ、ブラックの４色に対し、特定の
ＣＰＵを接続し、並行処理を行ったり、大量データ処理
の場合にメモリを分割し、ＣＰＵの処理領域を分散する
ことができる。この場合にも、バスネックも無駄なデー
タ転送を行わないため非常に高速に処理できる。
【００３１】さらに、アニメーションなどの動画像を生
成する場合には、１フレームごとに別個のＣＰＵが処理
を行うことにより、超高速の処理が可能となりリアルタ
イム処理ができる。
成する場合には、１フレームごとに別個のＣＰＵが処理
を行うことにより、超高速の処理が可能となりリアルタ
イム処理ができる。
【００３２】
【発明の効果】以上のように第１発明のクロスバースイ
ッチは、一対の信号線を一単位として信号路を構成した
ので、メモリやプロセッサなどの処理要素の連結素子と
して使用する場合には、一方の信号線を入力用に、また
他方の信号線を出力用に使用できる。その結果、１つの
処理要素が他の２つの処理要素とデータ転送が同時にで
きるようになり、もってデータの高速処理化に寄与でき
る。
ッチは、一対の信号線を一単位として信号路を構成した
ので、メモリやプロセッサなどの処理要素の連結素子と
して使用する場合には、一方の信号線を入力用に、また
他方の信号線を出力用に使用できる。その結果、１つの
処理要素が他の２つの処理要素とデータ転送が同時にで
きるようになり、もってデータの高速処理化に寄与でき
る。
【００３３】また、第２発明の並列処理装置は、第１発
明のクロスバースイッチを上下方向に配置し、これらク
ロスバースイッチを中心に、上下方向に関連する一対の
通信線の集合の単位からな立体状の放射型バスを形成す
るようにした。従って、第２発明では、バスを構成する
一方の通信線群を入力用に、また他方の通信線群を出力
用に使用できるので、これらの両通信線群を同時に使用
して１つの処理要素が他の２つの処理要素とデータ転送
を同時にできるようになり、もってデータの高速処理化
が実現でき、しかもデータを並列処理する上で自由度が
大きくなる。
明のクロスバースイッチを上下方向に配置し、これらク
ロスバースイッチを中心に、上下方向に関連する一対の
通信線の集合の単位からな立体状の放射型バスを形成す
るようにした。従って、第２発明では、バスを構成する
一方の通信線群を入力用に、また他方の通信線群を出力
用に使用できるので、これらの両通信線群を同時に使用
して１つの処理要素が他の２つの処理要素とデータ転送
を同時にできるようになり、もってデータの高速処理化
が実現でき、しかもデータを並列処理する上で自由度が
大きくなる。
【００３４】さらに、第２発明の並列処理装置では、各
通信線の長さがそれぞれ等しくかつクロスバースイッチ
は集積回路化して超小型なので、各処理要素の間はいず
れも電気的にほぼ等距離で、全ての処理要素間の通信距
離がほぼ均一化する。その結果、第２発明の並列処理装
置では、高速かつ正確な通信制御ができるので、安定し
た高速通信が可能となる。
通信線の長さがそれぞれ等しくかつクロスバースイッチ
は集積回路化して超小型なので、各処理要素の間はいず
れも電気的にほぼ等距離で、全ての処理要素間の通信距
離がほぼ均一化する。その結果、第２発明の並列処理装
置では、高速かつ正確な通信制御ができるので、安定し
た高速通信が可能となる。
【図１】第１発明であるクロスバースイッチの一例を示
す等価回路である。
す等価回路である。
【図２】第２発明の構成の基本単位となるクロスバース
イッチ付き配線板の一例を示す平面図である。
イッチ付き配線板の一例を示す平面図である。
【図３】第２発明にかかるソケットの一例を示す断面図
である。
である。
【図４】第２発明にかかる放射型バスの一例を示す全体
斜視図である。
斜視図である。
【図５】第２発明の実施例を示す全体斜視図である。
【図６】その実施例の並列処理の実行の流れの一例を説
明する図である。
明する図である。
【図７】従来装置の一例を示す図である。
１１ クロスバースイッチ
１２ 信号路
１２Ａ，１２Ｂ 信号線
１３，１４ 接点
１５ 制御用信号線
１６ 通信用端子
１７ 制御入力端子
２１ クロスバースイッチ付きバス配線板
２２ プリント基板
２３Ａ，２３Ｂ 通信線
２７ 制御信号線
２８ 放射型バス
３０ 処理要素
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年５月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【作用】このように構成する第１発明のクロスバースイ
ッチでは、一対の信号線１２Ａ，１２Ｂを一単位として
信号路１２を構成し、この信号路１２を格子状に配置す
るものである。従って、このスイッチをメモリ１８やプ
ロセッサ１９Ａ〜１９Ｃなどの処理要素の結合素子とし
て使用する場合には、各処理要素は一方の信号線を入力
用に、また他方の信号線を出力用に同時使用できるの
で、１つの処理要素が他の２つの処理要素とデータ転送
が同時にでき、もってデータの高速処理化が可能にな
る。
ッチでは、一対の信号線１２Ａ，１２Ｂを一単位として
信号路１２を構成し、この信号路１２を格子状に配置す
るものである。従って、このスイッチをメモリ１８やプ
ロセッサ１９Ａ〜１９Ｃなどの処理要素の結合素子とし
て使用する場合には、各処理要素は一方の信号線を入力
用に、また他方の信号線を出力用に同時使用できるの
で、１つの処理要素が他の２つの処理要素とデータ転送
が同時にでき、もってデータの高速処理化が可能にな
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】すなわち、クロスバースイッチ１１は、図
１で示すように、一対の信号線１２Ａ，１２Ｂを一単位
とする信号路１２を格子状に配置し、その配置した信号
線１２Ａの各交差部に開閉自在な接点１３をそれぞれ設
けると共に、信号線１２Ｂの各交差部に開閉自在な接点
１４をそれぞれ設け、これらを集積回路化したものであ
る。そして、各信号線１２Ａ、および各信号線１２Ｂの
一端は一対の通信用端子１６Ａ，１６Ｂにそれぞれ接続
し、各接点１３，１４は制御用信号線１５を介して制御
入力端子１７に接続する。なお、クロスバースイッチ１
１は、上記の端子の他に図示しない電源端子、グランド
端子などを有する。
１で示すように、一対の信号線１２Ａ，１２Ｂを一単位
とする信号路１２を格子状に配置し、その配置した信号
線１２Ａの各交差部に開閉自在な接点１３をそれぞれ設
けると共に、信号線１２Ｂの各交差部に開閉自在な接点
１４をそれぞれ設け、これらを集積回路化したものであ
る。そして、各信号線１２Ａ、および各信号線１２Ｂの
一端は一対の通信用端子１６Ａ，１６Ｂにそれぞれ接続
し、各接点１３，１４は制御用信号線１５を介して制御
入力端子１７に接続する。なお、クロスバースイッチ１
１は、上記の端子の他に図示しない電源端子、グランド
端子などを有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】しかもこの実施例では、クロスバースイッ
チ１１を上下方向に同一軸線上に配置し、これらクロス
バースイッチ１１を中心に、上下方向に関連する一対の
通信線２３Ａ，２３Ｂの集合の単位からなる立体状の放
射型バス２８を形成するようにした。従って、この実施
例では、例えばバスを構成する一方の通信線２３Ａ群を
入力用に、また他方の通信線２３Ｂ群を出力用にそれぞ
れ同時使用できるので、たとえば１つの処理要素３０Ａ
が他の２つの処理要素３０Ｂ，３０Ｃとの間でデータ転
送を同時にでき、もってデータの高速処理化が図れる。
チ１１を上下方向に同一軸線上に配置し、これらクロス
バースイッチ１１を中心に、上下方向に関連する一対の
通信線２３Ａ，２３Ｂの集合の単位からなる立体状の放
射型バス２８を形成するようにした。従って、この実施
例では、例えばバスを構成する一方の通信線２３Ａ群を
入力用に、また他方の通信線２３Ｂ群を出力用にそれぞ
れ同時使用できるので、たとえば１つの処理要素３０Ａ
が他の２つの処理要素３０Ｂ，３０Ｃとの間でデータ転
送を同時にでき、もってデータの高速処理化が図れる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】このような実施例をカラー画像処理に使用
すると、表示装置などの出力時において、赤、緑、青の
各色のメモリを中心として処理したデータをＩ／ＯＣＰ
Ｕ側に切り換えることによりメモリ間のデータ転送を省
略できる。
すると、表示装置などの出力時において、赤、緑、青の
各色のメモリを中心として処理したデータをＩ／ＯＣＰ
Ｕ側に切り換えることによりメモリ間のデータ転送を省
略できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】また、カラー印刷に使用すると、イエロ
ー、シアン、マゼンタ、ブラックの４色に対し、特定の
ＣＰＵを接続し、並行処理を行ったり、大量データ処理
の場合にメモリを分割し、ＣＰＵの処理領域を分散する
ことができる。この場合にも、バスネックは無駄なデー
タ転送を行わないため非常に高速に処理できる。
ー、シアン、マゼンタ、ブラックの４色に対し、特定の
ＣＰＵを接続し、並行処理を行ったり、大量データ処理
の場合にメモリを分割し、ＣＰＵの処理領域を分散する
ことができる。この場合にも、バスネックは無駄なデー
タ転送を行わないため非常に高速に処理できる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】
【発明の効果】以上のように第１発明のクロスバースイ
ッチは、一対の信号線を一単位として信号路を構成した
ので、メモリやプロセッサなどの処理要素の連結素子と
して使用する場合には、一方の信号線を入力用に、また
他方の信号線を出力用に使用できる。その結果、１つの
処理要素が他の２つの処理要素との間でデータ転送が同
時にできるようになり、もってデータの高速処理化に寄
与できる。
ッチは、一対の信号線を一単位として信号路を構成した
ので、メモリやプロセッサなどの処理要素の連結素子と
して使用する場合には、一方の信号線を入力用に、また
他方の信号線を出力用に使用できる。その結果、１つの
処理要素が他の２つの処理要素との間でデータ転送が同
時にできるようになり、もってデータの高速処理化に寄
与できる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】また、第２発明の並列処理装置は、第１発
明のクロスバースイッチを上下方向に配置し、これらク
ロスバースイッチを中心に、上下方向に関連する一対の
通信線の集合の単位からなる立体状の放射型バスを形成
するようにした。従って、第２発明では、バスを構成す
る一方の通信線群を入力用に、また他方の通信線群を出
力用に使用できるので、これらの両通信線群を同時に使
用して１つの処理要素が他の２つの処理要素との間でデ
ータ転送を同時にできるようになり、もってデータの高
速処理化が実現でき、しかもデータを並列処理する上で
自由度が大きくなる。
明のクロスバースイッチを上下方向に配置し、これらク
ロスバースイッチを中心に、上下方向に関連する一対の
通信線の集合の単位からなる立体状の放射型バスを形成
するようにした。従って、第２発明では、バスを構成す
る一方の通信線群を入力用に、また他方の通信線群を出
力用に使用できるので、これらの両通信線群を同時に使
用して１つの処理要素が他の２つの処理要素との間でデ
ータ転送を同時にできるようになり、もってデータの高
速処理化が実現でき、しかもデータを並列処理する上で
自由度が大きくなる。
Claims (2)
- 【請求項１】一対の信号線からなる信号路を格子状に配
置し、その配置した前記各信号線の各交差部に開閉自在
な接点をそれぞれ設けると共に、前記各接点を制御用信
号線に接続し、これらを集積回路により形成したことを
特徴とするクロスバースイッチ。 - 【請求項２】前記クロスバースイッチを円形基板の中心
に設け、そのクロスバースイッチの各一対の通信用端子
に長さの等しい各一対の通信線を接続し、その各一対の
通信線からなる通信路を前記円形基板上にその外周まで
放射状に配列するとともに、前記クロスバースイッチの
各接点の制御入力端子に各制御信号線を接続し、その各
制御信号線を前記円形基板上に配列してクロスバースイ
ッチ付きバス配線板を形成し、そのクロスバースイッチ
付きバス配線板を同一軸線上に所定の間隔をあけて複数
個配置して放射型バスを形成し、その放射型バスの周縁
に沿って処理要素を外方に向けて配列するとともに、そ
の処理要素を前記放射型バスの各先端部に電気的に接続
し、前記クロスバースイッチの各接点をあらかじめ定め
た手順により開閉制御する制御手段を、前記各制御信号
線に電気的に接続してなる並列処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180318A JPH052570A (ja) | 1991-06-25 | 1991-06-25 | クロスバースイツチおよびそれを使用した並列処理装置 |
| IL102211A IL102211A0 (en) | 1991-06-25 | 1992-06-16 | Crossbar switch and parallel processing system using the same |
| CA002071447A CA2071447A1 (en) | 1991-06-25 | 1992-06-17 | Crossbar switch and parallel processing system using the same |
| AU18363/92A AU1836392A (en) | 1991-06-25 | 1992-06-18 | Crossbar switch and parallel processing system using the same |
| EP92305659A EP0520706A1 (en) | 1991-06-25 | 1992-06-19 | Integrated crossjoint switch and parallel processing system using the same |
| KR1019920011136A KR930001083A (ko) | 1991-06-25 | 1992-06-25 | 크로스바 스위치 및 그것을 사용한 병렬 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180318A JPH052570A (ja) | 1991-06-25 | 1991-06-25 | クロスバースイツチおよびそれを使用した並列処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052570A true JPH052570A (ja) | 1993-01-08 |
Family
ID=16081119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180318A Withdrawn JPH052570A (ja) | 1991-06-25 | 1991-06-25 | クロスバースイツチおよびそれを使用した並列処理装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0520706A1 (ja) |
| JP (1) | JPH052570A (ja) |
| KR (1) | KR930001083A (ja) |
| AU (1) | AU1836392A (ja) |
| CA (1) | CA2071447A1 (ja) |
| IL (1) | IL102211A0 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999046685A1 (fr) * | 1998-03-12 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Selecteur de bus et systeme de circuit integre |
| KR100803482B1 (ko) * | 1999-07-28 | 2008-02-14 | 엔엑스피 비 브이 | 전압/전류 변환 장치 |
| US7550936B2 (en) | 2005-02-18 | 2009-06-23 | Nidec Sankyo Corporation | Fan motor drive control apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9513695D0 (en) * | 1995-07-05 | 1995-09-06 | Power X Limited | Integrated circuit |
| KR100594967B1 (ko) * | 2004-11-29 | 2006-06-30 | 한국과학기술원 | 크로스바 스위치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2188211B (en) * | 1986-03-18 | 1990-01-04 | Stc Plc | Semi-conductor switch array |
| WO1988008167A1 (en) * | 1987-04-06 | 1988-10-20 | Lee Data Corporation | Parallel networking architecture |
| JP2582598B2 (ja) * | 1987-12-24 | 1997-02-19 | 株式会社リコー | 不定形通信網のノード装置 |
-
1991
- 1991-06-25 JP JP3180318A patent/JPH052570A/ja not_active Withdrawn
-
1992
- 1992-06-16 IL IL102211A patent/IL102211A0/xx unknown
- 1992-06-17 CA CA002071447A patent/CA2071447A1/en not_active Abandoned
- 1992-06-18 AU AU18363/92A patent/AU1836392A/en not_active Abandoned
- 1992-06-19 EP EP92305659A patent/EP0520706A1/en not_active Withdrawn
- 1992-06-25 KR KR1019920011136A patent/KR930001083A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999046685A1 (fr) * | 1998-03-12 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Selecteur de bus et systeme de circuit integre |
| KR100803482B1 (ko) * | 1999-07-28 | 2008-02-14 | 엔엑스피 비 브이 | 전압/전류 변환 장치 |
| US7550936B2 (en) | 2005-02-18 | 2009-06-23 | Nidec Sankyo Corporation | Fan motor drive control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| AU1836392A (en) | 1993-01-07 |
| KR930001083A (ko) | 1993-01-16 |
| CA2071447A1 (en) | 1992-12-26 |
| EP0520706A1 (en) | 1992-12-30 |
| IL102211A0 (en) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950008232B1 (ko) | 병렬 처리장치 | |
| US3753234A (en) | Multicomputer system with simultaneous data interchange between computers | |
| EP0206580A3 (en) | Method and apparatus for interconnecting processors in a hyper-dimensional array | |
| JPH06290157A (ja) | 網 | |
| US6549954B1 (en) | Object oriented on-chip messaging | |
| JPH052570A (ja) | クロスバースイツチおよびそれを使用した並列処理装置 | |
| JPH0743699B2 (ja) | 並列処理装置 | |
| JPH10116136A (ja) | 回路基板装置 | |
| JPS55150221A (en) | Semiconductor fabricating process control system | |
| JPH055379B2 (ja) | ||
| JPH04181410A (ja) | 並列処理装置 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH04191956A (ja) | 並列処理装置 | |
| JPS63286954A (ja) | マイクロプロセツサ | |
| JPH02241062A (ja) | 半導体装置のセル配置方法 | |
| GB2003304A (en) | Computer system | |
| JPH01304675A (ja) | コネクタ | |
| Rimmer | An introduction to the FASTBUS system | |
| US7977973B2 (en) | Electronic basic unit for a system on chip | |
| JPS63163949A (ja) | マルチプロセツサシステム | |
| JPH0456150A (ja) | 大規模集積回路 | |
| JPH1153298A (ja) | メモリアドレスラッチ方式 | |
| JPH04349563A (ja) | ソフトウェアダウンロード方式 | |
| JPS63128459A (ja) | 画像デ−タバス | |
| JPS6242640A (ja) | 二次局制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |