KR100594967B1 - 크로스바 스위치 - Google Patents
크로스바 스위치 Download PDFInfo
- Publication number
- KR100594967B1 KR100594967B1 KR1020040098425A KR20040098425A KR100594967B1 KR 100594967 B1 KR100594967 B1 KR 100594967B1 KR 1020040098425 A KR1020040098425 A KR 1020040098425A KR 20040098425 A KR20040098425 A KR 20040098425A KR 100594967 B1 KR100594967 B1 KR 100594967B1
- Authority
- KR
- South Korea
- Prior art keywords
- transmission line
- crossbar switch
- shared transmission
- input
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 크로스바 스위치에 관한 것으로서, 크로스바 스위치의 입/출력 포트가 공유할 수 있는 버스 형태의 공유 전송선을 추가하고 입/출력 포트의 대역폭 사용량에 따라 동적으로 추가된 공유 전송선을 할당함으로써 작은 면적 증가를 통해 유효 대역폭을 향상시킬 수 있는 이점이 있다.
크로스바, 스위치, 공유, 버퍼풀, 대역폭, 면적
Description
도 1은 일반적인 크로스바 스위치를 나타낸 구성도이다.
도 2는 본 발명에 의한 크로스바 스위치를 나타낸 구성도이다.
도 3은 본 발명에 의한 크로스바 스위치의 입력포트로써 공유 전송선을 사용하지 않을 경우의 동작을 나타낸 구성도이다.
도 4는 본 발명에 의한 크로스바 스위치의 입력포트로써 공유 전송선을 사용할 경우의 동작을 나타낸 구성도이다.
도 5는 본 발명에 의한 크로스바 스위치의 출력포트로써 공유 전송선을 사용하지 않을 경우의 동작을 나타낸 구성도이다.
도 6은 본 발명에 의한 크로스바 스위치의 출력포트로써 공유 전송선을 사용할 경우의 동작을 나타낸 구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
20 : 크로스바 스위치 패브릭부
105 : 버스 스케줄러 110 : 공유 전송선
201 : 제 1멀티플렉서 202 : 제 2멀티플렉서
203 : 입력선택 스위치 204, 205, 206 : 입력버퍼
207 : 먹스 제어부 301 : 제 1디멀티플렉서
302 : 제 2디멀티플렉서 303 : 디먹스 제어부
304 : 출력버퍼 305 : 출력선택 스위치
IN1∼IN8 : 제 1내지 제 8입력포트
OUT1∼OUT8 : 제 1내지 제 8출력포트
본 발명은 크로스바 스위치에 관한 것으로서, 보다 상세하게는 크로스바 스위치의 입/출력 포트가 공유할 수 있는 버스 형태의 공유 전송선을 추가하고 입/출력 포트의 대역폭 사용량에 따라 동적으로 추가된 공유 전송선을 할당함으로써 작은 면적 증가를 통해 유효 대역폭을 향상시킬 수 있도록 한 크로스바 스위치에 관한 것이다.
크로스바 스위치는 가로세로 井자형으로 배치되어 통신망에서 사용되는 스위치 또는 라우터 뿐만 아니라 온-칩에서의 통신구조물, 그리고 멀티프로세서간의 네트웍을 구성하는데 필수부품으로 사용되고 있다.
도 1은 종래의 일반적인 크로스바 스위치를 나타낸 구성도이다.
여기에 도시된 크로스바 스위치의 패브릭은 8x8 구조로써 제 3입력포트(IN3) 에서 제 8출력포트(OUT8)로 데이터가 전송되기를 원한다고 가정할 때 우선 스케줄러(10)의 REQ3 입력에 제 8출력포트(OUT8)로 가겠다는 정보가 실리게 된다. 스케줄러(10)는 제 8출력포트(OUT8)를 원하는 입력포트 중에 내부적 알고리즘을 통해 하나의 입력포트를 선택하게 된다.
여기에서 제 3입력포트(IN3)가 선택이 되었다고 할 때 스케줄러(10)는 8비트를 가진 제어신호 Grant8<1:8> 출력에 제 3입력포트(IN3)를 선택하기 위한 정보를 싣는다. 즉, N38의 트랜지스터의 게이트로 들어가는 Grant8<3>에만 '1'이 되고 나머지 Grant8<1:2>, Grant8<4:8>은 '0'으로 만든다.
그러면, 점선을 따라 제 3입력포트(IN3)에서 제 8출력포트(OUT8)로 크로스바가 연결되어 패스가 형성된다.
이와 같은 크로스바 스위치에서 각 입/출력 포트의 대역폭은 (1회 데이터 전송량) x (초당 데이터 전송 회수)로 계산되기 때문에 대역폭을 늘리기 위한 방법으로써는 크게 크로스바 스위치의 동작속도를 높이거나 각 입/출력 포트의 데이터 전송선의 비트 수(폭)를 늘리는 두 가지 방법이 있다.
먼저, 크로스바 스위치의 동작속도를 높이는 방법은 크로스바 스위치가 제작될 반도체 공정에 의해 동작속도의 한계가 정해져 있어 어려울 뿐만 아니라 이를 극복하기 위해 크로스바 스위치의 부분 활성화(Partial activation)와 같은 방법을 사용하더라도 그 속도 향상 폭은 크지 않은 문제점이 있다.
또한, 크로스바 스위치의 각 입/출력 포트의 전송선의 수를 늘리는 방법의 경우에는 크로스바 스위치의 구조상 대역폭을 n배 만큼 늘리기 위해 전송선의 수를 n배 만큼 늘리면 크로스바 스위치의 면적이 n2 배 만큼 늘어나게 되지만 각 입/출력 포트의 사용량은 시간에 따라 증가하기도 하고 감소하기도 하기 때문에 모든 입/출력 포트에 대해서 전송선 수를 늘려 놓을 경우 이를 사용하지 않는 경우가 많이 발생하게 되어 늘어나는 면적에 비해 속도 향상 폭이 작아 효율적이지 못한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 크로스바 스위치의 입/출력 포트가 공유할 수 있는 버스 형태의 공유 전송선을 추가하고 입/출력 포트의 대역폭 사용량에 따라 동적으로 추가된 공유 전송선을 할당함으로써 작은 면적 증가를 통해 유효 대역폭을 향상시킬 수 있도록 한 크로스바 스위치를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 다수개의 입력포트와 다수개의 출력포트로 이루어진 크로스바 스위치에 있어서, 다수개의 입력포트와 다수개의 출력포트가 공유할 수 있는 적어도 하나 이상의 공유 전송선과, 다수개의 입력포트로부터 버퍼상태를 입력받아 적어도 하나 이상의 공유 전송선을 공유할 다수개의 입력포트와 다수개의 출력포트 중 각각 어느 하나를 선택하기 위한 제어신호를 출력 하는 버스 스케줄러를 더 포함하여 이루어진 것을 특징으로 한다.
본 발명에서, 적어도 하나 이상의 공유 전송선은 버스형태인 것을 특징으로 한다.
본 발명에서, 적어도 하나 이상의 공유 전송선을 통해 데이터가 전송될 경우 공유 전송선의 사용 여부를 나타내는 출력포트 선택 제어신호를 함께 전송하여 다수개의 입력포트 중 하나에서 다수개의 출력포트 중 어느 하나로 데이터가 전송될 경우 버스 형태의 공유 전송선을 사용하는 전송인지 기존의 크로스바 스위치의 전송선만을 사용하는 전송인지를 나타내도록 하는 것을 특징으로 한다.
본 발명에서, 다수개의 입력포트는 적어도 하나 이상의 공유 전송선으로 데이터를 출력하기 위한 적어도 하나 이상의 멀티플렉서와, 버스 스케줄러의 제어에 따라 적어도 하나 이상의 멀티플렉서를 활성화시키기 위한 먹스 제어부가 더 포함된 것을 특징으로 한다.
본 발명에서, 다수개의 출력포트는 적어도 하나 이상의 공유 전송선으로부터 데이터를 입력받기 위한 적어도 하나 이상의 디멀티플렉서와, 적어도 하나 이상의 공유 전송선의 사용여부에 따라 출력포트 선택 제어신호에 의해 적어도 하나 이상의 디멀티플렉서를 활성화시키기 위한 디먹스 제어부가 더 포함된 것을 특징으로 한다.
본 발명에서, 멀티플렉서와 디멀티플렉서의 수를 통해 직렬화 비율(Serialization ratio)을 바꾸어 다수개의 입력포트와 다수개의 출력포트의 대역폭을 동적으로 조절할 수 있는 것을 특징으로 한다.
이와 같이 이루어진 본 발명은 적어도 하나 이상의 공유 전송선을 추가적으로 설치한 후 버스 스케줄러에서 다수개의 입력포트의 버퍼 상태가 버퍼풀(Buffer Full)인 입력포트와 버퍼풀인 입력포트의 데이터를 스위칭하여 출력할 출력포트에게 하나 이상의 공유 전송선을 사용하여 데이터를 전송할 수 있도록 동적으로 할당함으로써 크로스바 스위치의 유효 대역폭을 늘릴 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2는 본 발명에 의한 크로스바 스위치를 나타낸 블록구성도이다.
여기에 도시된 본 발명의 실시예에 의한 크로스바 스위치의 패브릭은 4x4 구조로써 제 1내지 제 4 입력포트(IN1∼IN4)와 제 1내지 제 4 출력포트(OUT1∼OUT4)가 공유할 수 있는 공유 전송선(110)과, 제 1내지 제 4 입력포트(IN1∼IN4)로부터 버퍼상태를 입력받아 공유 전송선(110)을 공유할 제 1내지 제 4 입력포트(IN1∼IN4)와 제 1내지 제 4 출력포트(OUT1∼OUT4) 중 각각 어느 하나를 선택하기 위한 제어신호를 출력하는 버스 스케줄러(105)를 더 포함하여 이루어진다.
이때 크로스바 스위치는 도 1과 같은 일반적인 크로스바 스위치로써 각 출력포트의 스케줄러(Scheduler)의 동작과 전송 제어(Flow control) 회로는 일반적으로 사용되는 회로를 사용하여 구현할 수 있기 때문에 따로 표시하거나 설명하지 않았다.
이와 같이 공유 전송선(110)을 추가적으로 설치한 후 버스 스케줄러(105)에서 제 1내지 제 4 입력포트(IN1∼IN4)의 입력버퍼 상태가 버퍼풀(Buffer Full)인 입력포트와 버퍼풀인 입력포트의 데이터를 스위칭하여 출력할 출력포트에게 공유 전송선(110)을 사용하여 데이터를 전송할 수 있도록 동적으로 할당함으로써 크로스바 스위치의 유효 대역폭을 늘릴 수 있도록 한다.
즉, 제 1입력포트(IN1)에서 제 2출력포트(OUT2)로 데이터를 전송하고, 제 4입력포트(IN4)에서 제 3출력포트(OUT3)로 데이터를 전송할 때 제 1입력포트(IN1)의 입력버퍼는 버퍼풀이 되고 제 4입력포트(IN4)의 입력버퍼는 버퍼풀이 아닐 경우 제 1입력포트(IN1)에게 버퍼풀인 상태를 버스 스케줄러(105)에게 통지하면 버스 스케줄러(105)에서 제 1입력포트(IN1)에게 공유 전송선(110)을 사용하여 데이터를 전송할 수 있도록 스위칭하며 아울러 제 1입력포트(IN1)와 패스가 형성된 제 2출력포트(OUT2)에게 공유 전송선(110)을 사용할 수 있도록 제어신호를 출력함으로써 제 1입력포트(IN1)에서 제 2출력포트(OUT2)로 전송되는 유효 대역폭을 늘릴 수 있게 된다.
한편, 이와 같은 크로스바 스위치를 구현하기 위한 입력포트를 도 3과 도 4에 도시하였으며, 출력포트는 도 5와 도 6에 도시하였다.
이때 도 3과 도 5는 공유 전송선을 사용하지 않을 경우의 동작을 나타낸 도면이고, 도 4와 도 6은 공유 전송선을 사용하는 경우의 동작을 나타낸 도면이다.
먼저, 본 발명에 의한 입력포트를 나타낸 도 3과 도 4에 도시된 바와 같이 입력포트는 일반적인 입력포트에 부가하여 버스 스케줄러(105)의 제어에 따라 공유 전송선(110)으로 입력버퍼(204, 205, 206)의 데이터를 선택적으로 전송하기 위한 제 2멀티플렉서(202)가 구비되고, 크로스바 스위치 패브릭부(20)를 통해 입력버퍼(204, 205, 206)의 데이터를 전송하기 위한 제 1멀티플렉서(201)와 제 2멀티플렉서(202)를 버스 스케줄러(105)에 의해 선택적으로 제어하기 위한 먹스 제어부(207)와, 제 2멀티플렉서(202)의 출력값을 버스 스케줄러(105)의 제어에 따라 공유 전송선(110)으로 출력하기 위한 입력선택 스위치(203)를 더 구비하여 이루어진다.
또한, 본 실시예에서는 한 패킷을 한번에 전송하게 되면 필요한 전송선의 수가 너무 많기 때문에 한 패킷을 여러 번에 나누어 전송하는 직렬화 기법을 사용하였다.
이럴 경우 크로스바 스위치의 전송속도는 입력으로 전달되는 패킷을 몇 회에 걸쳐 나누어 전송하는지에 따라 결정되게 되는데, 공유 전송선(110)의 사용여부에 따라 동적으로 패킷을 몇 번에 걸쳐 나누어 전송할 지를 조절할 수 있으므로 결국 입력포트의 대역폭을 동적으로 조절 할 수 있게 된다.
이와 같이 이루어진 입력포트의 동작과정을 설명하면 다음과 같다.
도 3내지 도 4에 도시된 입력버퍼(206)에 표시된 <1> <2> <3> <4> 숫자는 하나의 패킷이 크로스바 스위치 상에서 여러 번에 걸쳐 나누어 전송되는 순서를 나타낸 것이다.
따라서 도 3에 도시된 바와 같이 공유 전송선(110)을 사용하지 않을 경우에는 제 1멀티플렉서(201)만 사용하여 88비트의 입력패킷을 22비트씩 4번의 클럭 사이클에 걸쳐 크로스바 스위치 패브릭부(20)를 통해 전송한다.
그리고, 도 4에 도시된 바와 같이 공유 전송선(105)을 사용할 경우에는 입력버퍼(204, 205, 206)의 상태를 판단하여 입력버퍼(204, 205, 206)가 모두 차 있을 경우 버퍼풀(Buffer Full) 신호를 발생시켜 버스 스케줄러(105)로 출력하여 공유 전송선(110)의 사용을 요청한다.
그러면 버스 스케줄러(105)로부터 공유 전송선(110)의 사용허가를 받아 먹스 제어부(207)에서 제 1멀티플렉서(201)와 제 2멀티플렉서(202)를 모두 활성화시켜 88비트의 입력패킷을 44비트씩 2번의 클럭 사이클에 걸쳐 전송하여 제 1멀티플렉서(201)만을 사용할 경우보다 두 배의 전송속도를 낼 수 있도록 한다.
이때, 공유 전송선(110)을 사용할 경우 제 1멀티플렉서(201)를 통해 전달되는 패킷에서 약속된 한 비트를 변경하여 출력포트에게 공유 전송선을 사용한 전송임을 알 수 있도록 출력포트 선택 제어신호를 출력한다.
다음으로, 본 발명에 의한 출력포트를 나타낸 도 5와 도 6에 도시된 바와 같이 출력포트는 크로스바 스위치 패브릭부(20)를 통해 입력되는 데이터를 수신하기 위한 제 1디멀티플렉서(301)와, 공유 전송선(110)을 통해 전송된 데이터를 수신하기 위한 제 2디멀티플렉서(302)와, 크로스바 스위치 패브릭부(20)를 통해 입력되는 공유 전송선(110)의 사용여부에 대한 출력포트 선택 제어신호에 따라 제 1디멀티플렉서(301)와 제 2디멀티플렉서(302)를 선택적으로 제어하기 위한 디먹스 제어부(303)와, 디먹스 제어부(303)의 제어에 따라 공유 전송선(110)과 제 2디멀티플렉서(302)를 연결하기 위한 출력선택 스위치(305)와, 디먹스 제어부(303)의 제어에 따 라 제 1디멀티플렉서(301)와 제 2디멀티플렉서(302)의 출력값을 버퍼링하여 출력하기 위한 출력버퍼(304)로 이루어진다.
이와 같이 이루어진 입력포트의 동작과정을 설명하면 다음과 같다.
도 5내지 도 6에 도시된 출력버퍼(304)에 표시된 <1> <2> <3> <4> 숫자는 출력버퍼에 데이터가 채워지는 순서를 나타낸 것이다.
따라서 도 5에 도시된 바와 같이 공유 전송선(110)을 사용하지 않을 경우에는 제 1디멀티플렉서(301)만을 사용하여 22비트씩 4 클럭에 걸쳐 한 패킷이 크로스바 스위치 패브릭부(20)를 통해 전송된다.
그리고, 도 6에 도시된 바와 같이 공유 전송선(110)을 사용할 경우에는 입력포트에서 공유 전송선(110)을 통해 패킷을 전달할 경우 크로스바 스위치 패브릭부(20)를 통해 전송되는 패킷을 통해 출력포트 선택 제어신호를 함께 전송함에 따라 해당 출력포트의 디먹스 제어부(303)에서 이 출력포트 선택 제어신호에 따라 제 1디멀티플렉서(301)와 제 2디멀티플렉서(302)를 모두 활성화시켜 44비트씩 2클럭에 걸쳐 한 패킷을 수신하여 한 패킷이 모두 전송되었을 경우 출력버퍼(304)의 내용을 외부로 출력하도록 제어하게 된다.
상기한 바와 같이 본 발명은 크로스바 스위치의 입/출력 포트가 공유할 수 있는 버스 형태의 공유 전송선을 추가하고 입/출력 포트의 대역폭 사용량에 따라 동적으로 추가된 공유 전송선을 할당함으로써 작은 면적 증가를 통해 유효 대역폭 을 향상시킬 수 있는 이점이 있다.
Claims (6)
- 다수개의 입력포트와 다수개의 출력포트로 이루어진 크로스바 스위치에 있어서,상기 다수개의 입력포트와 상기 다수개의 출력포트가 공유할 수 있는 적어도 하나 이상의 공유 전송선과,상기 다수개의 입력포트로부터 버퍼상태를 입력받아 적어도 상기 하나 이상의 공유 전송선을 공유할 상기 다수개의 입력포트와 상기 다수개의 출력포트 중 각각 어느 하나를 선택하기 위한 제어신호를 출력하는 버스 스케줄러를 더 포함하여 이루어진 것을 특징으로 하는 크로스바 스위치.
- 제 1항에 있어서, 상기 적어도 하나 이상의 공유 전송선은 버스형태인 것을 특징으로 하는 크로스바 스위치.
- 제 1항에 있어서, 상기 적어도 하나 이상의 공유 전송선을 통해 데이터가 전송될 경우 공유 전송선의 사용 여부를 나타내는 출력포트 선택 제어신호가 함께 전송되는 것을 특징으로 하는 크로스바 스위치.
- 제 1항에 있어서, 상기 다수개의 입력포트는상기 적어도 하나 이상의 공유 전송선으로 데이터를 출력하기 위한 적어도 하나 이상의 멀티플렉서와,상기 버스 스케줄러의 제어에 따라 상기 적어도 하나 이상의 멀티플렉서를 활성화시키기 위한 먹스 제어부가 더 포함된 것을 특징으로 하는 크로스바 스위치.
- 제 1항에 있어서, 상기 다수개의 출력포트는상기 적어도 하나 이상의 공유 전송선으로부터 데이터를 입력받기 위한 적어도 하나 이상의 디멀티플렉서와,상기 적어도 하나 이상의 공유 전송선의 사용여부에 따라 출력포트 선택 제어신호에 의해 상기 적어도 하나 이상의 디멀티플렉서를 활성화시키기 위한 디먹스 제어부가 더 포함된 것을 특징으로 하는 크로스바 스위치.
- 제 4항 또는 제 5항에 있어서, 상기 멀티플렉서와 상기 디멀티플렉서의 수를 통해 직렬화 비율을 바꾸어 상기 다수개의 입력포트와 다수개의 출력포트의 대역폭을 동적으로 조절하는 것을 특징으로 하는 크로스바 스위치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098425A KR100594967B1 (ko) | 2004-11-29 | 2004-11-29 | 크로스바 스위치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098425A KR100594967B1 (ko) | 2004-11-29 | 2004-11-29 | 크로스바 스위치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060059375A KR20060059375A (ko) | 2006-06-02 |
KR100594967B1 true KR100594967B1 (ko) | 2006-06-30 |
Family
ID=37156571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040098425A KR100594967B1 (ko) | 2004-11-29 | 2004-11-29 | 크로스바 스위치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100594967B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930001083A (ko) * | 1991-06-25 | 1993-01-16 | 다까시마 도꾸헤이 | 크로스바 스위치 및 그것을 사용한 병렬 처리장치 |
US5226125A (en) | 1989-11-17 | 1993-07-06 | Keith Balmer | Switch matrix having integrated crosspoint logic and method of operation |
US5559970A (en) | 1993-05-06 | 1996-09-24 | Nec Corporation | Crossbar switch for multi-processor, multi-memory system for resolving port and bank contention through the use of aligners, routers, and serializers |
KR970049736A (ko) * | 1995-12-06 | 1997-07-29 | 양승택 | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 |
JP2001056793A (ja) | 1999-08-19 | 2001-02-27 | Nec Corp | 情報処理装置 |
-
2004
- 2004-11-29 KR KR1020040098425A patent/KR100594967B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5226125A (en) | 1989-11-17 | 1993-07-06 | Keith Balmer | Switch matrix having integrated crosspoint logic and method of operation |
KR930001083A (ko) * | 1991-06-25 | 1993-01-16 | 다까시마 도꾸헤이 | 크로스바 스위치 및 그것을 사용한 병렬 처리장치 |
US5559970A (en) | 1993-05-06 | 1996-09-24 | Nec Corporation | Crossbar switch for multi-processor, multi-memory system for resolving port and bank contention through the use of aligners, routers, and serializers |
KR970049736A (ko) * | 1995-12-06 | 1997-07-29 | 양승택 | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 |
JP2001056793A (ja) | 1999-08-19 | 2001-02-27 | Nec Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060059375A (ko) | 2006-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1744497B1 (en) | Method for managing a plurality of virtual links shared on a communication line and network implementing said method | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
JP4791530B2 (ja) | 電子デバイス及びフロー制御方法 | |
US5867663A (en) | Method and system for controlling network service parameters in a cell based communications network | |
EP1891778B1 (en) | Electronic device and method of communication resource allocation. | |
US20080232387A1 (en) | Electronic Device and Method of Communication Resource Allocation | |
KR20100134004A (ko) | 익스프레스 가상 채널을 사용하기 위한 방법, 라우터 노드 및 인스트럭션 세트 | |
Heisswolf et al. | Providing multiple hard latency and throughput guarantees for packet switching networks on chip | |
Latif et al. | PVS-NoC: Partial virtual channel sharing NoC architecture | |
US8964760B2 (en) | Interprocessor communication system and communication method, network switch, and parallel calculation system | |
JP2008541677A (ja) | 内部通信ネットワークを備えた集積回路 | |
US6788689B1 (en) | Route scheduling of packet streams to achieve bounded delay in a packet switching system | |
US6163827A (en) | Method and apparatus for round-robin flash channel arbitration | |
Ahmed et al. | Efficient router architecture, design and performance exploration for many-core hybrid photonic network-on-chip (2d-phenic) | |
KR100594967B1 (ko) | 크로스바 스위치 | |
EP1803260B1 (en) | Switch device and communication network comprising such switch device as well as method for transmitting data within at least one virtual channel | |
Lee et al. | Design of a feasible on-chip interconnection network for a chip multiprocessor (cmp) | |
EP1675015B1 (en) | Reconfigurable multiprocessor system particularly for digital processing of radar images | |
US7345995B2 (en) | Conflict resolution in data stream distribution | |
EP2880542B1 (en) | Technique for controlling memory accesses | |
SE513508C2 (sv) | Förfaranden och arrangemang för etablering av kommunikationskanaler i ett DTM-nät | |
WO2011100139A1 (en) | Implementation of switches in a communication network | |
KR100514744B1 (ko) | 데이타 버퍼링 장치 및 방법 | |
GB2359709A (en) | Data processing system with a dynamically adjustable channel framework | |
Kavyashree et al. | Architectural based congestion management for Network on Chip implemented on FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120605 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |