KR970049736A - 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 - Google Patents
병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 Download PDFInfo
- Publication number
- KR970049736A KR970049736A KR1019950047068A KR19950047068A KR970049736A KR 970049736 A KR970049736 A KR 970049736A KR 1019950047068 A KR1019950047068 A KR 1019950047068A KR 19950047068 A KR19950047068 A KR 19950047068A KR 970049736 A KR970049736 A KR 970049736A
- Authority
- KR
- South Korea
- Prior art keywords
- cluster
- crossbar
- clusters
- computer system
- connection structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
Abstract
본 발명은 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조에 관한 것으로서, 종래기술에서 버스나 링으로 연결되는 클러스터가 데이타 전송속도에 의해 연결 노드의 갯수가 한정되었던 문제점을 해결하기 위해 여러개의 컴퓨터 시스템을 상호연결하기 위한 클러스터를 사용하여 데이터를 처리하는 병렬처리 컴퓨터 시스템에 있어서, 클러스터가 크로스바 스위치에 의해 상호 종, 횡의 고리 형태로 연결되도록 구성함으로써 노드 갯수에 상관없이 일정한 정보 교환량이 보장되어 노드 갯수의 증가에 따른 크로스바 스위치의 갯수를 증가시킬 수가 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결 구조도
Claims (6)
- 여러개의 컴퓨터 시스템을 상호연결하기 위한 클러스터를 사용하여 데이터를 처리하는 병렬처리 컴퓨터 시스템에 있어서, 상기 클러스터는 크로스바 스위치에 의해 상호 종, 횡의 고리 형태로 연결되고, 상기한 클러스터는 10개의 입출력 연결포트를 갖고 입출력되는 32비트의 데이타 경로제어를 수행하기 위해 4개의 8비트 크로스바 스위치로 구성된 크로스바 네트워크와 상기 10개의 입출력 연결포트중 6개의 입출력 연결포트에 각각 연결되는 노드로 구성되고, 상기 노드는 나머지 4개의 입출력 연결포트를 사용하여 다른 클러스터와 통신되도록 구성됨으로써 노드 갯수에 상관없이 일정한 정보 교환량이 보장되어 노드 갯수의 증가에 따른 크로스바 스위치의 갯수를 증가시키는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.
- 제1항에 있어서, 동일 클러스터내의 각 노드들은 하나의 크로스바 스위치에 서로 통신하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.
- 제1항에 있어서, 동일 클러스터내의 각 노드들은 다른 클러스터내의 노드와 통신하기 위해 자신의 크로스바 스위치에 의해 인접 클러스터내의 크로스바 스위치를 통하여 수행되는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.
- 제1항에 있어서, 상기 노드는 일정 클러스터사이에 크로스바 스위치의 경로가 고장날 때 연결 가능한 다른 경로를 찾아 통신이 가능하도록 하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.
- 제1항에 있어서, 클러스터간의 두 노드는 복수개의 경로를 제공받는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.
- 제1항에 있어서, 상기 크로스바 네트워크는 한 노드에서 전송되는 32비트의 입력와 32비트의 출력 데이타를 동시에 받아 데이타의 경로를 제어하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047068A KR0170496B1 (ko) | 1995-12-06 | 1995-12-06 | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 |
JP8213798A JPH09160893A (ja) | 1995-12-06 | 1996-08-13 | 並列処理コンピュータシステムにおけるクロスバースイッチを利用したクラスタ連結構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047068A KR0170496B1 (ko) | 1995-12-06 | 1995-12-06 | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049736A true KR970049736A (ko) | 1997-07-29 |
KR0170496B1 KR0170496B1 (ko) | 1999-03-30 |
Family
ID=19438046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950047068A KR0170496B1 (ko) | 1995-12-06 | 1995-12-06 | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH09160893A (ko) |
KR (1) | KR0170496B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594967B1 (ko) * | 2004-11-29 | 2006-06-30 | 한국과학기술원 | 크로스바 스위치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5055942B2 (ja) * | 2006-10-16 | 2012-10-24 | 富士通株式会社 | 計算機クラスタ |
-
1995
- 1995-12-06 KR KR1019950047068A patent/KR0170496B1/ko not_active IP Right Cessation
-
1996
- 1996-08-13 JP JP8213798A patent/JPH09160893A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594967B1 (ko) * | 2004-11-29 | 2006-06-30 | 한국과학기술원 | 크로스바 스위치 |
Also Published As
Publication number | Publication date |
---|---|
JPH09160893A (ja) | 1997-06-20 |
KR0170496B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3984819A (en) | Data processing interconnection techniques | |
CA1258113A (en) | Packet switching network with multiple packet destinations | |
JP2533223B2 (ja) | 多段通信ネットワ―ク | |
KR100205062B1 (ko) | 계층 상호연결망을 위한 크로스바 라우팅 스위치 | |
EP0261034A3 (en) | Massively parallel array processing system | |
SE440578B (sv) | Sett att kommunicera mellan ett flertal terminaler samt digitalkommunikationsanordning med fordelad styrning for tillempning av settet | |
JPH06507744A (ja) | 大量並列プロセッサ間の、階層的プロセッサ相互間通信ネットワークのための手順決定技術 | |
US4983961A (en) | Three stage non-blocking switching array | |
US6154449A (en) | Switchless network | |
Shen et al. | Fault tolerance of a class of connecting networks | |
US5420982A (en) | Hyper-cube network control system having different connection patterns corresponding to phase signals for interconnecting inter-node links and between input/output links | |
KR970049736A (ko) | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 | |
US5142686A (en) | Multiprocessor system having processors and switches with each pair of processors connected through a single switch using Latin square matrix | |
US5264842A (en) | Generalized usage of switch connections with wait chain | |
US4048482A (en) | Arrangement for controlling a signal switching system and a method for using this arrangement | |
KR0146562B1 (ko) | 병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법 | |
WO1988006764A3 (en) | Massively parallel array processing system | |
ten Bruggencate et al. | Equivalence between SP2 high-performance switches and three-stage Clos networks | |
FI84114C (fi) | Inkopplingssystem. | |
KR970049712A (ko) | 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망 | |
Lea | Multi-log/sub 2/N self-routing networks and their applications in high speed electronic and photonic switching systems | |
FI78995C (fi) | Foerdelat inkopplingssystem. | |
KR0171015B1 (ko) | 고성능 ipc 네트워크의 고장감내형 트래픽 분산제어 노드장치 | |
SU1213474A1 (ru) | Устройство дл многоуровневой коммутации процессоров и блоков пам ти | |
JPS63117535A (ja) | セルフル−テイング制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |