KR100205062B1 - 계층 상호연결망을 위한 크로스바 라우팅 스위치 - Google Patents

계층 상호연결망을 위한 크로스바 라우팅 스위치 Download PDF

Info

Publication number
KR100205062B1
KR100205062B1 KR1019960043443A KR19960043443A KR100205062B1 KR 100205062 B1 KR100205062 B1 KR 100205062B1 KR 1019960043443 A KR1019960043443 A KR 1019960043443A KR 19960043443 A KR19960043443 A KR 19960043443A KR 100205062 B1 KR100205062 B1 KR 100205062B1
Authority
KR
South Korea
Prior art keywords
data
input
output
path
crossbar
Prior art date
Application number
KR1019960043443A
Other languages
English (en)
Other versions
KR19980025418A (ko
Inventor
한종석
박경
한우종
임기욱
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960043443A priority Critical patent/KR100205062B1/ko
Priority to US08/941,130 priority patent/US6061345A/en
Publication of KR19980025418A publication Critical patent/KR19980025418A/ko
Application granted granted Critical
Publication of KR100205062B1 publication Critical patent/KR100205062B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/583—Stackable routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H04L45/243—Multipath using M+N parallel active paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 병렬처리 컴퓨터의 상호연결망을 구성하는 라우팅 스위치에 관련된 것으로서, 그 목적은 계층구조의 뛰어난 확장성과 바이트 슬라이스 개념을 통해 데이터 폭에 대한 뛰어난 확정성을 제공하는 데에 있다. 그 특징은 소정개수의 입력제어수단에서는 각각 하나씩의 입력포트들과 각 입력 데이터에 대한 조작들을 제어하고, 경로제어수단에서는 데이터 전송요구에 따른 해당 데이터를 해당 출력제어수단에 출력하고, 소정개수의 출력제어수단예서는 각각 하나씩의 출력포트들을 제어하여 출력 데이터를 출력 포트로 출력한다. 본 발명은 라우팅 스위치의 재설계나 재제작의 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공할 수 있다는 데에 그 효과가 있다.

Description

계층 상호연결망을 위한 크로스바 라우팅 스위치(Crossbar routing switch for hierarchical interconnection network)
제1도는 128노드를 연결한 계층 크로스바 연결망의 개략도.
제2도는 계층 1클러스터를 구성한 계층 크로스바 연결망의 개략도.
제3도는 본 발명에 따른 크로스바 라우팅 스위치 개략 구성도.
* 도면의 주요부분에 대한 부호의 설명
11, 12, 13, 14, 21, 22, 23, 24 : 상위 클러스터 연결링크
31, 32, 33, 34, 51, 52, 53, 54, 300 : 크로스바 라우팅 스위치
41, 42, 43, 44, 45, 46, 47, 48, 61, 62, 63, 64, 65, 66, 67, 68 : 링크
70, 71, 72, 73, 74, 75, 76, 77 : 노드
100, 200 : 계층 2 클러스터
110, 120, 130, 140, 210, 220, 230, 240 : 계층2 크로스바 연결망
150A~150H, 250A~250H : 계층 1 클러스터
151A~151H, 152A~152H, 153A~153H, 154A~154H, 251A~251H, 252A~252H, 253A~253H, 254A~254H : 하위 크럴스터 연결용 링크
155, 156, 155A~155H, 156A~156H, 255A~255H, 256A~256H : 계층 1
크로스바 연결망
310A~310J: 입력제어 유니트
311A~311J : 데이터 동기화기
312A~312J : 버퍼 입력제어기
313A~313J : 데이터 버퍼
314A~314J : 버퍼출력 제어기
320A~320J : 출력제어 유니트
321A~321J : 출력준비 동기화기
330 : 크로스바 코어 유니트
331A~331J : 중재요청기
332A~332J : 일반 경로제어기
333A~333J : 데이터 경로제어기
334A~333J : 크로스바 데이터 경로
335A~334J : 적응 경로제어기
340 : 전역제어기
본 발명은 병렬처리 컴퓨터의 상호연결망을 구성하는 라우팅 스위치에 관련된 것으로서, 특히 클러스터를 기반으로 하여 고속의 데이터 병렬처리를 수행하는 병렬처리 컴퓨터에서 확장성이 뛰어난 계층 크로스바 상호연결망을 구성하는 크로스바 라우팅 스위치에 관한 것이다. 일반적으로, 많은 양의 데이터를 빠르게 처리할 수 있는 병렬처리 컴퓨터는 데이터를 처리하는 다수의 프로세싱 노드와 이들을 연결하여 데이터 경로를 제공하는 상호연결망으로 구성되어 있다. 병렬처리 컴퓨터의 상호연결망은 병렬처리 컴퓨터의 구조와 성능을 결정하는 중요한 구성요소로서 효율적인 연결방법과 많은 프로세싱 노드들을 연결하기 위한 확장성을 제공하여야 한다. 상호연결망의 특징은 연결망 구성요소인 라우팅 스위치의 특징에 의해 결정되기 때문에 뛰어난 기능의 라우팅 스위치는 전체 시스템 성능에 지대한 영향을 미치게 된다. 병렬처리 시스템은 응용분야에 따라 그 분야에 적합하도록 각기 독특한 구조적 특성을 지니는데, 구조적 특성을 규정하는 가장 중요한 요소가 바로 연결구조(connection architecture), 즉 시스템 내의 처리기들을 연결하는 상호 연결망(interconnection network)이다.
대부분의 병렬처리 시스템들은 계층구조(hierarchical structure)로 구성되며 보통 2~3개의 계층구조로 이루어진다.
최하위 계층은 단일 프로세서 노드(uniprocessor node)나 SMP 노드(Symmetric MultiProcessing node)로 구성된다.
SMP 노드의 경우에는 하나의 연결구조를 가지며 시스템에 따라 독립적 수행이 가능한 하나의 부시스템으로 간주한다.
이러한 단일 프로세서 노드나 SMP 노드들을 연결하여 하나의 계층을 형성하는데, 일반적으로 독립수행이 가능한 이러한 계층을 클러스터(cluster)라 한다.
클러스터의 계층구조로 구성되는 병렬처리 시스템의 구조직 특성을 규정하는 것이 계층구조 상호연결망을 구성하는 라우팅 스위치이다.
대부분의 라우팅 스위치는 크로스바 스위치 구조의 기본 형태를 가지고 제안되어 왔다.
이러한 스위치는 컴퓨터 시스템뿐만 아니라 통신을 목적으로 하는 시스템에서도 사용되어 왔다.
프랭크 이 바버(Frank E. Barber) 등이 제안한 크로스바 스위치는 64개의 입력단과 17개의 출력단을 갖고 주로 통신용으로 사용되는 난블로킹 스위치이다(Frank E. Barber, et al, A 64×17 Non-Blocking Crosspoint Switch, IEEE Int'l Solid-State Circuits Conference, pp 116~117, Feb. 18, 1988).
현 제이 신(Hyun J. Shin) 등이 제안한 크로스바 스위치는 16개의 입력단과 16개의 출력단을 갖는 고속의 스위치이다(Hyun J. Shin, et al, A250-Mbit/s CMOS Crosspoint Switch, IEEE Journal of Solid-State Circuits Conference, pp 478~486, Apr. 1989).
상기 스위치들은 모두 외부에서 경로설정 제어신호를 구동하여 데이터 경로가 결정되는 중앙경로 제어방법(centralized routing scheme)을 사용하는 회로-스위치 형태의 단일 비트 직렬전송 스위치이다.
패킷 스위치 형태의 분산경로 제어방법(distributed routing scheme)을 사용하는 대부분의 컴퓨터 시스템에서는 적합하지 않고 주로 회로-스위치 형태의 중앙경로 제어방법을 사용하는 통신을 목적으로 하는 시스템에서 사용된다.
병렬처리 시스템 또는 다중처리 시스템을 위해 제안된 상호연결망과 라우팅 스위치들은 바이트 단위의 병렬전송을 수행한다.
기안 피 발보니 등이 고안한 스위치 소자는 자기경로 제어를 갖는 다단계 패킷 스위칭 상호연결망을 구성하는 라우팅 스위치이다(Gian P. Balboni, et al., Switching Element for Self-Routing Multistage Packet-Switching Interconnection Network, United States Patent, No.4890281, Dec. 26.1989).
상기 스위치 소자는 오메가(Omega), 멜타(Delta), 베네스(Benes) 상호연결망과 같은 다단계 상호연결망(multistage interconnection network)을 위한 패킷 스위치로서 2개의 입력단과 2개의 출력단을 가지며 시간정보를 이용하여 상호연결망에 발생한 경로출동(routing conflict)을 해결하는 특징을 가진다.
기안 피 발보니 등이 고안한 스위치 소자는 SAF(store and forward)경로제어 방법을 사용하고 구조적으로 다단계 상호연결망에서만 사용되기 때문에 계층구조의 상호 연결망에는 적합하지 않다는 문제점이 있었다.
에스 김(S. Kim) 등이 고안한 스위치 소자는 교착(dead lock)특성을 갖는 메쉬(mesh) 상호연결망에서 교착상태를 막을 수 있는 특징을 가지는 라우팅 소자이다.(S. Kim and K. Lee, Switching Device of Interconnection Network prevents deadlock using mesh network. Korea Patent, No.9307017, Jul.26, 1993).
또한, 하워드 티 올노위치(Howard T. Olnowich) 등이 고안한 스위치 소자는 전통적인 웜훨(Wormhole) 경로제어 방법을 사용하는 토러스-메쉬(Torus-Mesh) 상호연결망에서 한 송신노드와 한 수신노드 사이의 다중패스(multipath) 중 적은 지연시간을 갖는 최적의 경로를 선택하여 상호 연결망의 성능을 높일 수 있는 스위치 소자이다(Howard T. Olnowich and Arthur R. Williams, Multiple Torus Switching Apparatus, European Patent Application, No.93113397.9, Mar. 23, 1993).
에스 김 등이 고안한 스위치 소자나 하위드 티 올노위치 등이 고안한 스위치 소자는 각각 메쉬 상호연결망과 토리스-메쉬 상호연결망에서 사용되는 스위치 소자로 계층구조의 상호연결망에는 적합하지 않다는 문제점이 있었다.
메쉬 상호연결망과 토러스-메쉬 상호연결망은 모두 확장성에서는 뛰어난 기능을 가지고 있지만 계층구조가 아닌 단층구조로서 클러스터 단위의 계층구조를 갖는 병렬처리 시스템에는 적합하지 않다는 문제점이 있었다.
계층구조의 상호연결망으로 스티븐 이 버트너(Steven E. butner)등이 제안한 션트 상호연결망은 계층구조를 갖는 크로스바 상호연결망이다(Steven E. butner, et al, , A Fault-Tolerant GaAs/CMOS Interconnection Network for Scalable Multiprocessors, IEEE Journal of Solid-State Circuits, pp 692~705, May. 1991).
상기 상호연결망은 계층구조의 확장성뿐만 아니라 여러 개의 스위치 소자, 여러 개의 망 인터페이스 소자, 그리고 이들을 제어하는 제어기로 구성되는 하나의 집합군으로서 데이터 폭의 확장을 위해서는 기본블록을 재설계해야 하는 문제점을 가지고 있다.
즉, 구조적으로는 데이터 폭의 확장성을 지원하나 실제 이를 구원하기 위해서는 기본블록의 재설계가 필수적이다.
상기 문제점들을 해결하기 위한 본 발명은 계층구조의 뛰어난 확장성과 바이트 슬라이스(byte slice) 개념을 통해 데이터 폭에 대한 뛰어난 확장성을 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 각각 하나씩의 입력포트들을 제어하여 각 입력 데이터에 대한 조작을 제어하는 소정개수의 입력제어수단과, 상기 입력제어수단에서 요청하는 데이터 전송요구를 해석하고 해당 데이터를 출력하는 경로제어수단 및 각각 하나씩의 출력포트들을 제어하여 상기 경로제어수단으로부터의 출력 데이터를 받아 출력포트로 출력하는 소정개수의 출력제어수단으로 구성되는 데에 있다.
하나의 크로스바 라우팅 스위치는 상호 독립적인 10개의 입력포트와 10개의 출력포트를 제공한다.
이 중에서 2개의 입력포트와 2개의 출력포트는 상위계층의 크로스바 라우팅 스위치와 연결하고 나머지 8개의 입력포트와 8개의 출력포트는 노드 또는 하위 크로스바 라우팅 스위치와 연결하여 계층구조의 뛰어난 확장성을 제공한다.
라우팅 스위치 자체적으로 분산경로 제어를 수행하는 n 개의 크로스바 라우팅 스위치가 바이트 슬라이스 개념으로 구성되어 있다.
그래서 각 크로스바 연결망은 라우팅 스위치의 재설계나 재제작이 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공하여 확장성 및 고성능을 요구하는 병렬처리 시스템의 상호연결망에 보다 적합하다. 본 발명의 크로스바 라우팅 스위치 내부구조는 기본적으로 1개의 크로스바 코어 유니트, 10개의 입력제어 유니트, 그리고 10개의 출력제어 유니트로 구성된다.
크로스바 코어 유니트는 크로스바 라우팅 스위치의 10개의 입력포트에서 요청하는 데이터 전송요구를 해석하고 중재결과에 따라 해당 데이터를 10개의 출력포트로 전송하는 내부중재 및 경로제어를 담당하고 세부적으로 10개의 중재요청기와 8개의 일반경로 제어기와 1개의 적응경로 제어기와 10개의 데이터 패스제어기와 1개의 전역제어기로 구성된다.
입력제어 유니트는 10개의 입력포트별로 각 하나의 입력제어 유니트가 하나의 입력포트를 제어하며, 각 입력 데이터의 샘플링, 동기화, 패킷버퍼의 제어, 그리고 패킷 흐름 제어를 담당하고, 각각 세부적으로 1개의 데이터 동기화기, 1개의 데이터 버퍼, 1개의 버퍼 입력제어기 및 1개의 버퍼출력제어기(314A~314J)로 구성된다.
출력제어 유니트는 10개의 출력포트별로 각 하나의 출력제어 유니트가 하나의 출력포트를 제어하며 외부에서 입력되는 흐름제어 신호를 동기화하고 흐름제어신호의 상태를 판독하여 크로스바 코어 유니트는 전달하고 각각 세부적으로 1개의 출력 준비 동기화기로 구성된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들 중의 하나를 상세히 설명한다.
제1도는 128노드를 연결한 계층 크로스바 연결망의 개략도이다.
제1도를 참조하여 128노드를 연결한 계층 연결망을 설명하면 다음과 같다.
하나의 계층 2 클러스터(100)는 8개의 계층 1클러스터(150A~150H)와 4개의 크로스바 연결망(110, 120, 130, 140)과 많은 연결용 링크(151A~151H, 152A~152H, 153A~153H, 154A~154H)로 구성된다.
하나의 계층 2 클러스터(100)는 최대 64개의 노드를 연결할 수 있다.
동일 계층 1 클러스터 내의 노드를 사이에는 2개의 링크를 제공하고, 한계층 1 클러스터 내의 노드들과 다른 계층 1 클러스터 내의 노드들 사이에는 4개의 연결링크를 제공한다.
계층 1 클러스터(150A~150H)는 각각 4개의 상위 클러스터 연결용 링크를 가지기 때문에 계층 2 클러스터를 구성하기 위하여 별도의 4개의 계층 2클러스터 연결망(110, 120, 130, 140)을 사용하여야 한다.
하나의 계층 2 클러스터 연결망(110)은 8개의 하위 클러스터 연결용 링크(151A~151H)와 계층 3 클러스터 구성을 위한 2개의 상위 클러스터 연결링크(11, 13)를 가진다.
다른 3개의 계층 2 클러스터 연결망(120, 130, 140)도 계층 2 클러스터 연결망(110)과 동일하게 각각 8개의 하위 클러스터 연결용 링크(152A~152H, 153A~153H, 154A~154H)와 계층 3 클러스터 구성을 위한 각각 2개의 상위 클러스터 연결링크(12와 14, 21과 23, 22와 24)를 가진다.
계층 2 크로스바 연결망(110)에서 8개의 각 하위 클러스터 연결용 링크(151A~151H)는 각각 8개의 계층 1 클러스터(150A~150H)의 상위 클러스터 연결용 링크에 연결된다.
다른 3개의 계층 2 크로스바 연결망(120, 130, 140)의 각 하위클러스터 연결용 링크(152A~152H, 153A~153H, 154A~154H)도 각각 8개의 계층 1클러스터(150A~150H) 상위 클러스터 연결용 링크에 연결된다.
다른 하나의 계층 2 클러스터(200)도 상술한 계층 2 클러스터(100)와 대칭적인 동일한 구조를 이루고 있다.
제1도에 나타난 개략도는 2개의 계층 2 클러스터(100, 200)를 연결하여 최대 128개의 노드를 연결할 수 있는 구조를 나타낸 것이다.
2개의 계층 2 클러스터(100, 200) 사이에는 모두 8개의 연결링크(11~14, 21~24)가 형성된다.
이는 각 계층 2 클러스터(100, 200)가 각각 8개의 계층 3 클러스터 연결용 링크를 가지기 때문에 2개의 계층 2 클러스터(100, 200)를 바로 연결하면, 모두 8개의 연결링크(11~14, 2~241)가 형성된다.
제2도는 계층 1 클러스터를 구성한 계층 크로스바 연결망의 개략도이다.
제2도를 참조하여 본 발명의 라우팅 스위치가 바이트 슬라이스 개념으로 데이터 폭의 확장성을 지원하는 하나의 실례로서의 계층 1 클러스터를 구성한 계층 크로스바 연결망을 설명하면 다음과 같다.
하나의 크로스바 연결망(XNI-L0)(155)은 바이트 슬라이드된 n개의 크로스바 라우팅 스위치(31~34)와 8개의 노드(70~77)를 연결하기 위한 8개의 링크(41~48)와 계층 2 클러스터 연결을 위한 2개의 링크(11, 13)로 동일하게 구성된다.
각 크로스바 연결망(155, 156)을 바이트 슬라이스로 구성하는 n개의 크로스바 라우팅 스위치(31~34, 51~54)는 각각 분산경로 제어기능을 수행하고 각각 독립적으로 1바이트 데이터 폭의 10개의 입력포트와 1바이트 데이터폭의 10개의 출력포트를 제공한다.
따라서, 4개의 크로스바 라우팅 스위치가 한 크로스바 연결망을 구성하면 32비트의 데이터 폭을 제공하며 8개의 크로스바 라우팅 스위치가 한 크로스바 연결망을 구성하면 64비트의 데이터 폭을 제공하게 된다.
본 발명에 따른 크로스바 라우팅 스위치는 데이터 폭의 확장에 있어서 별도의 제어기를 사용하지 않으며 재설계나 재제작의 과정이 필요없이 바로 스위치에서 제공하는 동기신호(SyncVld, SyncRdy)를 상호연결함으로써 이를 구현한다.
2개의 크로스바 연결망으로 구성된 각 크로스바 연결망(155, 156)의 라우팅 스위치(31~34, 51~54)는 상호 2개의 동기신호(35와 35, 55와 56)로 연결되어 있다.
SynVld 동기신호(35, 55)는 입력포트에 전송되는 데이터의 입력 흐름을 동기화시키는 신호로서 바이트 슬라이스된 여러 개의 크로스바 라우팅 스위치 중의 한 라우팅 스위치가 마스터(master)로서 동작하여 다른 슬레이브(slave) 라우팅 스위치의 입력흐름을 제어한다.
SyncRdy 동기신호(36, 56)는 출력포트에 전송되는 출력준비 신호의 흐름을 동기화시키는 신호로서 SyncVld 동기신호(35, 55)의 마스터로 지정된 하나의 라우팅 스위치가 다른 슬레이브 라우팅 스위치의 출력준비 신호의 흐름을 제어한다.
또한, 각 크로스바 라우팅 스위치는 독립적으로 적응경로 기능을 제공하기 때문에 n개의 크로스바 라우팅 스위치가 바이트 슬라이스되어 하나의 크로스바 연결망(155)에서 상위 클러스터 연결용 2개의 링크(11, 13) 중 하나의 링크가 사용중이면 크로스바 연결망에서 다른 링크로 적응경로 제어를 수행하여 동일한 목적지로 데이터가 정확히 전송될 수 있도록 한다.
다른 크로스바 연결망(156)에서 상위 클러스터 연결용 2개의 링크(21, 23)도 상승한 바와 동일한 적응경로 기능을 수행한다.
제3도는 본 발명에 따른 크로스바 라우팅 스위치 개략 구성도이다.
제3도를 참조하여 본 발명에 따른 크로스바 라우팅 스위치의 구성을 설명하면 다음과 같다.
크로스바 라우팅 스위치(300)의 내부구조는 기본적으로 1개의 크로스바 코어 유니트(330), 10개의 입력제어 유니트(310A~310J) 및 10개의 출력제어유니트(320A~320J)로 구성된다.
크로스바 코어 유니트(330)는 내부중제 및 경로제어를 담당하여 크로스바 라우팅 스위치(300)의 10개의 입력포트에서 요청하는 데이터 전송요구를 해석하고 중재결과에 따라 해당 데이터를 10개의 출력포트로 전송한다.
크로스바 코어 유니트(330)는 세부적으로 10개의 중재요청기(331A~331J), 8개의 일반 경로제어기(332A~332H), 1개의 적응 경로제어기(335), 데이터 경로제어기(333A~333J) 및 1개의 전역제어기(340)로 구성된다.
중재요청기(331A~331J)는 각 입력제어 유니트(310A~310J)의 데이터 패킷버퍼(313A~313J)의 출력단에 구동된 데이터를 감지하여 태그부분과 데이터 부분을 인지하고, 태그일 경우에 해당 경로제어기(332A~332H, 355)로 중재를 요청한다.
일반 경로제어기(332A~332H)와 적응 경로제어기(335)는 해당 중재 요청신호들을 인지하고 중재를 수행하여 결과를 각 경로제어기에 해당하는 데이터 경로제어기(333A~333J)에 통보한다.
이때에 일반 경로제어기(332A~332H)는 각각 일대일로 데이터 경로제어기(333A~333H)를 제어하고, 적응 경로제어기(335)는 2개의 데이터 경로제어기(333I~333J)를 제어한다.
데이터 경로제어기(333A~333J)는 일반 경로제어기(332A~332H) 또는 전역제어기(340)로부터 통보된 중재결과에 따라 물리적 전송경로를 제공한다. 전역제어기(340)는 각 자원을 제어하기 필요한 제어클럭을 생성하며 전체적 흐름제어와 브로드캐스트 제어를 수행하고 망제어 패킷(network control packet)의 제어백터(control vectord)에 기술된 해당 기능을 수행한다.
입력제어 유니트(310A~310J)는 10개의 입력포트별로 각 하나의 입력제어 유니트가 하나의 입력포트를 제어하며, 각 입력 데이터의 샘플링, 동기와, 패킷버퍼의 제어, 그리고 패킷 흐름의 제어를 담당한다.
입력제어 유니트(310A~310J)는 각각 세부적으로 1개의 데이터 동기화기(311A~311J), 1개의 데이터 버퍼(313A~313J), 1개의 버퍼 입력기(312A~312J), 그리고 1개의 버퍼출력 제어기(314A~313J)로 구성된다.
데이터 동기화기(311A~311J)는 외부입력인 동기신호를 사용하여 데이터를 저장하고 외부 동기신호와 내부클럭의 동기를 제어하여 버퍼 입력제어기(312A~312J)에 데이터를 그대로 전송한다.자신이 동기화 매스터로 지정되면 자신의 동기화신호(SyncVld)를 다른 크로스바 라우팅 스위치에 구동하여 바이트 슬라이스된 라우팅 스위치들이 동일한 시점에서 데이터 버퍼(313A~313J)에 데이터를 저장한다.
데이터 버퍼(313A~313J)는 패킷전송 경로상에 충돌이 발생하면 전송되는 패킷을 임시로 저장한다.
버퍼 입력제어기(312A~312J)는 데이터 버퍼(313A~313J)에 대한 입력의 흐름을 제어하고 데이터 동기화기(311A~311J)의 출력 데이터를 데이터 버퍼(313A~313J)에 전달한다.
버퍼출력 제어기(314A~314J)는 출력 흐름을 제어하고 데이터 버퍼(313A~313J)의 상태를 ㅡ크로스바 코어 유니트(330)에 알려준다(도면에서는 생략).
출력제어 유니트(320A~320J)는 10개의 출력포트별로 각 하나의 출력제어 유니트가 하나의 출력포트를 제어하며 외부에서 입력되는 흐름 제어신호를 동기화하고 흐름 제어신호의 상태를 판독하여 전역제어기(340)에 전달한다. 출력제어 유니트(320A~320J)는 각각 세부적으로 1개의 출력준비 동기화기(321A~321J)로 구성된다. 출력준비 동기화기(321A~321J)는 외부에서 입력되는 흐름 제어신호를 동기화하여 전역제어기(340)에 전달한다(도면에서는 생략).
데이터 동기화기(311A~311J)와 마찬가지로 자신이 동기화 매스터로 지정되면 자신의 동기화된 흐름 제어신호(SyncRdy)를 다른 크로스바 라우팅 스위치에 구동하여 바이트 슬라이스된 라우팅 스위치들이 동일한 시점에서 흐름 제어신호를 사용한다.
그러므로, 상술한 바와 같은 본 발명은 라우팅 스위치의 재설계나 재제작의 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공할 수 있고, 확장성 및 고성능을 요구하는 병렬처리 시스템의 상호연결망에 보다 적합하다는 데에 그 효과가 있다.

Claims (6)

  1. 상위 계층의 크로스바 스위치와 연결하기 위한 상호 독립적인 2개의 입력포트 및 2개의 출력포트와, 해당 계층의 노드 또는 하위 크로스바 라우팅 스위치와 연결하기 위한 상호 독립적인 복수개의 입력포트 및 복수개의 출력포트와, 상기 각 입력포트별로 각 입력데이타의 샘플링, 동기화, 패킷 버퍼의 제어 및 패킷 흐름 제어등 각 입력포트 제어를 담당하는 입력포트 수만큼의 입력제어수단; 상기 입력제어수단들을 통해 각 입력포트에서 요청하는 요청하는 데이터 전송요구를 해석하고 중재 결과에 따라 해당 데이터를 상기 출력포트들로 전송하도록 내부 중재 및 경로 제어를 담당하는 경로 제어수단; 각각의 출력포트별로 구성되어 외부에서 입력되는 흐름 제어신호를 동기화하고, 흐름제어신호의 상태를 판독하여 상기 경로 제어수단에게 전달하여 출력 준비를 동기화 시키는 출력포트 수 만큼의 출력제어수단을 포함하여 구성된 것을 특징으로 하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
  2. 제1항에 있어서, 상기 입력제어수단이, 데이터, 데이터 유효신호, 동기신호, 동기화신호를 입력받아, 상기 동기신호에 동기시켜 데이터를 저장하고, 외부동기신호와 내부클럭의 동기를 제어하여 저장된 데이터를 출력하는 데이터 동기화기와; 패킷전송의 경로상에 충돌이 발생하면 전소오디는 패킷을 임시로 저장하는 데이터 버퍼; 상기 데이터 버퍼의 입력흐름을 제어하여 상기 데이터 동기화기에서 출력되는 데이터를 상기 데이터 버퍼에 전달하는 버퍼 입력제어기; 상기 버퍼 입력제어기의 입력 제어 상태에 따라 외부로 준비신호를 출력함과 아울러 상기 데이터 버퍼의 출력의 흐름을 제어하여 데이터를 데이터 경로상으로 출력하는 버퍼 출력제어기로 구성된 것을 특징으로하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
  3. 제2항에 있어서, 상기 데이터 동기화기가 자신이 동기화 마스터로 지정되면 자신의 동기화 신호를 다른 크로스바 라우팅 스위치에 드라이브하여 바이트 슬라이스된 라우팅 스위치들이 동일한 시점에서 데이터 버퍼에 데이터를 저장하도록 하는 것을 특징으로 하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
  4. 제1항에 있어서, 상기 경로제어수단이, 상기 입력제어수단들과 출력제어수단들 사이에서 전송 경로 중재에 따라 물리적 데이터 전송경로를 제공하는 크로스바 데이터 경로; 각 입력제어수단마다 일대일 대응해서 구성되고, 해당 입력제어수단의 출력단에 구동된 데이터를 감지하여 태그부분과 데이터 부분을 인지하고, 태그일 경우 해당 경로 제어기로 중재 요청을 하는 다수의 데이터 중재 요청기와; 상기 중재 요청기의 중재 요청 신호를 인지하여 해당 계층의 노드 또는 하위 크로스바 라우팅 스위치와 연결하기 위한 중재를 수행하고 그 중재 수행 결과를 해당 데이터 경로 제어기에 통보하는 다수의 일반 경로 제어기와; 상기 중재 요청기의 중재 요청 신호를 인지하여 상위 계층과 연결하기 위한 중재를 수행하고 그 중재 수행 결과를 해당 데이터 경로 제어기에 통보하는 적음 경로 제어기와; 해당 일반 경로 제어기와 상기 적응 경로 제어기의 제어를 받아 각기 해당 계층의 노드 또는 하위 크로스바 라우팅 스위치와 연결을 위한 데이터 전송 경로와 상위계층과의 연결을 위한 데이터 전송 경로를 제공하도록 상기 크로스바 데이터 경로를 제어하는 다수개의 데이터 경로제어기; 상기 각 자원을 제어하기 위해 필요한 제어클릭을 생성하며 전체적 흐름제어와 브로드 캐스트 제어를 수행하고 망제어 패킷의 제어백터에 기술된 해당 기능을 수행하는 전역제어기로 구성된 것을 특징으로 하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
  5. 제1항에 있어서, 상기 출력제어수단이, 각 출력 포트별로 각기 하나의 출력제어수단이 구비되어, 외부에서 입력되는 흐름제어신호들을 동기화하고 상기 흐름제어신호들의 상태를 판독하여 상기 전역제어수단에 전달하는 출력준비 동기화기로 구성된 것을 특징으로 하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
  6. 제5항에 있어서, 상기 출력 준비 동기화기가 자신이 동기화 마스터로 지정되면 자신의 동기화된 흐름 제어신호를 다른 크로스바 라우팅 스위치에 드라이브하여 바이트 슬라이스된 라우팅 스위치들이 동일한 시점에서 상기 흐름제어신호를 사용하게 하는 것을 특징으로 하는 계층 상호 연결망을 위한 크로스바 라우팅 스위치.
KR1019960043443A 1996-10-01 1996-10-01 계층 상호연결망을 위한 크로스바 라우팅 스위치 KR100205062B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960043443A KR100205062B1 (ko) 1996-10-01 1996-10-01 계층 상호연결망을 위한 크로스바 라우팅 스위치
US08/941,130 US6061345A (en) 1996-10-01 1997-09-30 Crossbar routing switch for a hierarchical crossbar interconnection network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043443A KR100205062B1 (ko) 1996-10-01 1996-10-01 계층 상호연결망을 위한 크로스바 라우팅 스위치

Publications (2)

Publication Number Publication Date
KR19980025418A KR19980025418A (ko) 1998-07-15
KR100205062B1 true KR100205062B1 (ko) 1999-06-15

Family

ID=19475910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043443A KR100205062B1 (ko) 1996-10-01 1996-10-01 계층 상호연결망을 위한 크로스바 라우팅 스위치

Country Status (2)

Country Link
US (1) US6061345A (ko)
KR (1) KR100205062B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250437B1 (ko) * 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US6404752B1 (en) * 1999-08-27 2002-06-11 International Business Machines Corporation Network switch using network processor and methods
US6687246B1 (en) * 1999-08-31 2004-02-03 Intel Corporation Scalable switching fabric
US6967926B1 (en) 2000-12-31 2005-11-22 Cisco Technology, Inc. Method and apparatus for using barrier phases to limit packet disorder in a packet switching system
US20030070033A9 (en) * 2001-02-09 2003-04-10 Zabinski Patrick Joseph Parallel and point-to-point data bus architecture
US20020172221A1 (en) * 2001-05-18 2002-11-21 Telgen Corporation Distributed communication device and architecture for balancing processing of real-time communication applications
US20030135291A1 (en) * 2002-01-11 2003-07-17 Delano Eric R. Customized ports in a crossbar and method for transmitting data between customized ports and system agents
DE10240634B4 (de) * 2002-03-12 2007-07-19 Minebea Co., Ltd. Hydrodynamisches Lager für einen Spindelmotor
US20030229844A1 (en) * 2002-03-25 2003-12-11 Akash Bansal Graceful degradation of serial channels
US7062592B2 (en) * 2002-03-25 2006-06-13 Intel Corporation Selecting a queue for service in a queuing system
US7158512B1 (en) 2002-04-01 2007-01-02 P-Cube Ltd. System and method for scheduling a cross-bar
US7177930B1 (en) * 2002-10-11 2007-02-13 Network General Technology Method and system for network traffic analysis with configuration enhancements
US7120790B1 (en) * 2002-10-11 2006-10-10 Network General Technology Method and system for network traffic analysis with run-time behavioral enhancements
US20050013251A1 (en) * 2003-07-18 2005-01-20 Hsuan-Wen Wang Flow control hub having scoreboard memory
US7080168B2 (en) * 2003-07-18 2006-07-18 Intel Corporation Maintaining aggregate data counts for flow controllable queues
US7324537B2 (en) * 2003-07-18 2008-01-29 Intel Corporation Switching device with asymmetric port speeds
US7623524B2 (en) * 2003-12-22 2009-11-24 Intel Corporation Scheduling system utilizing pointer perturbation mechanism to improve efficiency
US7570654B2 (en) * 2003-12-22 2009-08-04 Intel Corporation Switching device utilizing requests indicating cumulative amount of data
US7324541B2 (en) * 2003-12-22 2008-01-29 Intel Corporation Switching device utilizing internal priority assignments
US20050207436A1 (en) * 2004-03-18 2005-09-22 Anujan Varma Switching device based on aggregation of packets
US7600023B2 (en) * 2004-11-05 2009-10-06 Hewlett-Packard Development Company, L.P. Systems and methods of balancing crossbar bandwidth
US20080159145A1 (en) * 2006-12-29 2008-07-03 Raman Muthukrishnan Weighted bandwidth switching device
JP5978849B2 (ja) * 2012-08-09 2016-08-24 富士通株式会社 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法
US9258255B2 (en) 2014-04-11 2016-02-09 Cisco Technology, Inc. Hierarchical programming of dual-stack switches in a network environment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
US4890282A (en) * 1988-03-08 1989-12-26 Network Equipment Technologies, Inc. Mixed mode compression for data transmission
US5123011A (en) * 1989-09-27 1992-06-16 General Electric Company Modular multistage switch for a parallel computing system
US5191578A (en) * 1990-06-14 1993-03-02 Bell Communications Research, Inc. Packet parallel interconnection network
US5345228A (en) * 1991-10-31 1994-09-06 International Business Machines Corporation Very large scale modular switch
US5745486A (en) * 1995-10-26 1998-04-28 Northern Telecom Limited High capacity ATM switch

Also Published As

Publication number Publication date
KR19980025418A (ko) 1998-07-15
US6061345A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
KR100205062B1 (ko) 계층 상호연결망을 위한 크로스바 라우팅 스위치
Duato et al. Performance evaluation of adaptive routing algorithms for k-ary n-cubes
US4623996A (en) Packet switched multiple queue NXM switch node and processing method
US5634004A (en) Directly programmable distribution element
US5175733A (en) Adaptive message routing for multi-dimensional networks
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
Tamir et al. Dynamically-allocated multi-queue buffers for VLSI communication switches
JP2533223B2 (ja) 多段通信ネットワ―ク
US6370145B1 (en) Internet switch router
US5654695A (en) Multi-function network
US20120269191A1 (en) System and method for implementing a multistage network using a two-dimensional array of tiles
KR20140139032A (ko) 패킷플로우 상호연결 패브릭
US6304568B1 (en) Interconnection network extendable bandwidth and method of transferring data therein
JP2002259352A (ja) マルチプロセッサシステム装置
EP0598027A1 (en) Crossbar with return net for scalable self-routing non-blocking message switching and routing system
Law et al. A large scalable ATM multicast switch
Pande et al. Switch-based interconnect architecture for future systems on chip
KR19980020693A (ko) 다중태그 구조의 계층 상호연결망에서의 브로드캐스트 전송방법
KR0170493B1 (ko) 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망
Lee A virtual bus architecture for dynamic parallel processing
Yang et al. Design of scalable and multicast capable cut-through switches for high-speed LANs
KR0150070B1 (ko) 클러스터 기반의 병렬처리 컴퓨터를 위한 계층 크로스바 상호 연결망
Tse Switch fabric design for high performance IP routers: A survey
Nishi et al. The JUMP-1 Router Chip: A versatile router for supporting a distributed shared memory
Thurber Computer communication techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080307

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee