JP5978849B2 - 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 - Google Patents
並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 Download PDFInfo
- Publication number
- JP5978849B2 JP5978849B2 JP2012177390A JP2012177390A JP5978849B2 JP 5978849 B2 JP5978849 B2 JP 5978849B2 JP 2012177390 A JP2012177390 A JP 2012177390A JP 2012177390 A JP2012177390 A JP 2012177390A JP 5978849 B2 JP5978849 B2 JP 5978849B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- arbitration
- port
- node
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
to 62」は、出力ポート62へデータを送信していることを表している。さらに、グラフ307の「0」は、データの送信を行っていないことを表している。
5 クロスバスイッチ
10,20,30,40 ルータ部
11,21,31,41 送信部
12,22,32,42 受信部
51〜54 入力ポート
61〜64 出力ポート
111,121,131,141 リクエスト送信部
112,122,132,142 調停回路
113,123,133,143 データ送信部
114,124,134,144 サイクル数通知部
161,163 調停回路
162,164 データ転送部
165,166 タイミング調整部
Claims (7)
- 複数のノードと複数のポートを有するクロスバスイッチとを有する並列計算機システムであって、
前記ノードは、
前記ポートにデータ送信要求である調停リクエストを送信するリクエスト送信部と、
所定の状態にある予め決められた対のポートに対して前記リクエスト送信部が調停リクエストを送信した場合、前記対のポートに対してデータを送信し、それ以外の場合、前記調停リクエストに対する送信許可を返信した前記ポートに対してデータを送信するデータ送信部と、
前記データに基づく待機時間を前記ポートに通知する待機時間通知部とを備え、
前記クロスバスイッチの各前記ポートは、
前記所定の状態で対のノードから調停リクエストを受信すると前記対のノードを選択し、それ以外の場合、前記ノードから前記調停リクエストを受け付け、前記調停リクエストを受け付けたノードから一つを選択し、選択したノードに対して送信許可を返信し、前記待機時間を自装置のポートが受信した場合、前記待機時間の送信元のノードに対するノードの選択及び前記送信許可の返信は、前記待機時間が経過してから実行する調停部と、
前記調停部により選択されたノードからデータを受信し、他のノードに対して受信したデータを転送するデータ転送部と、
前記待機時間を前記ノードから自装置のポートが受信した場合、受信した待機時間が経過した後に前記待機時間が経過した旨を前記調停部に通知するタイミング調整部とを備えた
ことを特徴とする並列計算機システム。 - 前記待機時間通知部は、前記データの送信が完了するまでの時間を前記待機時間として求めることを特徴とする請求項1に記載の並列計算機システム。
- 前記待機時間通知部は、前記データを送信しているポート以外のポートに前記待機時間を通知することを特徴とする請求項1又は請求項2に記載の並列計算機システム。
- 前記タイミング調整部は、前記ノードのうち複数から前記待機時間を受信した場合、受信した待機時間のうち最短の待機時間が経過した後に、前記最短の待機時間が経過した旨を前記調停部に通知することを特徴とする請求項1〜3のいずれか一つに記載の並列計算機システム。
- 前記所定の状態とは、前記データ転送部がデータの転送を行っておらず且つ前記調停部が前記調停リクエストを受信していない状態が少なくとも含まれることを特徴とする請求項1〜4のいずれか一つに記載の並列計算機システム。
- 複数のポートを有するクロスバスイッチであって、
前記ポートは
所定の状態で予め決められた対のノードから調停リクエストを受信すると前記対のノードを選択し、それ以外の場合、各ノードからデータ送信要求である調停リクエストを受け付け、前記調停リクエストを受け付けたノードから一つを選択し、選択したノードに対して送信許可を返信し、データをいずれかのポートに送信するノードから当該送信するデータに基づく待機時間を自装置のポートが受信した場合、前記待機時間の送信元のノードに対するノードの選択及び前記送信許可の返信は、前記待機時間が経過してから実行する調停部と、
前記調停部により選択されたノードからデータを受信し、他のノードに対して受信したデータを転送するデータ転送部と、
前記待機時間を自装置のポートが受信した場合、受信した待機時間が経過した後に、前記待機時間が経過した旨を前記調停部に通知するタイミング調整部とを備えた
ことを特徴とするクロスバスイッチ。 - 複数のノードと複数のポートを有するクロスバスイッチとを有する並列計算機システムの制御方法であって、
前記ノードのうちデータの送信を行っているノードに、前記データに基づく待機時間を前記ポートに通知させ、
前記ノードに、前記ポートにデータ送信要求である調停リクエストを送信させ、
前記ポートに、前記ノードから前記調停リクエストを受信させ、
前記ポートが前記待機時間を受信していない場合、所定の状態で予め決められた対のノードから調停リクエストを受信すると、前記対のノードを選択させ、それ以外では、前記調停リクエストを受け付けたノードから一つを選択させ、選択したノードに対して送信許可を返信させ、
前記ポートが前記待機時間を受信している場合、当該ポートに前記調停リクエストを送信してきた前記ノードの中から1つのノードを選択させ、選択したノードに対して送信許可を返信させる際に、前記待機時間の送信元のノードに対するノードの選択及び前記送信許可の返信は、前記待機時間が経過してから実行させ、
前記ノードが前記所定の状態の対となるポートに調停リクエストを送信した場合、前記ノードに前記対となるポートに対してデータを送信させ、
前記所定の状態の前記対となるポートに調停リクエストを送信する以外の場合、前記ノードに、前記調停リクエストに対する送信許可を返信した前記ポートに対してデータを送信させ、
前記ポートに、選択したノードからデータを受信させ、他のノードに対して受信したデータを転送させる
ことを特徴とする並列計算機システムの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177390A JP5978849B2 (ja) | 2012-08-09 | 2012-08-09 | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 |
US13/921,327 US9342473B2 (en) | 2012-08-09 | 2013-06-19 | Parallel computer system, crossbar switch, and method of controlling parallel computer system according to selective transmission of data via ports of the crossbar switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177390A JP5978849B2 (ja) | 2012-08-09 | 2012-08-09 | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014035696A JP2014035696A (ja) | 2014-02-24 |
JP5978849B2 true JP5978849B2 (ja) | 2016-08-24 |
Family
ID=50067069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012177390A Active JP5978849B2 (ja) | 2012-08-09 | 2012-08-09 | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9342473B2 (ja) |
JP (1) | JP5978849B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5949312B2 (ja) * | 2012-08-16 | 2016-07-06 | 富士通株式会社 | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 |
US9992135B2 (en) * | 2015-12-11 | 2018-06-05 | Intel Corporation | Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754792A (en) * | 1992-03-19 | 1998-05-19 | Hitachi, Ltd. | Switch circuit comprised of logically split switches for parallel transfer of messages and a parallel processor system using the same |
JPH05342178A (ja) * | 1992-06-10 | 1993-12-24 | Hitachi Ltd | 調停回路およびそれを用いたデータ処理装置 |
US5604735A (en) * | 1995-03-15 | 1997-02-18 | Finisar Corporation | High speed network switch |
KR100205062B1 (ko) * | 1996-10-01 | 1999-06-15 | 정선종 | 계층 상호연결망을 위한 크로스바 라우팅 스위치 |
JPH1173403A (ja) * | 1997-08-29 | 1999-03-16 | Fujitsu Ltd | クロスバスイッチ制御回路 |
US6748451B2 (en) * | 1998-05-26 | 2004-06-08 | Dow Global Technologies Inc. | Distributed computing environment using real-time scheduling logic and time deterministic architecture |
JP3569149B2 (ja) * | 1999-02-03 | 2004-09-22 | 株式会社日立製作所 | 通信制御装置 |
JP2001022711A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | クロスバースイッチの制御方法及び並列計算機システム |
JP5270077B2 (ja) * | 2006-08-18 | 2013-08-21 | 富士通株式会社 | 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置 |
US8984206B2 (en) * | 2012-10-31 | 2015-03-17 | International Business Machines Corporation | Weightage-based scheduling for hierarchical switching fabrics |
-
2012
- 2012-08-09 JP JP2012177390A patent/JP5978849B2/ja active Active
-
2013
- 2013-06-19 US US13/921,327 patent/US9342473B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9342473B2 (en) | 2016-05-17 |
US20140047157A1 (en) | 2014-02-13 |
JP2014035696A (ja) | 2014-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10613616B2 (en) | Systems and methods for facilitating low power on a network-on-chip | |
EP2975529B1 (en) | Requests and data handling in a bus architecture | |
US20170063625A1 (en) | Configurable router for a network on chip (noc) | |
US9185026B2 (en) | Tagging and synchronization for fairness in NOC interconnects | |
JP5978849B2 (ja) | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 | |
JP2012243162A (ja) | 情報処理装置、通信方法、及びプログラム | |
CN105553753A (zh) | 一种固定时间片协同流控的片上环网防饥饿处理方法 | |
US20180287963A1 (en) | Apparatus and method for using multiple multi-drop buses | |
JP5949312B2 (ja) | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 | |
US11068423B2 (en) | Control device and communication device | |
EP1187422B1 (en) | Method and device for tunable packet arbitration | |
US10419367B2 (en) | Queue buffer de-queuing | |
JP6468066B2 (ja) | 並列演算装置、並列演算システム、集合通信方法及び集合通信プログラム | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
US20240004735A1 (en) | Non-blocking ring exchange algorithm | |
US11093436B2 (en) | Arithmetic processing device, information processing apparatus, and control method of the arithmetic processing device | |
TWI616754B (zh) | 快捷外設互聯標準(PCIe)資料交換裝置及傳輸系統 | |
JP6197817B2 (ja) | 中継装置、中継方法及び中継システム | |
JP2016154279A (ja) | リングバス転送システム、マスタノード、スレーブノード、リングバス転送方法 | |
JP2004102607A (ja) | クロスバー調停システム | |
Chen et al. | Design of key technology in reflective memory network communication module | |
GB2488681A (en) | A method and bus architecture for sending data in a bus architecture from a slave device to master pathways via a bus | |
GB2488680A (en) | A method/architecture for processing requests in a bus architecture that includes at least two master devices an at least one slave device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5978849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |