JP5949312B2 - 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 - Google Patents
並列計算機システム、データ転送装置及び並列計算機システムの制御方法 Download PDFInfo
- Publication number
- JP5949312B2 JP5949312B2 JP2012180616A JP2012180616A JP5949312B2 JP 5949312 B2 JP5949312 B2 JP 5949312B2 JP 2012180616 A JP2012180616 A JP 2012180616A JP 2012180616 A JP2012180616 A JP 2012180616A JP 5949312 B2 JP5949312 B2 JP 5949312B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- data
- arbitration
- cpu
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Description
5 クロスバスイッチ
10,20,30,40 ルータ部
11,21,31,41 送信部
12,22,32,42 受信部
51〜54 入力ポート
61〜64 出力ポート
111,121,141 リクエスト送信部
112,122,142 調停回路
113,123,143 データ送信部
161,164 調停回路
162,165 アクセスカウンタ
163,166 データ転送部
Claims (9)
- それぞれ計算を行う複数の計算ノードと前記複数の計算ノードに接続するデータ転送装置とを有する並列計算機システムにおいて、
前記データ転送装置は、
所定の状態で対の計算ノードから調停リクエストを受信すると前記対の計算ノードを選択し、それ以外の場合、前記複数の計算ノードいずれか一つ又は複数から前記調停リクエストを受け付け、前記調停リクエストを受け付けた計算ノードから一つを選択し、選択した計算ノードに対して送信許可を返信する調停部と、前記調停部により選択された計算ノードからデータを受信し、他の計算ノードに対して受信したデータを転送するデータ転送部とを有する複数のポートと、
前記複数の計算ノードの中から各前記ポートと対になる前記対の計算ノードをそれぞれ動的に決定する組合せ決定部とを備え、
前記計算ノードは、
前記ポートにデータ送信要求である調停リクエストを送信するリクエスト送信部と、
前記所定の状態にある対のポートに対して前記リクエスト送信部が調停リクエストを送信した場合、前記対のポートに対してデータを送信し、それ以外の場合、前記調停リクエストに対する送信許可を返信したポートに対してデータを送信するデータ送信部と
を備えることを特徴とする並列計算機システム。 - 前記組合せ決定部は、各前記ポートに対して第1所定時間におけるデータ通信アクセス数が最多の計算ノードを、各前記ポートの対の計算ノードとすることを特徴とする請求項1に記載の並列計算機システム。
- 前記組合せ決定部は、第2所定時間における前記データ通信アクセス数の上位2つの差が所定値以下になったポートがある場合、該ポートの対の計算ノードを解除することを特徴とする請求項2に記載の並列計算機システム。
- 前記組合せ決定部は、対の計算ノードを解除したポートにおいて、前記第2所定時間における前記データ通信アクセス数の上位2つの差が閾値以上となった場合、当該ポートに対して第1所定時間における前記データ通信アクセス数が最多の計算ノードを、対の計算ノードとすることを特徴とする請求項3に記載の並列計算機システム。
- 前記組合せ決定部は、前記ポートにおける各前記計算ノードからのデータ通信アクセス数をカウントし、前記データ通信アクセス数が閾値を超える計算ノードの中から前記対の計算ノードを1つ選択することを特徴とする請求項1に記載の並列計算機システム。
- 前記組合せ決定部は、前記計算ノードが実行する処理を基に前記計算ノードと前記ポートの組合せを決定することを特徴とする請求項1に記載の並列計算機システム。
- 前記組合せ決定部は、前記計算ノードが実行する処理における各前記計算ノードと各前記ポートとの間の通信量に応じて前記計算ノードと前記ポートの組合せを決定することを特徴とする請求項6に記載の並列計算機システム。
- それぞれ計算を行う複数の計算ノードに接続する複数のポートと、
前記ポートの中から前記複数の計算ノードのそれぞれと対になるポートを決定する組合せ決定部とを備え、
前記ポートのそれぞれは、
所定の状態で対の計算ノードから調停リクエストを受信すると前記対の計算ノードを選択し、それ以外の場合、前記複数の計算ノードのうちのいずれか一つ又は複数からデータ送信要求である調停リクエストを受け付け、前記調停リクエストを受け付けた計算ノードから一つを選択し、選択した計算ノードに対して送信許可を返信する調停部と、
前記調停部により選択された計算ノードからデータを受信し、他の計算ノードに対して受信したデータを転送するデータ転送部とを備えた
ことを特徴とするデータ転送装置。 - それぞれ計算を行う複数の計算ノードと前記複数の計算ノードに接続する複数のポートを有するデータ転送装置とを有する並列計算機システムの制御方法において、
各前記計算ノードの中から各前記ポートと対になる前記計算ノードをそれぞれ決定し、
前記計算ノードに、前記ポートにデータ送信要求である調停リクエストを送信させ、
前記ポートに、前記計算ノードから前記調停リクエストを受信させ、
前記ポートが所定の状態で対の計算ノードから調停リクエストを受信すると、当該ポートに前記対の計算ノードを選択させ、それ以外の場合、前記調停リクエストを受け付けた計算ノードの中から一つを選択させ、選択した計算ノードに対して送信許可を返信させ、
前記計算ノードが前記所定の状態の対のポートに調停リクエストを送信した場合、前記計算ノードに、前記対のポートに対してデータを送信させ、
前記所定の状態の前記対のポートに調停リクエストを送信する以外の場合、前記計算ノードに、前記調停リクエストに対する送信許可を返信した前記ポートに対してデータを送信させ、
前記ポートに、選択した計算ノードからデータを受信させ、他の計算ノードに対して受信したデータを転送させる
ことを特徴とする並列計算機システムの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180616A JP5949312B2 (ja) | 2012-08-16 | 2012-08-16 | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 |
US13/920,750 US9336172B2 (en) | 2012-08-16 | 2013-06-18 | Parallel computer system, data transfer device, and method for controlling parallel computer system for performing arbitration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180616A JP5949312B2 (ja) | 2012-08-16 | 2012-08-16 | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014038497A JP2014038497A (ja) | 2014-02-27 |
JP5949312B2 true JP5949312B2 (ja) | 2016-07-06 |
Family
ID=50100895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180616A Active JP5949312B2 (ja) | 2012-08-16 | 2012-08-16 | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9336172B2 (ja) |
JP (1) | JP5949312B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105205032B (zh) * | 2015-08-25 | 2018-06-26 | 华为技术有限公司 | Cpu互连装置、系统及其控制方法、控制装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666551A (en) * | 1994-06-30 | 1997-09-09 | Digital Equipment Corporation | Distributed data bus sequencing for a system bus with separate address and data bus protocols |
US6055599A (en) * | 1995-09-11 | 2000-04-25 | Electronics & Telecommunications Research Institute | Hierarchical crossbar interconnection network for a cluster-based parallel processing computer |
JPH10254843A (ja) * | 1997-03-06 | 1998-09-25 | Hitachi Ltd | クロスバスイッチ、該クロスバスイッチを備えた並列計算機及びブロードキャスト通信方法 |
JPH1173403A (ja) | 1997-08-29 | 1999-03-16 | Fujitsu Ltd | クロスバスイッチ制御回路 |
JP3099325B2 (ja) * | 1998-05-20 | 2000-10-16 | 日本電気株式会社 | クロスバスイッチ装置及びその制御方法 |
JP2001022711A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | クロスバースイッチの制御方法及び並列計算機システム |
US6484220B1 (en) * | 1999-08-26 | 2002-11-19 | International Business Machines Corporation | Transfer of data between processors in a multi-processor system |
US6751698B1 (en) * | 1999-09-29 | 2004-06-15 | Silicon Graphics, Inc. | Multiprocessor node controller circuit and method |
DE602004001583T2 (de) * | 2003-03-24 | 2007-07-19 | Sony Computer Entertainment Inc. | Crossbar-vermittlungsstelle, zugehöriges betriebssteuerungverfahren und -programm |
US8250280B1 (en) * | 2008-07-15 | 2012-08-21 | Marvell Israel (M.I.S.L.) Ltd. | Bus transaction maintenance protocol |
JP5687644B2 (ja) * | 2012-02-28 | 2015-03-18 | 日本電信電話株式会社 | パケット転送装置およびパケットスケジューリング方法 |
JP5978849B2 (ja) * | 2012-08-09 | 2016-08-24 | 富士通株式会社 | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 |
-
2012
- 2012-08-16 JP JP2012180616A patent/JP5949312B2/ja active Active
-
2013
- 2013-06-18 US US13/920,750 patent/US9336172B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140052885A1 (en) | 2014-02-20 |
JP2014038497A (ja) | 2014-02-27 |
US9336172B2 (en) | 2016-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5335892B2 (ja) | パケット交換オンチップ相互接続ネットワークの高速仮想チャネル | |
US9264371B2 (en) | Router, method for controlling the router, and computer program | |
US7624221B1 (en) | Control device for data stream optimizations in a link interface | |
US11228488B2 (en) | Software implementation of network switch/router | |
US6728790B2 (en) | Tagging and arbitration mechanism in an input/output node of a computer system | |
US6681274B2 (en) | Virtual channel buffer bypass for an I/O node of a computer system | |
US6721816B1 (en) | Selecting independently of tag values a given command belonging to a second virtual channel and having a flag set among commands belonging to a posted virtual and the second virtual channels | |
US6807599B2 (en) | Computer system I/O node for connection serially in a chain to a host | |
CN109716719B (zh) | 数据处理方法及装置、交换设备 | |
JP5949312B2 (ja) | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 | |
JP5978849B2 (ja) | 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法 | |
WO2012113224A1 (zh) | 多节点计算系统下选择共享内存所在节点的方法和装置 | |
US6839784B1 (en) | Control unit of an I/O node for a computer system including a plurality of scheduler units each including a plurality of buffers each corresponding to a respective virtual channel | |
US6820151B2 (en) | Starvation avoidance mechanism for an I/O node of a computer system | |
EP3376719B1 (en) | Arbitrating data packets | |
JP5715458B2 (ja) | 情報処理システム、調停方法 | |
JP2015069345A (ja) | 情報処理装置,データ転送装置,およびデータ転送方法 | |
CN112486871B (zh) | 一种用于片上总线的路由方法以及系统 | |
JP6197817B2 (ja) | 中継装置、中継方法及び中継システム | |
JP2011193258A (ja) | 半導体集積回路装置、経路決定回路及び経路決定方法 | |
JP5478342B2 (ja) | 情報処理装置 | |
Young et al. | A deadlock-free NoC architecture for the sea of heterogeneous processing elements | |
WO2008057821A2 (en) | System and method for preventing deadlock in richly-connected multi-processor computer system | |
Chen et al. | Design of key technology in reflective memory network communication module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5949312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |