JP2011193258A - 半導体集積回路装置、経路決定回路及び経路決定方法 - Google Patents
半導体集積回路装置、経路決定回路及び経路決定方法 Download PDFInfo
- Publication number
- JP2011193258A JP2011193258A JP2010057938A JP2010057938A JP2011193258A JP 2011193258 A JP2011193258 A JP 2011193258A JP 2010057938 A JP2010057938 A JP 2010057938A JP 2010057938 A JP2010057938 A JP 2010057938A JP 2011193258 A JP2011193258 A JP 2011193258A
- Authority
- JP
- Japan
- Prior art keywords
- route
- core
- determination circuit
- router
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】NoCにおけるルーティングにおいて、FIFOの個数を増加させることなく、ルータ間におけるパケット通信の回数を削減すること。
【解決手段】NoCにおけるIPコア間の経路を決定する経路決定回路であって、リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する経路候補算出部と、複数の経路候補の各経路候補上のルータの混雑度に基づいて、複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する経路選択部と、を備えている。
【選択図】図4
【解決手段】NoCにおけるIPコア間の経路を決定する経路決定回路であって、リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する経路候補算出部と、複数の経路候補の各経路候補上のルータの混雑度に基づいて、複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する経路選択部と、を備えている。
【選択図】図4
Description
本発明は、半導体集積回路装置、経路決定回路及び経路決定方法プログラムに関し、特に、ネットワークオンチップ(NoC:Network on Chip)、NoCに含まれるIPコア間の通信経路を決定する経路決定回路及び経路決定方法に関する。
近年、半導体プロセスの微細化が進むにつれて、単一のチップ内に搭載し得るIP(Intellectual Property)コアの個数が増加している。IPコア数の増加に伴い、IPコア同士を接続する配線の本数が増加するとともに複雑化し、配線上を流れるデータ量も増加してきている。
このような状況に対処するために、ネットワークオンチップ(NoC:Network on Chip)が提案された。また、NoCにおけるデータの通信経路を設定する方法として、様々な方法が提案されている。特に、IPコア間のデータの通信経路を可能な限り短くするとともに、配線の混雑を回避して、通信の回数を削減するとともに消費電力を抑えることができるような通信経路決定手法が望まれている。例えば、非特許文献1に、NoCの技術動向が記載されている。
図11は、NoCにおける処理について説明するための図である。従来のバス配線によると、図11におけるマスタ(Master)IPコアIPmとスレーブ(Slave)IPコアIPsとが、直接接続される。一方、NoCでは、ネットワークインタフェース(Network Interface)NImが、マスタIPコアIPmから出力された信号を束ねてパケット信号に変換(以下「パケット化」という)する。パケット化された信号は、フリットというパケットの構成単位に分割され、ルータRmを介して時分割多重で目的地まで転送され、ネットワークインタフェースNIsで元のバス信号の状態に戻され(以下「デパケット」という)、スレーブIPコアIPsに渡される。
なお、パケット化された信号(パケット信号)である1番目のフリットF1には、制御信号(Control Signal)が挿入される。また、2番目以降のフリットF2、F3、…、Fnには、データ(Data)が挿入される。上記手法を用いることによって、総配線長を削減することができる。
図12は、パケットのルーティングについて説明するための図である。図のように出発地から目的地までパケットを送信することを「ルーティング」という。図12を参照すると、ルータR1からルータR9へのルーティング経路が点線で示されている。また、ルータとルータとの間における通信を1回行うことを「1ホップ」という。図12に示したルーティング経路におけるホップ数は4である。
図13は、NoCにおけるオンチップルータのハードウェア構成を一例として示す図である。図13左上の図を参照すると、オンチップルータでは各方向(X−,X+,Y−,Y+,CORE)からの入力ごとにFIFO FIFO1〜FIFO5が用意されている。FIFO FIFO1〜FIFO5に溜まったパケットは、調停部(Arbiter)ARBITARによって調停され、クロスバXBARにより、図13右下の図のように各方向(X−,X+,Y−,Y+,CORE)に出力される。調停部ARBITARは、ルータ内の複数のFIFO FIFO1〜FIFO5から1つを選択する。クロスバXBARは、FIFO FIFO1〜FIFO5から出力されたパケットの出力ポートを選択する。
なお、特許文献1において、ネットワークオンチップ(NoC)に関し、集積プロセッサ(Integrated Processor)ブロック、ルータ、メモリ通信コントローラ及びネットワークインタフェース・コントローラを含み、各集積プロセッサブロックはルータにメモリ通信コントローラ及びネットワークインタフェース・コントローラを介して結合され、各メモリ通信コントローラは集積プロセッサブロック及びメモリ間の通信を制御する技術が記載されている。
また、特許文献2において、inclusive route指定をした場合、始点ノードから終点ノードまでの経路で経路重複がなく、かつ、できるだけリンクコストが小さくなる経路を計算する経路計算装置が記載されている。
さらに、特許文献3において、互いの間で通信できかつ処理できる複数の要素又はリソース、並びにネットワークにおける通信を初期設定することができる少なくとも1つの要素又は「ネットワーク・コントローラ」から成るネットワークオンチップが記載されている。
松谷宏紀、"Network−on−Chip最前線 〜研究の始め方から最新動向まで〜 松谷@慶應 Revised version(Aug 21,2008)"[平成22年3月8日検索]、インターネット<URL:http://www.cis.fukuoka−u.ac.jp/〜casfukuoka/files/matsutani_kyushu2008.pdf>
以下の分析は、本発明者によってなされたものである。
図14は、従来の適応型ルーティングに基づく動作について説明するための図である。ここでは、図14の左上のIPコアIPaから右下のIPコアIPbまでのルーティングを行なうものとする。図14を参照すると、ルータRa、Rbと、IPコアIPa、IPbと、パケットのルーティング経路が示されている。
適応型ルーティングにおいては、パケット通信の出発地(ルータRa)から目的地(ルータRb)まで複数の通信経路があり、通信経路途中の混雑度に応じて1つの経路が選ばれる。すなわち、各ルータ内で混雑度に応じてパケットを送信する方向が決定され、目的地まで上記通信経路に沿ってパケットが送信される。なお、かかる手法以外に、出発地のルータRaが目的地までの経路を決定する手法、プログラマがソフトウェアで経路を決定する手法もある。しかし、混雑を避けてパケット通信が行われることにより、目的地から遠ざかる経路が採用され、パケットが目的地まで最短経路(すなわち最小のホップ数)で送信されない場合も生じることから、消費電力が増大するという問題がある。
図15は、デッドロックについて説明するための図である。デッドロックとは、適応型ルーティングを行うことによって、通信経路の途中に循環経路が構成され、これによってパケットの通信がストップしてしまう現象をいう。
図15を参照すると、パケットの循環経路が一例として示されている。出発地から目的地までのルーティング経路の途中に循環経路が構成され、かつ、ルータRp内のFIFO FIFOpがパケットで一杯になると、いずれのルータも次のルータにパケットを送信することができなくなる。
図16は、図15に示したデッドロックを回避するために、新たにルータRq内にFIFO FIFOqを追加して経路を多重化した構成を示す図である。このように、経路を多重化することによって、循環経路が形成されるのを防ぐことができる。
図14〜図16を参照して説明した上記の方法によると、目的地までのパケット通信を行う過程で、最短経路を経由することなくパケット通信を行われることがあり、ルータとルータとの間におけるパケット通信の回数(ホップ数)が増加するおそれがある。一方、図15及び図16を参照して説明したように、デッドロックを回避するためにFIFOを追加すると、駆動されるFIFOの個数が増加する。したがって、上記の適応型ルーティングによると、パケット通信の回数が増加し、又は、駆動されるFIFOの個数が増加することにより、消費電力が増大するという問題がある。
そこで、NoCにおけるルーティングにおいて、FIFOの個数を増加させることなく、ルータ間におけるパケット通信の回数を削減することが課題となる。本発明の目的は、かかる課題を解決する半導体集積回路装置、経路決定回路及び経路決定方法を提供することにある。
本発明の第1の視点に係る経路決定回路は、
NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を決定する経路決定回路であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する経路候補算出部と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する経路選択部と、を備えている。
NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を決定する経路決定回路であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する経路候補算出部と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する経路選択部と、を備えている。
本発明の第2の視点に係る半導体集積回路装置は、
複数のIP(Intellectual Property)コアと、
上記第1の視点に係る経路決定回路とを備え、
前記経路決定回路により前記複数のIPコア間の経路を決定する。
複数のIP(Intellectual Property)コアと、
上記第1の視点に係る経路決定回路とを備え、
前記経路決定回路により前記複数のIPコア間の経路を決定する。
本発明の第3の視点に係る経路決定方法は、
NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を経路決定回路により決定する経路決定方法であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する工程と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する工程と、を含む。
NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を経路決定回路により決定する経路決定方法であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する工程と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する工程と、を含む。
本発明に係る半導体集積回路装置、経路決定回路及び経路決定方法によると、NoCにおけるルーティングにおいて、FIFOの個数を増加させることなく、ルータ間におけるパケット通信の回数を削減することができる。
本発明の第1の展開形態によると、上記第1の視点に係る経路決定回路が提供される。
本発明の第2の展開形態によると、前記経路候補算出部は、前記第1のIPコアから前記第2のIPコアまでの最短の経路を、前記複数の経路候補として算出する、経路決定回路が提供される。
本発明の第3の展開形態によると、前記経路候補算出部は、前記第1のIPコアのXY座標と前記第2のIPコアのXY座標とから、X座標の移動距離とY座標の移動距離とを算出し、算出した両座標の移動距離に基づいて、前記複数の経路候補を算出する、経路決定回路。
本発明の第4の展開形態によると、前記経路選択部は、前記複数の経路候補の各経路候補上のルータのFIFOに格納されているパケットの数の和を求め、求めた和が最小の経路候補を経路として選択する、経路決定回路が提供される。
本発明の第5の展開形態によると、前記経路選択部は、2回目以降の経路選択において、選択した経路上の各ルータのFIFOに格納されているパケットの数に、前記第1のIPコアから出力されたデータのバースト長に応じた値を加えたものを各ルータのFIFOに格納されているパケットの数とみなして前記和を求める、経路決定回路が提供される。
本発明の第6の展開形態によると、複数のIPコアからリクエストを受信した場合に、各IPコアに付与された優先順位に従って一のIPコアを前記第1のIPコアとして選択する調停部をさらに備えている、経路決定回路が提供される。
本発明の第7の展開形態によると、選択された経路の情報を保持するとともに、該経路上のルータに送信する経路情報送信部をさらに備えている、経路決定回路が提供される。
本発明の第8の展開形態によると、
複数のIP(Intellectual Property)コアと、
請求項1乃至7のいずれか1項に記載の経路決定回路とを備え、
前記経路決定回路により前記複数のIPコア間の経路を決定する、半導体集積回路装置が提供される。
複数のIP(Intellectual Property)コアと、
請求項1乃至7のいずれか1項に記載の経路決定回路とを備え、
前記経路決定回路により前記複数のIPコア間の経路を決定する、半導体集積回路装置が提供される。
本発明の第9の展開形態によると、上記第3の視点に係る経路決定方法が提供される。
本発明に係る半導体集積回路装置、経路決定回路及び経路決定方法によると、NoCにおけるルーティングにおいて、FIFOの個数を増加させることなく、ルータ間におけるパケット通信の回数を削減することができる。
(実施形態)
本発明の実施形態に係る経路決定回路について、図面を参照して説明する。図1は、本実施形態に係る経路決定回路400を備えた、ネットワークオンチップ(NoC:Network on Chip)に基づく半導体集積回路装置の構成を概略的に示す図である。
本発明の実施形態に係る経路決定回路について、図面を参照して説明する。図1は、本実施形態に係る経路決定回路400を備えた、ネットワークオンチップ(NoC:Network on Chip)に基づく半導体集積回路装置の構成を概略的に示す図である。
図1を参照すると、半導体集積回路装置は、さらに、機能ブロック(プロセッサ、アプリケーション専用回路など)であるIPコアIP1〜IP9と、IPコアから出力された信号をパケット化するともに、パケット化された信号をデパケットするネットワークインタフェースNI1〜NI9と、パケット化された信号を目的地まで転送するルータR1〜R9を備えている。
図1を参照すると、信号105は、IPコアIP1〜IP9から経路決定回路400へ出力される信号を表す。信号106は、ルータR1〜R9から経路決定回路400へ出力される信号を表す。信号107は、経路決定回路400からルータR1〜R9へ出力される信号を表す。
経路決定回路400は、IPコアIPx(x=1〜9)から、経路決定回路400へリクエスト信号REQ、バースト長信号BURST、目的地信号DESTINATION(例えば目的地のアドレス情報を含む信号)を含む信号105を受信すると、ルータRx(x=1〜9)のパケットを保存するFIFOに格納されているパケットの数を表すカウント信号FIFO_COUNTを含む信号106をルータRxから取得する。
経路決定回路400は、パケット通信の出発地から目的地までの複数の経路候補を求める。また、経路決定回路400は、求めた各経路候補上のルータに格納されたパケット数の和を算出し、最もパケットの数が少ない(すなわち混雑度が低い)経路候補を経路として選択する。さらに、経路決定回路400は、選択した経路上の各ルータに経路情報を含む信号107を送信する。
経路決定回路400は、経路情報を送信する際、選択した経路上のルータのFIFOに格納されたパケットの数に、出発地のIPコアから出力されるデータのバースト長に応じた値(以下「予測値」という)を加算する。経路決定回路400は、次回以降の経路決定の際に、FIFOに格納されたパケット数に予測値を加算したものを、FIFOに格納されたパケット数とみなして、上記のパケット数の総和を求める。なお、加算した予測値に対応するパケットが通過した場合には、上記のみなしを取り止める。
図2は、経路決定回路400とNoCとの間における接続関係を示す図である。図2を参照すると、経路決定回路400と、IPコアIP及びルータRとが接続されている。
図2を参照すると、信号201は、IPコアIP−ネットワークインタフェースNI間のハンドシェーク信号及びデータを表す。また、信号202は、ネットワークインタフェースNI−ルータR間のパケット化された信号を表す。
IPコアIPは、リクエスト信号REQ、目的地信号DESTINATION及びバースト長信号BURSTを経路決定回路400に出力する。
ルータRは、パケットを保持するFIFO FIFOdと、ルーティング経路情報を保持するFIFO FIFOrとを備えている。ルータRは、FIFO FIFOdの混雑度を表すFIFO_COUNTと、FIFOdに実際にパケットが通過したかを示すパケット通過信号PASS_PACKETを、経路決定回路400に出力する。また、ルータRは、経路を保存するFIFO FIFOrがいっぱいである場合には、フル信号DIREC_FULLを経路決定回路400に出力する。
一方、経路決定回路400は、FIFO FIFOdのいずれかを選択するFIFO選択信号SEL_FIFOと、FIFO選択信号SEL_FIFOによって選択されたFIFO FIFOdに溜まったパケットをいずれの方向に出力するかを決める方向信号DIRECとを、ルータRに出力する。方向信号DIRECは、FIFO FIFOrに保存される。実際にパケットが通過した場合には、FIFO FIFOrに格納された方向信号DIRECは削除される。なお、方向信号DIRECを保存するFIFO FIFOrの段数を増やすことで、経路が重複した場合においても、複数のリクエストの経路情報をルータRに記憶させることができる。
次に、経路決定回路400による、経路決定のルールについて説明する。経路決定回路400は、例えば、以下のルール(A)〜(G)にしたがって経路を決定する。
(A)同時に2つ以上のIPコアからリクエストが経路決定回路400に入力された場合、IPコアの優先度が高いものから先に経路決定が行われる。
(B)経路決定時に目的地まで遠回りはしないようにする。例えば、目的地が出発地の右下の方向に存在する場合には、パケットを上方向ないし左方向に移動させない。すなわち、パケットを移動させる方向は、上下左右(X+,X−,Y+,Y−)の方向のうちの2方向に限られる。
(C)図3を参照して以下で説明する方法により、目的地までの経路候補を算出する。なお、経路候補を所定の方法で算出することで、IPコアの数が増えたときに膨大な数の経路を検討せねばならなくなるのを防ぐことができる。本実施形態の方法によると、経路候補の数は、1〜4のいずれかに制限することができる。
(D)ルータは、ラウンドロビン方式でFIFOに格納されているパケットを出力する。
(E)経路決定は早いもの順に行われ、先に出された命令に対する経路が優先的に決定される。
(F)経路が決定された場合、決定された経路上のルータのFIFOに格納されたパケット数に予測値を加算する。
(G)予測値は、予測値に対応するパケットが通過した際に削除する。
(B)経路決定時に目的地まで遠回りはしないようにする。例えば、目的地が出発地の右下の方向に存在する場合には、パケットを上方向ないし左方向に移動させない。すなわち、パケットを移動させる方向は、上下左右(X+,X−,Y+,Y−)の方向のうちの2方向に限られる。
(C)図3を参照して以下で説明する方法により、目的地までの経路候補を算出する。なお、経路候補を所定の方法で算出することで、IPコアの数が増えたときに膨大な数の経路を検討せねばならなくなるのを防ぐことができる。本実施形態の方法によると、経路候補の数は、1〜4のいずれかに制限することができる。
(D)ルータは、ラウンドロビン方式でFIFOに格納されているパケットを出力する。
(E)経路決定は早いもの順に行われ、先に出された命令に対する経路が優先的に決定される。
(F)経路が決定された場合、決定された経路上のルータのFIFOに格納されたパケット数に予測値を加算する。
(G)予測値は、予測値に対応するパケットが通過した際に削除する。
図3は、出発地であるIPコアIP1から目的地であるIPコアIP9まで、パケットがルーティングされる場合に、経路候補を算出する方法について説明するための図である。ここでは、一例として、経路決定回路400によって算出される経路候補の数は、1〜4とする。
第1の経路候補RT1は、次の手順に従って求められる。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
出発地から目的地までY方向への移動がない場合には、上記のルール(B)により、(1)のみにより、経路候補RT1が算出される。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
出発地から目的地までY方向への移動がない場合には、上記のルール(B)により、(1)のみにより、経路候補RT1が算出される。
第2の経路候補RT2は、次の手順に従って求められる。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
出発地から目的地までX方向への移動がない場合には、上記のルール(B)により、(1)のみにより、経路候補RT2が算出される。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
出発地から目的地までX方向への移動がない場合には、上記のルール(B)により、(1)のみにより、経路候補RT2が算出される。
第3の経路候補RT3は、次の手順に従って求められる。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のX/2座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
(3)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
出発地から目的地までX方向又はY方向のいずれか一方向への移動である場合には、上記のルール(B)により、経路候補RT3は設定されない。また、X方向への移動が1である場合にも、経路候補RT3は設定されない。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のX/2座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
(3)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
出発地から目的地までX方向又はY方向のいずれか一方向への移動である場合には、上記のルール(B)により、経路候補RT3は設定されない。また、X方向への移動が1である場合にも、経路候補RT3は設定されない。
第4の経路候補RT4は、次の手順に従って求められる。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のY/2座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
(3)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
出発地から目的地までX方向又はY方向のいずれか一方向への移動である場合には、上記のルール(B)により、経路候補RT4は設定されない。また、Y方向への移動が1である場合にも、経路候補RT4は設定されない。
(1)出発地(IPコアIP1)から目的地(IPコアIP9)のY/2座標まで移動
(2)出発地(IPコアIP1)から目的地(IPコアIP9)のX座標まで移動
(3)出発地(IPコアIP1)から目的地(IPコアIP9)のY座標まで移動
出発地から目的地までX方向又はY方向のいずれか一方向への移動である場合には、上記のルール(B)により、経路候補RT4は設定されない。また、Y方向への移動が1である場合にも、経路候補RT4は設定されない。
図4は、経路決定回路の構成の一例を示した図である。図4を参照すると、経路決定回路は、調停部(Arbiter)401、経路候補算出部(Routing Computation)402、経路選択部(FIFO Management & Route Compare)403、及び、経路情報送信部(Route Buffer)404を備えている。
調停部401は、各IPコアから出力された要求(リクエスト)を調停する。調停部401は、複数のIPコアから出力されたリクエスト信号REQを入力信号とし、優先順位の高いIPコアのリクエスト信号REQを1つ選択して、リクエスト選択信号SEL_REQとして出力する。
経路候補算出部402は、パケットのルーティング経路候補を算出する。経路候補算出部402は、調停部401により選択されたリクエスト信号REQを出力したIPコアの座標(予めIPコアごとにユーザが設定した出発地の座標)と、リクエスト信号REQを出力したIPコアから出力された目的地信号DESTINATIONとに基づいて、(多くとも4つの)経路候補信号Route1〜4を出力する。
経路選択部403は、パケットのルーティング経路を決定する。経路選択部403は、経路候補算出部402から出力された経路候補信号Route1〜4と、ルータRから送信されたルータR内のパケットを保存するFIFO FIFOdにいくつパケットが溜まっているかを表すカウント信号FIFO_COUNTと、経路情報送信部404のFIFOがフル(Full)の場合に出力されるフル信号FULLを入力とし、経路候補信号Route1〜4の全経路候補の中の最も混雑度の低い(すなわち、パケット数を加算した値が最小の)経路を選択して、経路選択信号SEL_ROUTEとして出力する。
また、経路選択部403は、経路を選択した際に、選択した経路上のルータ内のFIFOに調停部401で選択されたIPコアから出力されたバースト長信号BURSTと、ルータから送信されたパケット通過信号PASS_PACKETとを入力とし、選択した経路上を実際にパケットが通過したときに、予測値を削除する。
経路情報送信部404は、パケットのルーティング経路情報の保存と送信を行う。経路情報送信部404は、経路選択部403で選択された経路選択信号SEL_ROUTEと、各ルータ内の経路情報を保存するFIFO FIFOrが空いているか否かを表す信号DIREC_FULLを入力とし、ルータ内の経路情報を保存したFIFOを選択するFIFO選択信号SEL_FIFOと、パケットの送信方向を示す方向信号DIRECとをパケット通信経路上のルータへ出力し、経路選択信号SEL_ROUTEを保存するFIFOがいっぱいであれば、経路選択部403にフル信号FULLを出力する。
図5は、本実施形態の経路決定回路の全体の動作、すなわち、図4に示した各機能ブロック(調停部401、経路候補算出部402、経路選択部403、及び、経路情報送信部404)の動作を統合して示すフローチャートである。ここでは、各機能ブロックの動作について、図6〜9を参照して説明する。
図6は、調停部401の動作を示すフローチャートである。図6を参照して、調停部401の動作について説明する。
調停部401は、(ステップS601)でIPコアから送信されたリクエスト信号REQの有無を監視し(ステップS601)、リクエスト信号REQがない場合には(ステップS601のNo)、経路選択部403の処理(図8のステップS801)に移る。
一方、チップ内のいずれかのIPコアからリクエスト信号REQを受信した場合には(ステップS601のYes)、調停部401は、リクエスト信号REQを出力している各IPコアの優先順位を比較し、最も優先度が高いIPコアを選択する(ステップS602)。なお、IPコアの優先順位は、ユーザによって予め設定されたものであってもよい。
図7は、経路候補算出部402の動作を示すフローチャートである。図7を参照して、経路候補算出部402の動作について説明する。
経路候補算出部402は、調停部401によって選択された(図6のステップS602)IPコアの目的地信号DESTINATIONを取得し、リクエスト信号REQを出力したIPコア(すなわち出発地のIPコア)の座標情報と、出発地のIPコアから出力された目的地信号DESTINATIONとから、出発地のIPコアと目的地のIPコアの座標を比較する(ステップS701)。なお、各IPコアの座標情報を予め設定して、経路候補算出部402内に保存しておくことが好ましい。また、出発地のIPコアの座標は、調停部401で選択されたリクエスト信号REQに基づいて判別する。
経路候補算出部402は、上記出発地と目的地の座標を比較した結果から、目的地までのXY座標の移動する距離を割り出し、目的地までの移動がX方向及びY方向の双方であるか否かを判定する(ステップS702)。
目的地までの移動がX方向又はY方向のいずれか一方だけであれば(ステップS702のNo)、経路候補算出部402は、目的地までX方向の移動があるか否かを判定する(ステップS703)。
目的地までX方向への移動がない場合には(ステップS703のNo)、経路候補算出部402は、図3を参照して説明した経路候補RT2のみを算出する(ステップS704)。一方、X方向への移動が含まれる場合には(ステップS703のYes)、経路候補算出部402は、経路候補RT1のみを算出する(ステップS705)。
目的地までX方向及びY方向の両方向への移動がある場合には(ステップS702のYes)、S706に進み、経路候補算出部402は、目的地までのX方向への移動が1であるか否かを判定する(ステップS706)。
X方向への移動が1である場合には(ステップS706のYes)、経路候補算出部402は、目的地までのY方向への移動が1であるか否かを判定する(ステップS707)。
目的地までのY方向への移動が1である場合には(ステップS707のYes)、経路候補算出部402は、経路候補RT1及びRT2の2つの経路候補を算出する(ステップS708)。
一方、Y方向への移動が1でない場合には(ステップS707のNo)、経路候補算出部402は、経路候補RT1、RT2及びRT4の3つの経路候補を算出する(ステップS709)。
目的地までのX方向への移動が1でない場合には(ステップS706のNo)、経路候補算出部402は、目的地までのY方向への移動が1であるか否かを判定する(ステップS710)。
目的地までY方向への移動が1である場合には(ステップS710のYes)、経路候補算出部402は、経路候補RT1〜RT3の3つの経路候補を算出する(ステップS711)。
一方、目的地までY方向への移動が1でない場合には(ステップS710のNo)、経路候補算出部402は、経路候補RT1〜RT4の4つの経路候補を算出する(ステップS712)。
図8は、経路選択部403の動作を示すフローチャートである。図8を参照して、経路選択部403の動作について説明する。
経路選択部403は、予測値を加えたFIFOにパケットが通過したかどうかを監視する(ステップS801)。パケットが通過したことを示すパケット通過信号PASS_PACKETがアクティブである場合には(ステップS801のYes)、経路選択部403は、通過したパケットの分だけ予測値を差し引く(ステップS802)。一方、パケット通過信号PASS_PACKETがノンアクティブであり、パケットが通過しなければ(ステップS801のNo)、ステップS802の処理は行われない。
ステップS801又はS802の処理後、調停部401の処理によって1つのIPコアが選択され(図6のステップS602)、経路候補算出部402の処理によってルーティング経路候補が算出される(図7)。
経路候補が算出された後、経路選択部403は、調停部401によって選択されたIPコアから出力されたバースト長信号BURSTを取得するとともに、チップ内の各ルータから各ルータ内の混雑度を示すカウント信号FIFO_COUNTを取得する(ステップS803)。
各ルータから混雑度を示すカウント信号FIFO_COUNTを取得した後、経路選択部403は、算出された各経路候補上のルータ内のFIFOに溜まっているパケットの数を加算し、経路ごとに重みづけを行う(ステップS804)。
次に、経路選択部403は、算出された経路候補が複数であるか否かを判定する(ステップS805)。複数でない場合には(ステップS805のNo)、ステップS807に進む。一方、算出された経路候補が複数である場合には(ステップS805のYes)、経路選択部403は、各経路の混雑度を比較し、上記比較した結果から混雑度の最も低い(上記加算した値が一番小さい)経路を選択する(ステップS806)。
次に、経路選択部403は、経路決定回路400内の経路を保存するFIFO FIFOrが空いているか否かを判定する(ステップS807)。空いていない場合には(ステップS807のNo)、経路選択部403は、経路を保存するFIFO FIFOrが空くまで待たされる。
一方、FIFO FIFOrが空いている場合には(ステップS807のYes)、経路選択部403は、図4を参照して説明した経路情報送信部404のFIFOに経路情報を保存するとともに、経路選択部403の内部において、ステップS803で取得したバースト長信号BURSTに含まれるバースト長分の予測値を加える(ステップS808)。
経路情報を保存した後、処理はステップS801に戻り、ステップS808以降における経路情報送信部404の処理とは、独立に行われる。
図9は、経路情報送信部404の動作を示すフローチャートである。図9を参照して、経路情報送信部404の動作について説明する。
まず、経路情報送信部404は、各ルータから出力される各ルータ内の経路を保存するFIFOがいっぱいであるか否かを判定する(ステップS901)。
各ルータから出力される各ルータ内の経路を保存するFIFO FIFOrがいっぱいであるか否かを示すフル信号DIREC_FULLがアクティブであり、ルータに経路情報を送信不可能であれば(ステップS901のNo)、経路情報送信部404は、送信可能となるまで待つ。
一方、フル信号DIREC_FULLがノンアクティブであり、経路情報がルータに送信可能であれば(ステップS901のYes)、経路情報送信部404は、図8のフローで選択した混雑度が低い経路上の各ルータに、いずれのFIFOのパケットを送信するかを示す信号であるFIFO選択信号SEL_FIFOと、いずれの方向に送信するかを示す信号である方向信号DIRECを送信する(ステップS902)。
各ルータに経路情報を送信後、経路情報送信部404は、経路決定回路400内の経路を保存するFIFOから上記の送信した経路情報を削除する(ステップS903)。
従来の適応型ルーティングによると、ルータとルータとの間におけるパケット通信の際、空いているルータに次々とパケットが送信されるため、目的地から遠ざかる場合もあり、余分なルータ−ルータ間のパケット通信を行うことにより消費電力が増大する問題がある。
しかし、本発明に係る経路決定回路400によると、かかる問題を解消し、消費電力削減することができる。その理由は、次の通りである。
本発明に係る経路決定回路400は、オンチップバスであるNoC(Network on Chip)において、各ルータの混雑度を逐次把握する機能と各IPコアに優先順位を設け、各IPコアから複数のリクエストがあった場合はIPコアの優先順位にしたがってIPコアを選択する手段と、選択されたIPコアから出力された目的地情報から、デッドロックを回避し、目的地までの最短の経路候補を数通り算出する手段と、算出された数通りの各経路候補上のルータ内に溜まっているパケットを加算し、各経路候補の重み付けを行う手段と、重み付けを行った結果から、混雑を避ける経路を選択する手段とを有する。
また、経路決定回路400は、経路決定を行った経路上のルータのFIFOに各IPコアから出力されたバースト長を考慮した予測値(例えば、バースト長が5であれば予測値を「5」とする)を加え、次回からの経路決定の判断材料とする手段を有する。
特に、本発明に係る経路決定回路400は、IPコア−IPコア間のパケット通信時にパケット通信の出発地のIPコアから目的地のIPコアまでの経路決定の際に、出発地のIPコアから目的地のIPコアまでの最短の経路候補を複数算出する手段と、複数算出した経路候補上のパケットの混雑状況を把握し、複数の経路候補の中から一番混雑が少ないルーティング経路を選択する手段とを有する。
このとき、つねにパケットの混雑を避けた最短経路(ルータ−ルータ間のパケット転送の回数を最小にする)をとるようにすることによって、ルータ内のFIFOの駆動回数を抑えることができ、消費電力及びレイテンシを削減することができる。
図10は、従来の適応型ルーティングにおける消費電力、スループット及び面積を1.0とした場合における、本実施形態に係る経路決定回路400によるルーティングの性能を示す表である。
本実施形態の経路決定回路400によって、各ルータの混雑度を随時把握し、混雑を避けた最短経路に設定することによってルーティングのホップ数を最低限に抑えることができ、ルータ内のFIFOの駆動回数を削減することができる。経路決定回路400を追加することによる消費電力増加はあるものの、経路決定回路400内の駆動するFIFO及び論理と、従来の適応型ルーティングによって最短経路を通らないパケット通信の際に駆動するFIFO及び論理とを比較すると、経路決定回路400内のFIFO及び論理はルータ内のFIFO及び論理に比べて少なく、経路決定回路400は経路決定の際に一度FIFO及び論理を駆動すればよい。一方、従来の適応型ルーティングによると、最短経路で目的地までのルーティング行われず、ルータ間のホップ数が増加する。また、従来の適応型ルーティングでは、目的地までの余分なルータ−ルータ間の通信は一度に限らず、複数回行われることがある。
したがって、従来の適応型ルーティングにおけるルータ内のFIFO/論理の駆動回数は、本実施形態の経路決定回路400のFIFO/論理の駆動回数よりも多いと考えられる。ゆえに、本実施形態の経路決定回路400によると、従来の適応型ルーティングと比較して、消費電力を削減することができる。
また、本実施形態の経路決定回路400によると、混雑を回避しつつ、目的地まで最短の経路を決定することができることから、ルーティングのホップ数を抑えることができる。ルーティングのホップ数を抑えることによって、レイテンシを短縮することができ、結果的に全体のスループットを向上させることができる。
したがって、本実施形態の経路決定回路400によると、従来の適応型ルーティングと比較して、レイテンシが短縮されるとともにスループットも向上する。
さらに、図15及び図16を参照して説明したように、従来の適応型ルーティングでは、デッドロックを回避するためにルータ内のFIFOを多重化する。一方、本実施形態の経路決定回路400によると、デッドロックを回避するルーティングアルゴリズムを用いることから、ルータ内のFIFOの多重化を行う必要がなく、面積を半分(0.5)程度に抑えることができる。
したがって、本実施形態の経路決定回路400によると、経路決定回路400を追加する分を考慮しても、従来の適応型ルーティングと比較すると、一例として、面積を3割程度削減することができる。
なお、上記の特許文献及び非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
105〜107、201、202 信号
400 経路決定回路
401、ARBITER 調停部(Arbiter)
402 経路候補算出部(Routing Computation)
403 経路選択部(FIFO Management & Route Compare)
404 経路情報送信部(Route Buffer)
BURST バースト長信号
DESTINATION 目的地信号
DIREC 方向信号
DIREC_FULL、FULL フル信号
F1〜Fn フリット
FIFO1〜FIFO5、FIFOd、FIFOp、FIFOq、FIFOr FIFO
FIFO_COUNT カウント信号
IP、IP1〜IP9、IPx、IPm、IPs、IPa、IPb IP(Intellectual Property)コア
NI1〜NI9、NIm、NIs ネットワークインタフェース(NI:Network Interface)
PASS_PACKET パケット通過信号
R、R1〜R9、Rx、Ra、Rb、Rm、Rp、Rq、Rs ルータ(Router)
REQ リクエスト信号
Route1〜Route4 経路候補信号
RT1〜RT4 経路候補
SEL_FIFO FIFO選択信号
SEL_REQ リクエスト選択信号
SEL_ROUTE 経路選択信号
XBAR クロスバ
400 経路決定回路
401、ARBITER 調停部(Arbiter)
402 経路候補算出部(Routing Computation)
403 経路選択部(FIFO Management & Route Compare)
404 経路情報送信部(Route Buffer)
BURST バースト長信号
DESTINATION 目的地信号
DIREC 方向信号
DIREC_FULL、FULL フル信号
F1〜Fn フリット
FIFO1〜FIFO5、FIFOd、FIFOp、FIFOq、FIFOr FIFO
FIFO_COUNT カウント信号
IP、IP1〜IP9、IPx、IPm、IPs、IPa、IPb IP(Intellectual Property)コア
NI1〜NI9、NIm、NIs ネットワークインタフェース(NI:Network Interface)
PASS_PACKET パケット通過信号
R、R1〜R9、Rx、Ra、Rb、Rm、Rp、Rq、Rs ルータ(Router)
REQ リクエスト信号
Route1〜Route4 経路候補信号
RT1〜RT4 経路候補
SEL_FIFO FIFO選択信号
SEL_REQ リクエスト選択信号
SEL_ROUTE 経路選択信号
XBAR クロスバ
Claims (9)
- NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を決定する経路決定回路であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する経路候補算出部と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する経路選択部と、を備えていることを特徴とする経路決定回路。 - 前記経路候補算出部は、前記第1のIPコアから前記第2のIPコアまでの最短の経路を、前記複数の経路候補として算出することを特徴とする、請求項1に記載の経路決定回路。
- 前記経路候補算出部は、前記第1のIPコアのXY座標と前記第2のIPコアのXY座標とから、X座標の移動距離とY座標の移動距離とを算出し、算出した両座標の移動距離に基づいて、前記複数の経路候補を算出することを特徴とする、請求項1又は2に記載の経路決定回路。
- 前記経路選択部は、前記複数の経路候補の各経路候補上のルータのFIFOに格納されているパケットの数の和を求め、求めた和が最小の経路候補を経路として選択することを特徴とする、請求項1乃至3のいずれか1項に記載の経路決定回路。
- 前記経路選択部は、2回目以降の経路選択において、選択した経路上の各ルータのFIFOに格納されているパケットの数に、前記第1のIPコアから出力されたデータのバースト長に応じた値を加えたものを各ルータのFIFOに格納されているパケットの数とみなして前記和を求めることを特徴とする、請求項4に記載の経路決定回路。
- 複数のIPコアからリクエストを受信した場合に、各IPコアに付与された優先順位に従って一のIPコアを前記第1のIPコアとして選択する調停部をさらに備えていることを特徴とする、請求項1乃至5のいずれか1項に記載の経路決定回路。
- 選択された経路の情報を保持するとともに、該経路上のルータに送信する経路情報送信部をさらに備えていることを特徴とする、請求項1乃至6のいずれか1項に記載の経路決定回路。
- 複数のIP(Intellectual Property)コアと、
請求項1乃至7のいずれか1項に記載の経路決定回路とを備え、
前記経路決定回路により前記複数のIPコア間の経路を決定することを特徴とする半導体集積回路装置。 - NoC(Network on Chip)におけるIP(Intellectual Property)コア間の経路を経路決定回路により決定する経路決定方法であって、
リクエストを送信した第1のIPコアから出力された目的地情報に基づいて、該第1のIPコアから目的地の第2のIPコアまでの複数の経路候補を算出する工程と、
前記複数の経路候補の各経路候補上のルータの混雑度に基づいて、前記複数の経路候補のうちの最も混雑度が低い経路候補を経路として選択する工程と、を含むことを特徴とする経路決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057938A JP2011193258A (ja) | 2010-03-15 | 2010-03-15 | 半導体集積回路装置、経路決定回路及び経路決定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057938A JP2011193258A (ja) | 2010-03-15 | 2010-03-15 | 半導体集積回路装置、経路決定回路及び経路決定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011193258A true JP2011193258A (ja) | 2011-09-29 |
Family
ID=44797726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010057938A Withdrawn JP2011193258A (ja) | 2010-03-15 | 2010-03-15 | 半導体集積回路装置、経路決定回路及び経路決定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011193258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9678905B2 (en) | 2012-05-11 | 2017-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Bus controller, bus control system and network interface |
-
2010
- 2010-03-15 JP JP2010057938A patent/JP2011193258A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9678905B2 (en) | 2012-05-11 | 2017-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Bus controller, bus control system and network interface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8819611B2 (en) | Asymmetric mesh NoC topologies | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
JP5543894B2 (ja) | NoCシステム及び入力切替装置 | |
US9264371B2 (en) | Router, method for controlling the router, and computer program | |
KR102374572B1 (ko) | 네트워크 온 칩 설계를 위한 트랜잭션 트래픽 스펙 | |
JP6093867B2 (ja) | インターコネクトにおける不均一なチャネル容量 | |
US8638665B2 (en) | Router, information processing device having said router, and packet routing method | |
JP5083464B2 (ja) | ネットワークオンチップとネットワークルーティング方法とシステム | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
US20090198956A1 (en) | System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture | |
US10749811B2 (en) | Interface virtualization and fast path for Network on Chip | |
JP4820466B2 (ja) | 半導体システム、中継器およびチップ回路 | |
JP5834178B2 (ja) | 半導体回路のバスシステム | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
Cota et al. | NoC basics | |
JP2011193258A (ja) | 半導体集積回路装置、経路決定回路及び経路決定方法 | |
Chemli et al. | A turn model based router design for 3D network on chip | |
Wanjari et al. | Design of NOC router architecture using VHDL | |
KR20090031022A (ko) | 온 칩 네트워크 제어 장치 및 방법 | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning | |
JP5949312B2 (ja) | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 | |
JP2013005145A (ja) | パケット転送装置及びパケット転送方法 | |
Sahu | Bidirectional Network-on-Chip Router Implementation Using VHDL | |
JP2014197789A (ja) | バスインターフェース装置およびバスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |