JP3099325B2 - クロスバスイッチ装置及びその制御方法 - Google Patents

クロスバスイッチ装置及びその制御方法

Info

Publication number
JP3099325B2
JP3099325B2 JP13905298A JP13905298A JP3099325B2 JP 3099325 B2 JP3099325 B2 JP 3099325B2 JP 13905298 A JP13905298 A JP 13905298A JP 13905298 A JP13905298 A JP 13905298A JP 3099325 B2 JP3099325 B2 JP 3099325B2
Authority
JP
Japan
Prior art keywords
data
connection
shuffle
port
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13905298A
Other languages
English (en)
Other versions
JPH11331203A (ja
Inventor
啓司 奥宮
英章 船江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13905298A priority Critical patent/JP3099325B2/ja
Publication of JPH11331203A publication Critical patent/JPH11331203A/ja
Application granted granted Critical
Publication of JP3099325B2 publication Critical patent/JP3099325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM(Asynchro
nous Transfer Mode)交換機等に用いられるクロスバー
スイッチ装置及びそれに適用されるクロスバースイッチ
の制御方法に関する。
【0002】
【従来の技術】従来、高速のデータ転送が望まれるクロ
スバースイッチ装置と、その制御方法に関する技術にお
いては、高スループットのスイッチ機能を実現する為、
スイッチの接続ポイントを決定する為のフェーズと実際
のデータを転送する為のフェーズをパイプライン化し、
効率化を計ることが要求されている。
【0003】この要求に対して、例えば「高速ゲートウ
ェイ構成方式 〜セレクタスイッチと転送スケジューリ
ング〜 1996年電子情報通信学会ソ大、B―65
6、1996―9」に開示されている転送スケジューリ
ングを核とするセレクタスイッチを採用したゲートウェ
イ装置が提案されている。
【0004】上記先行技術文献に開示された従来手法
を、図17と図18に示す。図18を参照して、本構成
は複数のネットワークインターフェース(Source)41
と、ネットワークインターフェース(Destination)4
3と、セレクタ45と、セレクタスイッチ47及びスケ
ジューラ39とから構成される。図17と図18を参照
して動作概要を示す。まずネットワークインターフェー
ス(Source)41から各送信信号が送信され、セレクタ
スイッチ47内部の各セレクタ45に入力される。各セ
レクタ45はスケジューラ39からの各セレクタスイッ
チ制御信号49に基づいて、入力された各送信信号から
ネットワークインターフェース(Destination)43に
対して送信すべき信号を選択して各送信信号が転送され
る。
【0005】上記従来技術の他、特開平9−14904
2号公報に記載のように、調停フェーズでどのインタフ
ェースの接続を優先的に扱うかについて、公平を期する
為に接続頻度が均等になるようにしたものが知られてい
る。又優先順位に関連するものとして、特開平7−15
442号公報に記載のように、クロスポイントの出線上
流からのセルを優先させるものや、特開平2−1957
58号公報に記載のように時間的に先行するものを優先
させるものがある。
【0006】
【発明が解決しようとする課題】然しシステムによって
は、特定のポートを優先させたい場合があり、従来の装
置及び方式では特定のポートに対して高品質なサービス
を提供するというサービスは不可能である。又IP(イ
ンターネット プロトコル)検索処理を特定のカードに
対して集中的に行わせるようなシステムにおいては、I
P検索の優先順位が下がった場合にスループットの低下
が生じる。更に図17に示した従来の方式では、スイッ
チのスケジューリングに関して、受信側のネットワーク
インターフェイス(Destination)43からの接続拒否
信号を考慮しない構成である為、あるポートからのデー
タ転送が集中的に行われたり、またバッファが溢れた場
合などデータが損失するということが生じる。
【0007】本発明の主な目的は、高速のデータ転送を
行うクロスバスイッチ装置及びその制御方法に関して、
各ポート間の公平性を保ちつつ、特定のポートについて
は優先的にスイッチ接続の割付を行う制御機能を提供す
ること、又その接続の演算に関し受信側ポートからの着
信拒否信号も考慮して行う機構を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成する為に
本発明のクロスバスイッチ装置は、複数個の送信用ポー
トを有する送信側ポート部と、前記送信側ポート部にお
ける各々の送信用ポートは接続要求信号を発生し、複数
個の受信用ポートを有する受信側ポート部と、前記送信
側ポート部における各々の受信用ポートは接続拒否信号
を発生し、前記送信側ポート部及び前記受信側ポート部
に接続され、接続制御信号に基づいてスイッチ機能を実
現する為のクロスバスイッチと、前記送信側ポート部及
び前記受信側ポート部に接続され、前記接続要求信号及
び前記接続拒否信号に応答して第一の接続優先順位及び
第二の接続優先順位を決定して、前記接続制御信号を出
力する為のスイッチ制御部とを備えたクロスバスイッチ
装置から成り、前記スイッチ制御部が、前記第一の接続
優先順位及び前記第二の接続優先順位に基づいて前記制
御信号を発生し、前記制御信号に従って前記クロスバス
イッチを制御して前記受信側ポート部へデータを転送す
る事を特徴。
【0009】又前記スイッチ制御部が前記第一の優先接
続順位を与えるデータと、前記第二の優先接続順位を与
えるデータであるシャッフルデータを作成する為のプロ
セッサと、前記シャッフルデータを格納する為のシャッ
フルデータ記憶部と、前記プロセッサに接続され、前記
シャッフルデータ記憶部に格納された前記シャッフルデ
ータを読み出し、前記第一の接続優先順位を与えるデー
タである送信側シャッフルデータを作成し、又前記第二
の接続優先順位を与えるデータである受信側シャッフル
データを作成する為のシャッフルデータ制御部と、前記
受信側シャッフルデータに基づき、前記接続要求信号及
び前記接続拒否信号を用いて接続マップデータを出力す
る為の接続マップ作成部と、前記接続マップデータと前
記送信側シャッフルデータとを受け、接続演算結果デー
タを出力する為の接続演算部と、前記接続演算結果デー
タと前記受信側シャッフルデータを受け、前記接続制御
信号、着信宛先信号及び着信宛先信号を出力する為の接
続演算結果出力部と、から成る事を特徴とする。
【0010】更に前記スイッチ制御部が、前記第一の優
先接続順位を与えるデータと、前記第二の優先接続順位
を与えるデータであるシャッフルデータを作成する為の
プロセッサと、前記シャッフルデータを格納する為のシ
ャッフルデータ記憶部と、前記プロセッサに接続され、
前記シャッフルデータ記憶部に格納された前記シャッフ
ルデータを読み出し、前記第一の接続優先順位を与える
データである送信側シャッフルデータを作成し、又前記
第二の接続優先順位を与えるデータである受信側シャッ
フルデータを作成する為のシャッフルデータ制御部と、
前記送信側ポート部からの接続要求信号及び前記受信側
ポート部からの接続拒否信号と、前記受信側シャッフル
データと、前記プロセッサからの信号に基づいて、接続
マップデータを出力する為の接続マップ作成部と、前記
接続マップデータと前記送信側シャッフルデータを受
け、演算結果データを出力する為の接続演算部と、前記
演算結果データと前記受信側シャッフルデータを受け、
前記接続制御信号、着信宛先信号及び送信宛先信号を出
力する為の接続演算結果出力部とから成る事を特徴とす
る。
【0011】複数個の前記送信ポート及び複数個の前記
受信ポートが、IPヘッダを受け、IPアドレスを検索
し、前記送信ポートと前記受信ポート部間の接続先を決
定し、前記IPヘッダを更新する為に第一の数だけ設け
られたIPアドレス検索処理部と、更新された前記IP
ヘッダを受け、データ転送を行う為に前記複数個の数か
ら前記第一の個数を除いた数だけ設けられた回線インタ
ーフェースである事を特徴とする。
【0012】
【発明の実施の形態】本発明であるクロスバスイッチ装
置について、添付図面を参照して以下に説明する。最初
に本発明の第一の実施の形態に係るクロスバスイッチ装
置について説明する。
【0013】図1にクロスバースイッチ装置の全体構成
を示す。本構成は複数個の送信用ポート及び複数個の受
信用ポートを各々収容する送信側ポート部3及び受信側
ポート部4と、クロスバースイッチ1と、スイッチ制御
部2から成る。本図においては送信用ポート及び受信用
ポートの個数を15にして示している。これは送信側ポ
ート部3と受信側ポート部4間のデータをクロスバース
イッチ1がスイッチ制御回路2からの接続制御信号14
に基づいて任意の送受信2ポート間のスイッチ機能を実
現するという構成である。
【0014】送信側ポート部3における各送信用ポート
は、スイッチ制御回路2に対し、受信側ポート部4にお
けるどの受信用ポートに接続を要求するかを示す接続要
求信号1001−1015を送信し、同時に各受信側ポ
ート部4における各受信用ポートは、送信側ポート部3
におけるどの送信ポートからの接続を拒否するかを示す
接続拒否信号1101−1115をスイッチ制御回路2
に送信する。スイッチ制御部2は、これらの接続要求信
号1001−1015と接続拒否信号1101−111
5を用いて、実際にどのポート間を接続すべきか、即ち
どのポート間に接続経路を設定するかを演算により決定
し、その演算結果である接続制御信号14をクロスバー
スイッチ1に送信する。クロスバースイッチ1では、そ
の接続制御信号14に基づき、実際のスイッチングを行
う。
【0015】ポートの接続については、各ポートが公平
に接続されるよう制御を行うべきであるが、本発明で
は、スイッチ制御部2の設定により、公平性を保ちつつ
も、特定のポートに関しては、優先的にスイッチ接続が
割り当てられるよう制御を行うことを特徴とする。従っ
て、優先順位を高く設定したポートについては、高品質
なサービスを提供し、優先順位の低く設定したポートに
ついては、低品質なサービスを提供するといったような
ポートごとのサービス品質の制御が可能となる。
【0016】本第一の実施の形態では、ポート数を15
とし、15×15のクロスバースイッチの制御を示して
いる。接続要求信号1001―1015は各ポート2ビ
ットの信号線により26MHzのクロック信号に同期し
て転送される。接続拒否信号1101―1115は各ポ
ート2ビットの信号線により26MHzのクロック信号
に同期して転送される。転送されるデータは各ポート6
4本の信号線により52MHzのクロック信号に同期し
て転送される。308ns(26MHzで8クロック、
52MHzで16クロック)をスイッチの単位とし、こ
れを1エポックと呼びエポック毎にクロスバースイッチ
1の前接続ポイントが切り変わる。即ち、クロスバース
イッチ1は固定長単位でスイッチングされ、1エポック
に128バイトのデータがスイッチすることになる。こ
れは、例えばデータがATMセルであれば、2セル単位
でスイッチできることになる。
【0017】図2に図1に示した全体構成におけるスイ
ッチ制御部2のブロック構成図を示す。図2を参照し
て、本構成はシャッフルデータ制御部24と、シャッフ
ルデータ記憶部25と、プロセッサ26及びプロセッサ
バス27と、接続マップ作成部21と、接続演算部22
及び接続演算結果出力部23から構成される。
【0018】シャッフルデータ制御部24では、エポッ
クごとに2回、シャッフルデータ記憶部25からシャッ
フルデータ207を読み出し、2種類のデータを作成す
る。第一のデータを送信側シャッフルデータ204と呼
び、送信側のポートに関してどの送信側ポートを優先し
て接続の演算を行うべきかを示している。第二のデータ
を、受信側シャッフルデータ203と呼び、どの受信側
ポートを優先して接続の演算を行うべきかを示してい
る。シャッフルデータ207は、送受信ポートの数に該
当する1から15までの番号をランダムに並び替えるこ
とにより作成され、そのエポック内において、どのポー
トを優先して接続するかを表す情報を示す。シャッフル
データの一例を以下に示す。 シャッフルデータ = {12, 6, 2, 15, 9, 7, 10, 1, 3,
5, 13, 11, 4, 8, 14} このシャッフルデータ207は、ポート番号12のポー
トは、ポート番号6のポートよりも優先的に接続割付を
行い、ポート番号6のポートは、ポート番号2のポート
よりも優先的に接続割付を行うといったように優先順位
の高いポート番号から順番に並べられたデータである。
このシャッフルデータ207はシステム初期化時にプロ
セッサ26によって15のランダムな順列として作成さ
れ、シャッフルデータ記憶部25の各アドレスに対応し
て格納される。本実施例では、シャッフルデータ記憶部
25に512Kキロバイトのメモリを用い、65536
通りのシャッフルデータ207が格納されている。
【0019】シャッフルデータ制御部24は、アクセス
ごとに、シャッフルデータ記憶部25に対するアドレス
をアドレスデータ206としてランダムに発生させ、シ
ャッフルデータ記憶部25よりシャッフルデータ207
を読み込む。このようにしてエポック毎に各ポートに対
する優先順位がランダムに変化するので、各ポートに対
する接続の公平性を確保することが可能となる。
【0020】ここで、ある特定のポートに対して優先的
に接続を割り付けたいという要求が生じたと仮定する。
こうした場合、シャッフルデータ207を作成する際
に、すべてのポート番号をランダムに並び替えるのでは
なく、優先すべきシャッフルデータのセット(優先シャ
ッフルセット)と非優先のシャッフルデータのセット
(非優先シャッフルセット)に分割する。優先シャッフ
ルセットは、優先すべきポート番号をランダムに並び替
えることにより作成され、非優先シャッフルセットは、
非優先のポート番号をランダムに並び替えることにより
作成される。このときシャッフルセットは、以下のよう
な構成で作成される。 シャッフルデータ={{優先シャッフルセット}、{非
優先シャッフルセット}} 例えば、ポート番号1〜5までを優先ポート、6〜15
までを非優先ポートとした場合、シャッフルデータの一
例として以下に示す。 シャッフルデータ={ {2, 5, 3, 4, 1}, {7, 11, 15,
9, 12, 13, 10, 6, 8,14} }
【0021】プロセッサ26が、これら一連のシャッフ
ルデータ207を作成し、初期化時にシャッフルデータ
記憶部25の各アドレスに対応して設定することによ
り、ある特定の優先ポートについては非優先のポートよ
りも確実に接続が行われるようスイッチの制御を行うこ
とが可能となる。又作成されたシャッフルデータ207
は、シャッフルデータ制御部24によりプロセッサバス
27を経由してシャッフルデータ記憶部25に格納され
る。
【0022】ポート間接続において優先、非優先のクラ
ス分けは、ポート数の上限である数(この場合、最大1
5)まで可能であり、又どのポートを優先すべきかとい
うことも設定次第で自由に行えるので、柔軟な制御が実
現可能である。又場合によっては優先シャッフルデータ
を固定的に保持し、非優先シャッフルデータのみを並び
替えるように構成する事も可能である。緊急性を有する
データには特別のポートを割り当て、そのポートには常
に最優先的に接続される様にする場合等はこの構成が有
効である。
【0023】接続マップ作成部21は、送信側ポート部
3からの接続要求信号1001―1015と受信側ポー
ト部4からの接続拒否信号1101―1115を受信
し、どの送信用ポートがどのポートに対して接続を要求
しているかを示す接続マップデータ201を作成し、更
にシャッフルデータ制御部24より供給される受信側シ
ャッフルデータ203の順番に従って、作成した接続マ
ップデータ201を出力する。
【0024】接続演算部22は、接続マップ作成部21
からの接続マップデータ201とシャッフルデータ制御
部24より供給される送信側シャッフルデータ204を
用いて、実際にどのポート間を接続するかを決定する為
に演算を行い、演算結果データ202を出力する。
【0025】接続演算結果出力部25は、演算結果デー
タ202を受け、このデータに従ってクロスバスイッチ
1に対して接続制御信号14を、送信側ポート部3に対
して着信宛先信号1201−1215を、受信側ポート
部4に対して送信宛先信号1301−1315を通知す
る。
【0026】次に、第一の実施の形態に係るクロスバー
スイッチ装置について、その動作について図面を参照し
て詳細に説明する。装置全体の動作ついて図3及び図4
のタイミング図を用いて詳細に説明する。始めに図3を
参照して、この装置全体の動作動作はエポックA、エポ
ックB、エポックC及びエポックDという4つのプロセ
スから構成される。
【0027】送信側ポート部3は、スイッチ制御部2に
対して、接続要求信号1001−1015を、図3の
(ロ)、(ハ)に示すようなタイミングで送信する。こ
こで信号rn は、rn = 送信側ポート部の各送信用ポ
ートが、受信側ポート部における番号nのポートに
対する接続を要求するとき「1」でそれ以外のと
き「0」という値をとるものとする。又同時に受信側ポ
ート部4は、スイッチ制御部2に対して、接続拒否信号
1101−1115を、図3の(ニ)、(ホ)に示すよ
うなタイミングで送信する。ここで信号inは、in =
受信側ポートが、送信側ポート番号nのポートからのデ
ータの着信を拒否するとき、「1」それ以外のとき、
「0」という値をとるものとする。送信側ポート部3
が、スイッチ制御部2に対して、接続要求信号1001
−1015を送信し、又同時に受信側ポート部4が、ス
イッチ制御部2に対して、接続拒否信号1101−11
15を送信するまでのプロセスをエポックAと呼ぶもの
とする。
【0028】スイッチ制御部2は、受信した接続要求信
号1001−1015及び接続拒否信号1101−11
15に従い、どのポート間を接続するかを1エポックの
期間をかけて演算する。このプロセスをエポックBと呼
ぶ。
【0029】スイッチ制御部2は、演算した接続結果を
クロスバースイッチ1、送信側ポート3部及び受信側ポ
ート部4に通知する。このプロセスをエポックCと呼
ぶ。
【0030】ここでスイッチ制御部2が、接続結果を受
信側ポート部4に通知するタイミングは、図3の(ヘ)
に示す通りであり、{s3, s2, s1, s0} = 受信側ポート
が接続される送信側ポートのポート番号(2進数)とな
る。但し、どのポートにも接続されないときは「0」を
表すものとする。又スイッチ制御部2が、接続結果を送
信側ポート部3に通知するタイミングは、図3の(ト)
に示す通りであり、{d3, d2, d1, d0} = 送信側ポート
が接続される受信側ポートのポート番号(2進数)とな
る。但し、どのポートにも接続されないときは「0」を
表す。又スイッチ制御部2が、クロスバースイッチ1
に、接続演算結果を通知するタイミングは、図3の
(チ)(リ)に示す通りであり、信号mnは4ビットの
値で、送信側ポート番号nのポートが接続される受信側
ポートのポート番号を表す。ただし、mn=0となると
き、送信側ポート番号nのポートは、どの受信側ポート
に対しても接続されない事を意味する。
【0031】送信側ポート部3における各送信用ポート
は接続結果である着信宛先信号1201−1215を受
信した後、送信データを転送し、クロスバースイッチ1
は、受信した接続演算結果である接続制御信号14に基
づいて全接続ポイントに対してスイッチを実行し、各送
信用ポートから転送されるデータは、受信側ポート部4
における各受信用ポートに転送される。このプロセスを
エポックDと呼ぶ。
【0032】以上の説明した各プロセスはパイプライン
処理され、処理能力の向上を図る事ができる。この様子
を図4に示す。本第一の実施の形態においては、1ポー
トあたり、毎秒3.3ギガバイトの高スループットを実
現できる。
【0033】次に、クロスバスイッチ装置におけるスイ
ッチ制御部2の動作について、図5及び図6を参照して
詳細に説明する。ここで本明細書において、Name(i, j)
は、Name という名の行列の i行、j列目の要素を表
すものと定義する。
【0034】接続マップ作成部21において、各送信側
ポート部3における各送信用ポートからの接続要求信号
1001−1015により、第1のデータ71である接
続要求マップ Request(i, j) を作成する(第3のセク
ション2003)。ここで、Request(i, j) は、Reques
t(i, j) = 送信側ポート番号iのポートが、受信側ポー
ト番号jのポートに対し、接続を要求しているとき
「1」、それ以外のとき「0 」を表す。又これと同時
に、各受信側ポート部4における各受信用ポートからの
接続拒否信号1101−1115により、第2のデータ
73である接続拒否マップ Inhibit(i, j) を作成する
(第4のセクション2004)。ここで、Inhibit(i,
j) は、Inhibit(i, j) = 受信側ポート番号jのポート
が、送信側ポート番号iのポートからのデータの着信を
拒否するとき「1」、それ以外のとき「0」を表す。次
に、これらの第1のデータ71及び第2のデータ73に
より、第3のデータ75である接続マップ情報 Bid(i,
j) を作成する。ここで、Bid(i, j) は以下の演算式で
表される。 Bid(i, j) = Request(i, j) & (Inhibit(i, j) == 0)
【0035】上記で示す動作と同時に、プロセッサ26
により予め作成され、シャッフルデータ記憶部に格納さ
れているシャッフルデータ207に対して、シャッフル
データ制御部24は、1エポックに2回ランダムなアド
レスデータ206を発生し、シャッフルデータ記憶部2
5からシャッフルデータを読み込み、送信側シャッフル
データ204(ShuffleS(i)) と受信側シャッフルデー
タ203(ShuffleD(j)) を作成する。ここで、Shuffl
eS(i) は、優先順位 i 番目の送信側ポートのポート番
号、ShuffleD(j) は、優先順位 j番目の受信側ポート
のポート番号を表すものとする。
【0036】接続マップ作成部21は、シャッフルデー
タ制御部24で作成された受信側シャッフルデータ20
3 ShuffleD(j) を用い、接続マップ情報 Bid(i, j) に
対して受信側に関して、優先順位の高い順から並び替え
を行い、接続マップデータ201であるBidD(i, j) を
作成する(第6のセクション2006)。BidD(i, j)
は、以下の演算式により表される。 BidD(i, j) = Bid(i, ShuffleD(j))
【0037】次に接続演算部22は、シャッフルデータ
制御部24からの送信側シャッフルデータ204(Shuf
fleS(i))を用い、 接続マップデータ201(BidD(i,
j))に対して送信側に関して、優先順位の高い順から並
び替えを行い、 第4のデータ77であるBidDS(i, j)
を作成する(第7のセクション)。 BidDS(i, j) は、
以下の演算式により表される。 BidDS(i, j) = BidD(ShuffleS(i), j)
【0038】この接続演算部22では、第4のデータ7
7(BidDS(i, j)) を作成した後、第4のデータ77
(BidDS(i, j)) に関して、実際にどのポート間を接続
するのかを探索、即ち接続探索を行う。最も単純な接続
探索の方法を図7に示す。接続検索の結果である第5の
データ79(ResultBidDS(i, j)) は、以下の演算式に
より表される。 ResultBidDS(i, j) = ( BidDS(i, j) ==1) & ( ii < i となるすべての ii について BidDS(ii, j) == 0 ) & ( jj < j となるすべての jj について BidDS(i, jj) == 0 ) …… 式(1) つまり、全ての i、j の組み合わせについて、図7に
示す順番で、式(1)に示す演算を行い、各第5のデー
タ79(ResultBidDS(i, j) )を演算していく方法であ
る。i=10、j=11における 第5のデータ79(R
esultBidDS(i, j)) の 検索の例について、図8に示
す。
【0039】然し図7に示す探索手法に従えば、ある
i、j に関する演算に1クロック(52MHz動作と
する)を要するとすると、計225クロックもの時間が
必要となるので、1エポック内に演算を終わらせること
は不可能である。そこで図9に、図7を改良した方法を
示す。図8に示した同一番号の部分に関しては、式
(1)を同時に評価することが可能である。従って、計
29クロックで演算が可能となるが、1エポック内で演
算を行うことはやはり不可能である。そこで、更に改良
を加えた方法として、図10を示す。これは即ち5×2
の行列を1つのブロックとして、まとめて取り扱う方法
である。このブロックを1クロックで処理し、更に図9
で示したような同一時間で評価できる部分を同一時間で
評価すると、計10クロックで処理が可能となる。この
ブロックの単位を大きくした場合、必要なクロック数は
少なくなるが、必要なロジックは複雑かつ大きくなる。
必要なクロック数と必要なロジック規模のトレードオフ
を考慮した最適な値として、本実施例においては、5×
2というブロックを採用している。
【0040】接続検索を行った結果である第5のデータ
79(ResultBidDS(i, j)) は、シャッフルデータ制御
部からの送信側シャッフルデータ204(ShuffleS
(i)) を用い、元の順に並び替えられ、演算結果データ
202であるResultBidD(i, j)が作成される(第9のセ
クション2009)。これは即ち、ResultBidD( Shuffl
eS(i), j ) = ResultBidDS(i, j) となる。
【0041】次に、接続演算結果出力部23は演算結果
データ202(ResultBidD(i, j))を受け、シャッフル
データ制御部24からの受信側シャッフルデータ 20
3(ShuffleD(j)) を用いて、元の順に並びかえられ、
第6のデータ81であるResultBid(i, j) が作成され
る(第10のセクション2010)。ResultBid(i, j)
は、以下の演算式により表される。 ResultBid ( i, ShuffleD(j) ) = ResultBidD(i, j)
【0042】第6のデータ81(ResultBid(i, j))
は、図6におけるセクション2011に示すように、図
3における(ヘ)(ト)(チ)(リ)に示すタイミング
で、送信側ポート部3、受信側ポート部4及びクロスバ
ースイッチ1に対して送信される。ここで図11、図1
2、図13及び図14に、簡単な例として4×4のクロ
スバスイッチを用いて上記接続演算を行った場合の具体
的な値を示す。
【0043】こうして、エポック毎にシャッフリングを
行うことで、各ポートに対する公平性を実現し、予め特
定のポートに対して、優先的に接続を割り付けるシャッ
フルデータ207をシャッフルデータ記憶部25に設定
することにより、特定のポートが優先的に接続されるよ
うスイッチの制御を行うことが可能となる。
【0044】次に本発明の第二の実施の形態に係るクロ
スバスイッチ装置について説明する。図15にクロスバ
ースイッチ装置におけるスイッチ制御部2の内部ブロッ
ク構成図を示す。図15を参照して、本構成はプロセッ
サバス27が、接続マップ作成部21にも接続されてい
る点が図2に示した第一の実施の形態のものと異なる。
接続マップ作成部に、プロセッサ26からアクセス可能
な入出力制御機能としてEnable(i) を設けている。この
Enable(i) として設定する値を下記に示す。Enable(i)
= ポート番号 i のポートを使用時に「1」、未使用時に
「0」とする。
【0045】図5において、第5のセクション2005
に第3のデータ75である接続マップ情報 Bid(i, j)
について、上述の入出力機能Enable(i)を用いて以下の
演算式を用いる。 Bid(i, j) = Request(i, j) & (Inhibit(i, j) == 0) &
Enable(i) このようなプロセッサ26からの制御により、ポートの
使用/未使用の制御が可能となり、Enable(i) = 0 と設
定したポートについては、スイッチの接続が行われない
よう接続割り付けを行うことが可能となる。
【0046】更に本発明の第三の実施の形態に係るクロ
スバスイッチ装置について説明する。図16にクロスバ
ースイッチ装置における全体構成図を示す。図16を参
照して、送信側ポート部3及び受信側ポート部4におい
て、各ポートは回線インターフェイス回路であることを
想定している。図16に示すクロスバースイッチ装置1
は、インターネットプロトコル(以下、IPと略称)にお
けるレイヤ3スイッチング機能を有し、IPアドレスを
ハードウェア的に高速検索し、検索された結果に基づい
てスイッチを行う装置である。
【0047】一般に、IPアドレスを検索する為のハー
ドウェアは大規模かつ複雑になる為、各回線インターフ
ェイスにIPアドレス検索部を持たせた場合、各回線イ
ンターフェイス自体のハードウェア規模が大きくなり、
コストが増大することがあり得る。
【0048】そこで、図16にIP検索を専門に行うカ
ード(ポート)としてIPアドレス検索処理部35を一
枚割り付け、各回線インターフェイス37からのIPア
ドレス検索要求を集中的にこのカードが行う装置を示
す。本実施の形態は、各回線インターフェイス37は、
IPのヘッダ部分のみの信号をこのIPアドレス検索処
理部35であるIPアドレス検索カードに送り、IPア
ドレス検索カード35では、IPのヘッダ部分のみの信
号に基づきIPアドレスの検索を行い、実際の接続先を
算出すると共に、更新したIPヘッダをもとの回線イン
タフェイス37に戻し、その後回線インターフェイス3
7は、パケット単位のデータを転送するというものであ
る。
【0049】従来の本第三の実施の形態に示したような
装置においては、IPアドレス検索処理部35に対して
スイッチの接続要求が、他の回線インターフェイス37
への要求に比べて、集中的に発生することになる。しか
し本発明によるスイッチ制御では、IPアドレス検索処
理部35の優先順位を優先シャッフルセットに割り当て
ることによりIPアドレス検索処理部35への接続割付
を他の回線インターフェイス37よりも優先して行うこ
とが可能である為、こういったシステムへの対応に優れ
ている。又、本実施の形態ではIPアドレス検索カード
を一枚としているが、IPアドレス検索カードを複数枚
とした場合にも、本実施の形態を適用することは可能で
ある。
【0050】
【発明の効果】本発明のクロスバスイッチ装置及びその
制御方法によれば以下の効果がある。第一の効果は、優
先ポートと非優先ポートとに分割し各々のシャッフルセ
ットを統合したセットを予めシャッフルメモリ25に設
定しておくことで、ある特定のポートについて常に優先
的に接続が割り振られるような制御を行うことが可能で
あることである。これは各エポックごとにランダムなア
ドレスデータ206を発生させ、シャッフルデータ記憶
部25を参照し、接続の優先順位を決定し、スイッチの
接続に関して演算を行う為である。又シャッフルメモリ
25へのシャッフルデータ207の設定は、利用者が自
由に行うことができる為、柔軟な優先制御が実現でき
る。又優先制御を行わない場合には、全てのポートに対
して公平にスイッチ接続が割り付けられるような制御が
実現可能である。
【0051】又第一の実施の形態においては、接続演算
を1エポック(308ns)という極めて短い期間で行
う手法をとり、その処理がパイプライン化されている為
に、1ポート当たり毎秒3.3ギガバイトという高スル
ープットのスイッチ性能が実現可能である。
【0052】然も、その優先接続の為の接続の演算につ
いては、受信側ポート部における各受信用ポートの接続
拒否信号も考慮されている為、例えば特定の送信用ポー
トからのデータが集中的にスイッチされている場合に
は、そのポートからの接続を拒否し、別のポートからの
データを受信するというような制御も可能となる。又受
信用ポートのデータのバッファが溢れてしまった場合に
は、これらの着信拒否信号を用いて、バッファに蓄えら
れたデータの処理が終わるまで、スイッチの接続を行わ
ず、データが受信されることがないようにすることによ
り、データの損失を防ぐことが可能となる。
【図面の簡単な説明】
【図1】図1は、本発明の第一の実施形態を説明する為
のクロスバスイッチ装置の全体構成を示すブロック図で
ある。
【図2】図2は、図1におけるスイッチ制御部2の構成
を示すブロック図である。
【図3】図3は、クロスバスイッチ装置の全体のスイッ
チ動作について説明するタイミング図である。
【図4】図4は、クロスバスイッチ装置の全体のスイッ
チ動作について説明するタイミング図である。
【図5】図5は、スイッチ制御部2の動作を説明するフ
ローチャート図の一部である。
【図6】図6は、スイッチ制御部2の動作を説明するフ
ローチャート図の一部である。
【図7】図7は、最も単純な接続探索の方法を示す説明
図である。
【図8】図7は、第5のデータ79であるResultBidDS
(i, j) の 検索の例を示す説明図である。
【図9】図9は、図7の探索手法を改良した接続探索の
方法を示す説明図である。
【図10】図10は、更に改良を加えた接続探索の方法
を示す説明図である。
【図11】図11は、具体的な値を含めた接続演算の一
例を示す説明図である。
【図12】図12、は具体的な値を含めた接続演算の一
例を示す説明図である。
【図13】図13は、具体的な値を含めた接続演算の一
例を示す説明図である。
【図14】図14は、具体的な値を含めた接続演算の一
例を示す説明図である。
【図15】図15は、本発明の第二の実施形態を説明す
る為のクロスバスイッチ装置におけるスイッチ制御部2
の内部構成を示すブロック図である。
【図16】図16は、本発明の第三の実施形態を説明す
る為のクロスバスイッチ装置の全体構成を示すブロック
図である。
【図17】図17は、従来のスイッチの制御方法を説明
する為の図である。
【図18】図18は、従来のスイッチの制御方法を説明
する為のタイミングチャート図である。
【符号の説明】
1 :クロスバースイッチ 2 :スイッチ制御部 3 :送信側ポート部 4 :受信側ポート部 14 :接続制御信号 16 :転送パケットデータ 21 :接続マップ作成部 22 :接続演算部 23 :接続演算結果出力部 24 :シャッフルデータ制御部 25 :シャッフルデータ記憶部 26 :プロセッサ 27 :プロセッサバス 35 :IPアドレス検索処理部 37 :回線インターフェース 39 :スケジューラ 41 :ネットワークインターフェース(Source) 43 :ネットワークインターフェース(Destination) 45 :セレクタ 47 :セレクタスイッチ 49 :セレクタスイッチ制御信号 71 :第1のデータ 73 :第2のデータ 75 :第3のデータ 77 :第4のデータ 79 :第5のデータ 81 :第6のデータ 201:接続マップデータ 202:演算結果データ 203:受信側シャッフルデータ 204:送信側シャッフルデータ 206:アドレスデータ 207:シャッフルデータ 1001,1002,・・・ :接続要求信号 1101,1102,・・・ :接続拒否信号 1201,1202,・・・ :着信宛先信号 1301,1302,・・・ :送信宛先信号 2001:第1のセクション 2002:第2のセクション 2003:第3のセクション 2004:第4のセクション 2005:第5のセクション 2006:第6のセクション 2007:第7のセクション 2008:第8のセクション 2009:第9のセクション 2010:第10のセクション 2011:第11のセクション
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−309441(JP,A) 特開 平5−167605(JP,A) 特開 平9−321768(JP,A) 1998信学総合大会 B−6−112 1998信学通信大会 B−6−89 (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/28

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数個の送信用ポートを有する送信側ポ
    ート部と、 前記送信側ポート部における各々の送信用ポートは接続
    要求信号を発生し、 複数個の受信用ポートを有する受信側ポート部と、 前記送信側ポート部における各々の受信用ポートは接続
    拒否信号を発生し、 前記送信側ポート部及び前記受信側ポート部に接続さ
    れ、接続制御信号に基づいてスイッチ機能を実現する為
    のクロスバスイッチと、 前記送信側ポート部及び前記受信側ポート部に接続さ
    れ、前記接続要求信号及び前記接続拒否信号に応答して
    第一の接続優先順位及び第二の接続優先順位を決定し
    て、前記接続制御信号を出力する為のスイッチ制御部と
    を備えたクロスバスイッチ装置から成り、 前記スイッチ制御部が、前記第一の接続優先順位及び前
    記第二の接続優先順位に基づいて前記制御信号を発生
    し、前記制御信号に従って前記クロスバスイッチを制御
    して前記送信側ポート部から前記受信側ポート部へデー
    タを転送する事を特徴とするクロスバスイッチ装置。
  2. 【請求項2】 前記スイッチ制御部が前記第一の優先接
    続順位を与えるデータと、前記第二の優先接続順位を与
    えるデータであるシャッフルデータを作成する為のプロ
    セッサと、前記シャッフルデータを格納する為のシャッ
    フルデータ記憶部と、前記プロセッサに接続され、前記
    シャッフルデータ記憶部に格納された前記シャッフルデ
    ータを読み出し、前記第一の接続優先順位を与えるデー
    タである送信側シャッフルデータを作成し、又前記第二
    の接続優先順位を与えるデータである受信側シャッフル
    データを作成する為のシャッフルデータ制御部と、前記
    受信側シャッフルデータに基づき、前記接続要求信号及
    び前記接続拒否信号を用いて接続マップデータを出力す
    る為の接続マップ作成部と、前記接続マップデータと前
    記送信側シャッフルデータとを受け、接続演算結果デー
    タを出力する為の接続演算部と、前記接続演算結果デー
    タと前記受信側シャッフルデータを受け、前記接続制御
    信号、着信宛先信号及び着信宛先信号を出力する為の接
    続演算結果出力部と、から成る事を特徴とする請求項1
    記載のクロスバスイッチ装置。
  3. 【請求項3】 前記スイッチ制御部が、前記第一の優先
    接続順位を与えるデータと、前記第二の優先接続順位を
    与えるデータであるシャッフルデータを作成する為のプ
    ロセッサと、前記シャッフルデータを格納する為のシャ
    ッフルデータ記憶部と、前記プロセッサに接続され、前
    記シャッフルデータ記憶部に格納された前記シャッフル
    データを読み出し、前記第一の接続優先順位を与えるデ
    ータである送信側シャッフルデータを作成し、又前記第
    二の接続優先順位を与えるデータである受信側シャッフ
    ルデータを作成する為のシャッフルデータ制御部と、前
    記送信側ポート部からの接続要求信号及び前記受信側ポ
    ート部からの接続拒否信号と、前記受信側シャッフルデ
    ータと、前記プロセッサからの信号に基づいて、接続マ
    ップデータを出力する為の接続マップ作成部と、前記接
    続マップデータと前記送信側シャッフルデータを受け、
    演算結果データを出力する為の接続演算部と、前記演算
    結果データと前記受信側シャッフルデータを受け、前記
    接続制御信号、着信宛先信号及び送信宛先信号を出力す
    る為の接続演算結果出力部とから成る事を特徴とする請
    求項1記載のクロスバスイッチ装置。
  4. 【請求項4】 複数個の前記送信ポート及び複数個の前
    記受信ポートが、IPヘッダを受け、IPアドレスを検
    索し、前記送信ポートと前記受信ポート部間の接続先を
    決定し、前記IPヘッダを更新する為に第一の数だけ設
    けられたIPアドレス検索処理部と、更新された前記I
    Pヘッダを受け、データ転送を行う為に前記複数個の数
    から前記第一の個数を除いた数だけ設けられた回線イン
    ターフェースである事を特徴とする請求項1記載のクロ
    スバスイッチ装置。
  5. 【請求項5】 複数個の送信用ポートを有する送信側ポ
    ート部において、前記送信用ポートのそれぞれから、接
    続相手の設定を要求する接続要求信号が発生されるステ
    ップと、 複数個の受信用ポートを有する受信側ポート部におい
    て、前記受信用ポートのそれぞれから、接続相手の設定
    を拒否する接続拒否信号が発生されるステップと、 前記送信側ポート部及び前記受信側ポート部に接続され
    るクロスバスイッチのスイッチ機能を制御する接続制御
    信号が発生されるステップと、 前記接続要求信号及び前記接続拒否信号に応答して第一
    の接続優先順位及び第二の接続優先順位が決定されるス
    テップと、 前記第一の接続優先順位を表す送信側シャッフルデータ
    と、前記第二の接続優先順位を表す受信側シャッフルデ
    ータとから成るシャッフルデータが作成されるステップ
    と、 前記接続要求信号及び前記接続拒否信号と、前記送信側
    シャッフルデータ及び前記受信側シャッフルデータに基
    づいて、前記送信側ポート部と前記受信側ポート部の接
    続経路を演算するステップと、 前記演算の結果に基づいて、前記クロスバスイッチの全
    接続ポイントをスイッチして前記接続経路が設定される
    ステップと、 前記接続経路を使用してデータを転送するステップとか
    ら成り、 前記接続経路の設定が、単位時間毎に実行される 事を特
    徴とするクロスバスイッチ装置の制御方法。
  6. 【請求項6】 前記シャッフルデータを作成するステッ
    プが、前記送信用ポート及び前記受信用ポートの接続優
    先順位について、相対的に優先順位の高い第1のグルー
    プと、相対的に優先順位の低い第2のグループに分ける
    ステップと、前記第1のグループ及び前記第2のグルー
    プに対して、その構成要素であるポート番号をランダム
    に並べ替えるステップとから成る事を特徴とする請求項
    5記載のクロスバスイッチ装置の制御方法。
  7. 【請求項7】 前記接続先を演算するステップが、前記
    送信側シャッフルデータ及び前記受信側シャッフルデー
    タを作成するステップと、受信した前記接続要求信号及
    び前記接続拒否信号を受け、前記受信側シャッフルデー
    タに基づいて、接続マップデータを作成するステップ
    と、前記接続マップデータを受け、前記送信側シャッフ
    ルデータに基づいて前記演算結果データを作成するステ
    ップと、前記演算結果データを受け、前記受信側シャッ
    フルデータに基づいて接続制御信号と、着信宛先信号及
    び送信宛先信号を出力するステップとから成る事を特徴
    とする請求項5記載のクロスバスイッチ装置の制御方
    法。
  8. 【請求項8】 前記送信側シャッフルデータ及び前記受
    信側シャッフルデータを作成するステップが、アドレス
    データを発生するステップと、前記アドレスデータに基
    づいた前記シャッフルデータを読み出すステップと、前
    記シャッフルデータから前記送信側シャッフルデータ及
    び前記受信側シャッフルデータを作成するステップとか
    ら成る事を特徴とする請求項7記載のクロスバスイッチ
    装置の制御方法。
  9. 【請求項9】 受信した前記接続要求信号及び前記接続
    拒否信号を受け、前記受信側シャッフルデータに基づい
    て、接続マップデータを作成するステップが、前記接続
    要求信号に基づいて接続要求マップである第1のデータ
    を作成するステップと、前記接続拒否信号に基づいて着
    信拒否マップである第2のデータを作成するステップ
    と、前記第1のデータと前記第2のデータから接続マッ
    プ情報である第3のデータを作成するステップと、前記
    第3のデータに対し、前記受信側シャッフルデータを用
    いて受信用ポートに関して接続の優先順位が高い順から
    データの並べ替えを行う事で前記接続マップデータを作
    成するステップとから成る事を特徴とする請求項7記載
    のクロスバスイッチ装置の制御方法。
  10. 【請求項10】 前記接続マップデータを受け、前記送
    信側シャッフルデータに基づいて前記演算結果データを
    作成するステップが、前記接続マップデータに対し、前
    記送信側シャッフルデータを用いて送信用ポートに関し
    て接続の優先順位が高い順からデータの並べ替えを行
    い、第4のデータを作成するステップと、前記第4のデ
    ータに基づいて接続探索を行い、第5のデータを作成す
    るステップと、前記第5のデータに対し、再度前記送信
    側シャッフルデータを用いて送信用ポートに関して接続
    の優先順位が高い順からデータの並べ替えを行い、前記
    演算結果データを作成するステップとから成る事を特徴
    とする請求項7記載のクロスバスイッチ装置の制御方
    法。
  11. 【請求項11】 前記演算結果データを受け、前記受信
    側シャッフルデータに基づて接続制御信号と、着信宛先
    信号及び送信宛先信号を出力するステップが、前記演算
    結果データに対し、再度前記受信側シャッフルデータを
    用いて受信用ポートに関して接続の優先順位が高い順か
    らデータの並べ替えを行い、第6のデータを作成するス
    テップと、前記第6のデータから前記接続制御信号と、
    着信宛先信号及び送信宛先信号を出力するステップとか
    ら成る事を特徴とする請求項7記載のクロスバスイッチ
    装置の制御方法。
  12. 【請求項12】 複数個の送信用ポートを有する送信側
    ポート部において、前記送信用ポートのそれぞれから、
    接続相手の設定を要求する接続要求信号が発 生される機
    能と、 複数個の受信用ポートを有する受信側ポート部におい
    て、前記受信用ポートのそれぞれから、接続相手の設定
    を拒否する接続拒否信号が発生される機能と、 前記送信側ポート部及び前記受信側ポート部に接続され
    るクロスバスイッチのスイッチ機能を制御する接続制御
    信号が発生される機能と、 前記接続要求信号及び前記接続拒否信号に応答して第一
    の接続優先順位及び第二の接続優先順位が決定される機
    能と、 前記第一の接続優先順位を表す送信側シャッフルデータ
    と、前記第二の接続優先順位を表す受信側シャッフルデ
    ータとから成るシャッフルデータが作成される機能と、 前記接続要求信号及び前記接続拒否信号と、前記送信側
    シャッフルデータ及び前記受信側シャッフルデータに基
    づいて、前記送信側ポート部と前記受信側ポート部の接
    続経路を演算する機能と、 前記演算の結果に基づいて、前記クロスバスイッチの全
    接続ポイントをスイッチして前記接続経路が設定される
    機能と、 前記接続経路を使用してデータを転送する機能とから成
    事を特徴とするクロスバスイッチ装置の制御方法。
  13. 【請求項13】 前記シャッフルデータを作成する機能
    が、前記送信用ポート及び前記受信用ポートの接続優先
    順位について、相対的に優先順位の高い第1のグループ
    と、相対的に優先順位の低い第2のグループに分ける機
    能と、前記第1のグループ及び前記第2のグループに対
    して、その構成要素であるポート番号をランダムに並べ
    替える機能とから成る事を特徴とする請求項12記載の
    クロスバスイッチ装置の制御方法。
  14. 【請求項14】 前記接続要求信号及び前記接続拒否信
    号を受け、前記送信側シャッフルデータ及び前記受信側
    シャッフルデータに基づいて、前記接続先を演算する機
    能が、前記送信側シャッフルデータ及び前記受信側シャ
    ッフルデータを作成する機能と、受信した前記接続要求
    信号及び前記接続拒否信号を受け、前記受信側シャッフ
    ルデータに基づいて、接続マップデータを作成する機能
    と、前記接続マップデータを受け、前記送信側シャッフ
    ルデータに基づいて前記演算結果データを作成する機能
    と、前記演算結果データを受け、前記受信側シャッフル
    データに基づいて接続制御信号と、着信宛先信号及び送
    信宛先信号を出力する機能とから成る事を特徴とする請
    求項12記載のクロスバスイッチ装置の制御方法。
  15. 【請求項15】 前記送信側シャッフルデータ及び前記
    受信側シャッフルデータを作成する機能が、アドレスデ
    ータを発生する機能と、前記アドレスデータに基づいた
    前記シャッフルデータを読み出す機能と、前記シャッフ
    ルデータから前記送信側シャッフルデータ及び前記受信
    側シャッフルデータを作成する機能とから成る事を特徴
    とする請求項14記載のクロスバスイッチ装置の制御方
    法。
  16. 【請求項16】 受信した前記接続要求信号及び前記接
    続拒否信号を受け、前記受信側シャッフルデータに基づ
    いて、接続マップデータを作成する機能が、前記接続要
    求信号に基づいて接続要求マップである第1のデータを
    作成する機能と、前記接続拒否信号に基づいて着信拒否
    マップである第2のデータを作成する機能と、前記第1
    のデータと前記第2のデータから接続マップ情報である
    第3のデータを作成する機能と、前記第3のデータに対
    し、前記受信側シャッフルデータを用いて受信用ポート
    に関して接続の優先順位が高い順からデータの並べ替え
    を行う事で前記接続マップデータを作成する機能とから
    成る事を特徴とする請求項14記載のクロスバスイッチ
    装置の制御方法。
  17. 【請求項17】 前記接続マップデータを受け、前記送
    信側シャッフルデータに基づいて前記演算結果データを
    作成する機能が、前記接続マップデータに対し、前記送
    信側シャッフルデータを用いて送信用ポートに関して接
    続の優先順位が高い順からデータの並べ替えを行い、第
    4のデータを作成する機能と、前記第4のデータに基づ
    いて接続探索を行い、第5のデータを作成する機能と、
    前記第5のデータに対し、再度前記送信側シャッフルデ
    ータを用いて送信用ポートに関して接続の優先順位が高
    い順からデータの並べ替えを行い前記演算結果データを
    作成する機能とから成る事を特徴とする請求項14記載
    のクロスバスイッチ装置の制御方法。
  18. 【請求項18】 前記演算結果データを受け、前記受信
    側シャッフルデータに基づいて接続制御信号と、着信宛
    先信号及び送信宛先信号を出力する機能が、前記演算結
    果データに対し、再度前記受信側シャッフルデータを用
    いて受信用ポートに関して接続の優先順位が高い順から
    データの並べ替えを行い第6のデータを作成する機能
    と、前記第6のデータから前記接続制御信号と、着信宛
    先信号及び送信宛先信号を出力する機能とから成る事を
    特徴とする請求項17記載のクロスバスイッチ装置の制
    御方法。
JP13905298A 1998-05-20 1998-05-20 クロスバスイッチ装置及びその制御方法 Expired - Lifetime JP3099325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13905298A JP3099325B2 (ja) 1998-05-20 1998-05-20 クロスバスイッチ装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13905298A JP3099325B2 (ja) 1998-05-20 1998-05-20 クロスバスイッチ装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPH11331203A JPH11331203A (ja) 1999-11-30
JP3099325B2 true JP3099325B2 (ja) 2000-10-16

Family

ID=15236364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13905298A Expired - Lifetime JP3099325B2 (ja) 1998-05-20 1998-05-20 クロスバスイッチ装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP3099325B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594076B2 (ja) 2000-03-01 2004-11-24 日本電気株式会社 パケットスイッチ及びそのスケジュール方法
JP5949312B2 (ja) * 2012-08-16 2016-07-06 富士通株式会社 並列計算機システム、データ転送装置及び並列計算機システムの制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1998信学総合大会 B−6−112
1998信学通信大会 B−6−89

Also Published As

Publication number Publication date
JPH11331203A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US8005092B2 (en) Two-dimensional pipelined scheduling technique
KR19990087752A (ko) 효율적인 출력 요구 패킷 스위치와 방법
EP1741229B1 (en) Weighted random scheduling
EP1006694B1 (en) Communications method and communications system
US7142555B2 (en) Method and apparatus for switching data using parallel switching elements
JP2001285291A (ja) 調停方式及びそれを用いたアービタ回路
AU2003218229B2 (en) Packet scheduling mechanism
CA2484427C (en) Scheduling using quantum and deficit values
CA2399186C (en) Data transfer apparatus and data transfer method
JP2820106B2 (ja) トラヒックシェーパ装置
JP3099325B2 (ja) クロスバスイッチ装置及びその制御方法
JP2000224198A (ja) 衛星通信システムにおけるア―ビトレ―ション装置及び方法
US6934295B2 (en) Multi-mode scheduler, apparatus including multi-mode scheduler and multi-mode scheduling method
JP2001298477A (ja) パケット交換装置およびパケット交換方法
JP2000101591A (ja) セルスケジューラ
US20020031127A1 (en) Asynchronous transfer mode switching architectures having connection buffers
CN117834562A (zh) 一种驻留时间机制的硬件实现方法
JPH07283818A (ja) セルデータ交換方法及び交換装置
JPH1155305A (ja) スイッチングハブ
JP2001285340A (ja) パケットスイッチ装置
JP2000092070A (ja) セルスケジューラ
JPH0523096B2 (ja)
JP2002164902A (ja) スイッチング方法および装置
JPS6336640A (ja) 時分割多重通話路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000717

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 13

EXPY Cancellation because of completion of term