JPS6336640A - 時分割多重通話路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する分野） 本発明は、ディジタル通信装置のうちの１つ、即ち、入
力ハイウェイより入力した通信データを目的の出力ハイ
ウェイへ送りこむ時分割多重通話路装置に関し、詳しく
は、特別に高速な素子を用いずに構成され、現在の回線
交換の通話路と同等以上の容量を有する時分割通話路装
置に関する。

（従来の技術） 従来の通話路装置のうち、 回線交換機におけるものは、１２５μｓ固定周期フレー
ム構成を採用し、高度の実時間性を必要とする電話音声
には適しているが、通話路におけるデータの蓄積時間を
呼毎に一定としているため、通信網におけるデータの誤
りの発生に対し、交換機において回復できず、データ通
信や帯域圧縮を伴う映像通信のように誤りの許されない
通信には不向きである。

一方、パケット交換機においては、データの蓄積時間を
Ｔ到着データの正常性が確認された時点から、出力伝送
路が空くまで」とすることにより誤りの許されない通信
がサポートできるが、データの種別にかかわらずこのよ
うな蓄積を行うため、高度の実時間性を必要とする音声
や双方向の画像通信には不向きであった。

両者を統合した統合通話路もいくつか考案されている。

統合通話路の一形態として、パケット交換機の通話路を
基本とし伝送路の高速化により、上記実時間性に関する
欠点を緩和したものがある。

近年の、集積回路の動作速度の向上により、最も高速の
集積回路を使用すれば、１００メガビット毎秒程度の伝
送路を、８本程度収容できるパケット交換機も実現可能
と言われている。

しかし、依然として現在の回線交換機の最大容量の半分
であり、しかも最高速の素子を使用するため、製造コス
ト、運用コストとも極端に増加することが予想され、電
話交換をも含む統合には不十分である。

パケット交換機の通話路装置の実現に特別に高速な素子
を用いず、現在の回線交換機の通話路装置と同等以上の
容量を得るには、以下の点が問題となる。

第１図は従来のパケット交換機のブロック図であり、１
１はプロセッサ、１２はメインメモリ、１３は対応情報
記憶手段、１４はバスアービタ装置、１５はプロセッサ
バス、１６は入回線対応部、１７は出回線対応部を示す
。

■　パケットヘッダに示された通信要求番号と出力ハイ
ウェイ番号等の通話路装置動作用パラメータとの対応関
係を第１図に示すように、プロセッサのメインメモリ上
に保持しているため、パケットの到着毎に、メインメモ
リへのアクセスが必要となり、プロセッサの動作クロッ
クを、入力ハイウェイの動作クロツタの数倍以上も速く
しなければならない。

■　到着したパケットは、入力ハイウェイに対応した入
カバソファ装置に到着順に書き込まれる。バスアービタ
装置は、プロセッサバスが空くのを監視しており、空き
となると各入カバソファ装置を検索し、到着パケットが
あればそのパケットを出力ハイウェイに対応した出力バ
ッファ装置へ転送する。このため、プロセッサバスの転
送速度を、交換機の容量に比べ、相当に大きくしなけれ
ばならない。

さらに、高度の実時間性を必要とする通信と誤りの許さ
れない通信を混在させて交換するには。

以下の点も問題となる。

◎　バッファ上のパケットに対し、各通信の性質にもと
づき転送の優先度を設け、この優先度の順に上記パスア
ービタ装置が各人力バッファ装置を検索する。そして、
待ち時間が実時間性を満足しえないパケットは廃棄され
るため、プロセッサとバスアービタ装置による入力バッ
ファ装置へのアクセス回数が、パケットの転送回数より
多くなり、入カバソファ装置へのアクセス速度を、入・
出力ハイウェイの伝送速度よりも大きくしなければなら
ない。

（発明の目的） 本発明は前記の問題点を解決し、特別に高速の素子を用
いずに、現在の回線交換機の通話路装置と同等以北の容
量を実現でき、将来の通信網におけるユーザの多様なニ
ーズを満足する経済的な時分割多重通話路装置を提供す
ることを目的とする。

（発明の構成及び作用） 第２図は本発明の時分割多重通話路装置の一般的構成を
示し、１０１．・、１０２は信号変換メモリ。

２０１は出力ハイウェイ選択回路及びバッファ装置、３
はそれらの間を接続する情報線群、０，１及び２は入力
ハイウェイ、出力ハイウェイを構成する情報線群である
。

各信号変換メモリ１０１．１０２はそれぞれ、入力ハイ
ウェイの伝送速度と等しい速度で動作し、入力パケット
の通信要求番号に対応する出力ハイウェイ番号等を出力
する。

出力ハイウェイ選択回路及びバッファ装置２０１は、入
力したパケットを特定な出力ハイウェイへ出力する際、
パケットの遅延時間が予め定められた範囲におさまるよ
う入力パケットの出力時刻制御を行う。

各入力ハイウェイ、各出力ハイウェイは、情報線群Ｏに
よってパケット内の情報のうちのユーザからのデータ即
ち有効データを伝送し、情報線群１によってパケットの
到着及び受信中を示す信号を伝送し、情報線群２によっ
て通信要求の識別子即ち通信要求番号を伝送する。

本発明の時分割多重通話路装置ではこの作用が、情報線
群３によって信号変換メモリ１０１、・・・、１０２の
出力端子より出力ハイウェイ選択回路及びバッファ装置
２０１の入力端子に伝送される信号の内、通信要求の属
性が有効データの遅延時間をある範囲内に保証するよう
に指示し、出力ハイウェイ番号が出力ハイウェイを選択
するのに用いられる。

第３図は、本発明の時分割多重通話路の第一の実施例を
示す。

第一の実施例は、入力ハイウェイと出力ハイウェイが有
効データを伝送する情報線群０と有効データの到着を示
す信号を伝送する情報線１と通信要求番号を伝送する情
報線群２で構成され、並列伝送となっている例である。

本実施例では、 信号変換メモリ１０１は、入力ハイウェイ毎に設けられ
、出力ハイウェイ選択回路及びバッファ装置は、入力ハ
イウェイ毎に設けられたバッファ装置２２１と、バッフ
ァ装置の後段に設けられた共通の出力ハイウェイ選択回
路２１１で構成され、信号変換メモリ１０１からバッフ
ァ装置２２１への情報線群３は、出力ハイウェイ番号を
伝送する情報線群３１と、出力パイウェイにおける通信
要求番号を伝送する情報線群３２と通信要求の属性を伝
送する情報線群３３からなり。

有効データを伝送する情報線群０は、遅延回路３０１を
介し、バッファ装＠２２１の入力ハイウェイ端子の一部
に接続され、 有効データ受信中指示を伝送する情報線１は、二つに分
岐し、その一方は、遅延回路３０１を介し、バッファ装
置２２１の情報線群０とは別の一つの入力ハイウェイ端
子に接続され、他方は、信号変換メモリ１０１の読み出
し制御信号入力端子に接続され、 通信要求番号を伝送する情報線群２は、信号変換メモリ
１０１の読み出しアドレス指定信号入力端子に接続され
、 情報線群３１は、バッファ装置２２１の出力ハイウェイ
指定信号入力端子に接続され、 情報線群３２は、バッファ装置２２１の情報線群０及び
情報線群１とは別の入力ハイウェイ端子に接続され、 情報線群３３は、バッファ装置２２１の属性信号入力端
子に接続されている。

以下、第一の実施例について動作の概要を述べる。

情報線１が有効データの到着を示す状態となったとき、
即ち、パケットの到着時に。

信号変換メモリ１０１は、 情報線群２が示す信号値、即ち、到着したパケットの入
力ハイウェイにおける通信要求番号を読み出し番地の値
として読み出し動作を行い、出力ハイウェイ番号を情報
線群３１に、出力ハイウェイにおける通信要求番号を情
報線群３２に、通信要求の属性を情報線群３３に、並列
に出力する。

情報線群Ｏの有効データと、情報線１の分岐した一方、
即ち、出力ハイウェイにおける有効データの存在を示す
情報は、遅延回路３０１へ入力され信号変換メモリ１０
１の読み出し時間だけ遅延され、出力ハイウェイ番号、
出力ハイウェイにおける通信要求番号、通信要求の属性
と同期して並列にバッファ装置２２１へ入力される。

バッファ装置２２１は、 有効データ及び有効データ受信中表示、出力ハイウェイ
番号、出力ハイウェイ内通信要求番号を、通信要求の属
性が指定する遅延時間の制限を満足するように遅延させ
た後、出力ハイウェイ選択回路２１１へ出力する。

出力ハイウェイ選択回路２１１は、 前記遅延された有効データと有効データ受信中表示と出
力ハイウェイ内通信要求番号とを指定された出力ハイウ
ェイに並列に出力する。

このように、本実施例は、信号変換メモリ１０１の読み
出し動作だけで入力ハイウェイにおける通信要求番号か
ら出力ハイウェイにおける通信要求番号と出力ハイウェ
イ番号と通信要求の属性を検索するようになっており、
また、信号変換メモリ１０１の読み出し動作の速度は入
力ハイウェイの伝送速度と同一でよい。

なお、第一の実施例では、有効データ等をバッファ装置
２２１で遅延させたのち出力ハイウェイ選択回路２１１
へ出力するが、逆に出力ハイウェイ選択回路２１１へ先
に入力させ、その後、出力ハイウェイ毎に設けられたバ
ッファ装置２２１で遅延するもの、バッファ装置２２１
を分割して出力ハイウェイ選択回路２１１の前後に配置
しそれらによる遅延時間を合わせて所要の遅延時間を得
るようにする方式も本発明に含まれる。

以下の第三及び第四の実施例においてもバッファ装置と
出力ハイウェイ選択回路の配置については同様である。

第４図は、本発明の時分割多重通話路の第二の実施例を
示す。

並列入力ハイウェイよりバッファ装置２２１の各入力情
報線までの構成および動作は、第一の実施例と同一であ
る。

バッファ装置２２１は番地が出力ハイウェイ別の領域に
区分されており、また第一の実施例における出力ハイウ
ェイ選択回路２１１は、デマルチプレクサ２３１とシー
ケンシャルカウンタ２４１で構成されている。

バッファ装置２２１の書き込み動作は、出力ハイウェイ
番号により指定された出力ハイウェイに対応する領域に
対して行われ、 読み出し動作は、シーケンシャルカウンタ２４１の出力
により指定された領域に対して行われる。

デマルチプレクサ回路２３１は、バッファ”Ａ　置２２
　］からの入力をシーケンシャルカウンタ２４１の出力
により指定された出力ハイウェイに出力する。

このように、バッファ装置２２１から各出力ハイウェイ
に出力可能な時刻が周期的に定まっていると、バッファ
装置への書き込み時に出力ハイウェイへの出力時刻が保
証されるので、バッファ装置からの出力時には、バスア
ービタ装置によるバッファ装置の検索等は、不要である
。

また、各種通信の性質にもとづく転送の優先度や遅延時
間の制限を満足するための通話路制御も、バッファ装置
の書き込み番地の決定動作に含まれ、読み出し時の優先
制御と、遅延が制限をオーバーしたデータの廃棄が不要
となるとともに、最終的に廃棄されるデータが、バッフ
ァ装置の番地を無効に占有することが、起こらなくなっ
ている。

第５図は５本発明の時分割多重通話路の第三の実施例を
示す。

本実施例では、バッファ装置は出力ハイウェイ選択回路
２１１の後に置かれ、出力ハイウェイ毎に設けられる。

各バッファ装置は、 人力ハイウェイ端子に入力するデータは、情報線群９の
その番地に対応する情報線の信号がある規定値となった
とき書き込みを行う芽き込みゲート２２６を介したラン
ダム書き込み、 出力ハイウェイ端子から出力するデータはシフト動作に
よるシーケンシャル読み出しとなっており、 各番地にデータが存在しないことを示す信号を各番地に
対応した情報線群６に出力する機能が付加されたシフト
レジスタ２２２と、 各番地が入力データの属性により与えられる穿き込み許
容番地の範囲に属することを示す信号を各番地に対応し
た情報線群７に出力する書き込み許容番地判定回路２２
３と、 情報線群６及び７の同一番地に対応する２本の情報線を
入力としそれらの論理積を情報線群８のその番地に対応
する情報線に出力するＡＮＤ回路群２２４と、 情報線群８のうちある規定値をとる情報線に対応する番
地群より書き込み番地を選択し、情報線群９のその番地
に対応する情報線にある規定値を出力する番地選択回路
２２５とで構成されている。

出力ハイウェイ選択回路２１１は、有効データおよび有
効データ受信中表示と出力ハイウェイにおける通信要求
番号とともに通信要求の属性を出力ハイウェイ毎に置か
れているバッファ装置２２１のうち指定された出力ハイ
ウェイに対応するものへ伝達する。

本実施例では、−例として３個の番地をもつバッファ装
置２２１を示している。

各バッファ装置の書き込み許容番地判定回路２２３は、
情報線群７のうち入力された属性信号の条件に適合する
番地に対応する情報線の信号を書き込み許容を表わす規
定値（例えば１）とする。

この書き込み許容番地判定回路２２３は１通常者えられ
る通信要求の属性である遅延の最大値・最小値、有効デ
ータの長さに関する判定機能ならば、組み合わせ論理回
路により実現できる。

各バッファ装置の番地選択回路２２５は、情報線群６の
信号と情報線群７の信号の論理積を番地毎にとったもの
となっている情報線群８の信号が規定値（例えば１）と
なる番地のうち１個（例えば最も番号の小さいもの）を
選び、その番地へのデータおよび通信要求番号の入力線
１０への書き込みゲート２２６の制御情報線９の信号を
規定値（例えば１）とする。

この番地選択回路２２５は、組み合わせ論理回路により
実現できる。

各書き込みゲート２２６は、制御情報線９が規定値（例
えば１）のときかつそのときに限り有効データ及び有効
データの存在を示す信号と通信要求番号をシフトレジス
タ２２２に書き込む。

シフトレジスタ２２２の各番地はデータの書き込みが行
われたときはその値を保持し、その他のときは、直前の
シフト動作のとき隣の番地より移ってきた値を保持する
。ただし、末尾の（最も出力ハイウェイに遠い）番地だ
けは、シフト動作のときは空き状態となる。

先頭の（最も出力ハイウェイに近い）番地に保持されて
いるデータは直後のシフト動作のとき出力ハイウェイに
送出される。

このように、第三の実施側では、プロセッサを用いた蓄
積プログラム制御によらず、通信要求の属性による遅延
時間の制御を行うため素子の動作速度は出力ハイウェイ
の伝送速度と同一となっている。

第三の実施例では、バッファ装置の記憶手段をシフトレ
ジスタとしたが。

記憶手段をＲＡＭ（ランダムアクセスメモリ）としたも
の、 シフトレジスタとＲＡＭを併用し、有効データの存在を
示す信号のみシフトレジスタに記憶し、有効データ等は
、シフ１−レジスタと同一の番地数をもつＲＡＭに記憶
する、 あるいは、有効データの存在を示す信号とＲＡＭにおけ
る有効データ等の記憶番地を示すポインタ情報をシフト
レジスタに記憶し、有効データ等は、シフトレジスタと
は異なる番地数をもったＲＡＭに記憶するもの、 なども本発明に含まれる。

なお、第５図においては、出力ハイウェイ及び出力ハイ
ウェイ毎に設けられる各装置は５−出力ハイウェイ分の
みを示し、他は省略しである。

第６図は、本発明の時分割多重通話路の第四の実施例を
示す。

第四の実施例は、第一、第二、第三の実施例において、
入力ハイウェイとの間に直並列変換器４１１を、さらに
出力ハイウェイとの間に並直列変換器４２１を挿入した
ものである。

なお、上記説明において、 第３図より第６図までにおいては、２ビツト以上の信号
を伝えるための情報線は、両端の各１本を意味する実線
と省略を表わす破線により表現し、名称または番号は両
端の線の中間に示す。１ビツトの信号を伝えるための情
報線は１本の実線で表現し、その情報線により伝送され
る信号の名称または番号は近傍に示す。

また、入力ハイウェイ及び入力ハイウェイ毎に設けられ
る各装置は、−人カハイウェイ分のみを示し、他は省略
しである。

（発明の効果） 以上で説明したように、本発明は、 ■　入力パケットの通信要求番号から出力ハイウェイ番
号等を得るのに入力ハイウェイの伝送速度に等しい動作
速度をもつ信号変換メモリを用いたこと、 ■　出力ハイウェイ選択回路及びバッファ装置において
は、入力パケットをバッファ装置へ書き込む時に出力ハ
イウェイへの出力時刻を保証する構成を採用したこと、 ■　更に、バッファ装置においては、書き込み番地を決
定する部分が通常考えられる通信要求の属性に関して組
み合わせ論理回路のみで実現できるような構成を採用し
たこと。

から、 前記従来の技術に関する説明の項において指摘したよう
な、下記問題点が解決される。

■　パケットヘッダに示された通信要求番号と出力ハイ
ウェイ番号等との対応関係を第１図に示すように、プロ
セッサのメインメモリ上に保持しているため、パケット
の到着毎に、メインメモリへのアクセスが必要となり、
プロセッサの動作クロックを入力ハイウェイの動作クロ
ックの数倍以上も速くしなければならない。

（リ　到着したパケットは、入力ハイウェイに対応した
入力バッファ装置に到着順に書き込まれる。

バスアービ′り装置は、プロセッサバスが空くのを監視
しており、空きとなると各人カバソファ装置を検索し、
到着パケットがあればそのパケットを出力ハイウェイに
対応した出カバソファ装置へ転送する。

このため、プロセッサバスの転送速度を、交換機の容量
に比べ、相当に大きくしなければならない。

（Φ　バッファ上のパケットに対し、各通信の性質にも
とづき転送の優先度を設け、この優先度順に上記バスア
ービタ装置が各人カバソファ装置を検索する。そして、
待ち時間が実時間性を満足しえないパケットは廃棄され
るため、プロセッサとバスアービタ装置による入カバソ
ファ装置へのアクセス回数が、パケットの転送回数より
多くなり、入力バッファ装置へのアクセス速度を、入・
出力ハイウェイの伝送速度よりも大きくしなければなら
ない。

更に、現在の回線交換機と同等の容量（約１．８ギガピ
ント毎秒）を実現するのに、現在の回線交換機に使用さ
れているものと大差ない、１０乃至２０メガヘルツ程度
の素子を使用すれば充分であるという効果がある。

また、バーｌ−ウェア量に関しても、最終的に廃棄され
るデータが無効にバッファ装置の番地を占有しないこと
等のため、 電話交換機として使用する場合について試算した数値例
によれば、 従来の電話交換機と同等なハイウェイの使用能率とする
ために必要なバッファ装置の番地数は、出力ハイウェイ
数に１０を乗じた程度で十分で、番地数については、従
来の電話交換機の時間スイッチに比べ５０乃至１００分
の一程度となり、各番地毎に、データが存在しないこと
を示す信号を出力する機能のための増加分を考慮しても
相当に少なくなる効果もある。

【図面の簡単な説明】

第１図は従来のパケット交換機のブロック図、第２図は
本発明の一般的な構成図、 第３図は本発明の第一の実施例のブロック図、第４図は
本発明の第二の実施例のブロック図、第５図は本発明の
第三の実施例のブロック図、第６図は本発明の第四の実
施例のブロック図である。 ０．１，２，３，６，７．８　　・情報線群、９　・−
制御情報線、１０　　・・入力線、１１−・・プロセッ
サ、１２　　　メインメモリ、１３　　・・対応情報記
憶手段、 １４　　　バスアービタ装置、 １５　　・　プロセッサバス、１６　　　入回線対応部
、１７　　・出回線対応部、 １０１、・・、１０２・・・信号変換メモリ、２０１　
　・出力ハイウェイ選択回路及びバッファ装置、２１１
・　出力ハイウェイ選択回路、２２１　・・バッファ装
置、２２２　　　シフＩ−レジスタ、２２３・・・書き
込み許容番地判定回路、２２４・・・ＡＮＤ回路群、２
２５・・・番地選択回路、２２６・・・書き込みゲート
、 ２３１・・・デマルチプレクサ、 ２４１・・・シーケンシャルカウンタ。 ３０１・・・遅延回路、４１１・・・直並列変換器、４
２１・・・並直列変換器。 特許出願人　日本電信電話株式会社 第１図 １３　　ダ１にと情動（Ｓ己便？躬（ １５ブ【コゼ７′ブ′〕（ス・

Claims (5)

【特許請求の範囲】
1. （１）通信データと、その通信データの存在を示す通信
   データ存在表示データと、上記通信データを識別する通
   信データ識別番号と、を含むパケットを、入力ハイウェ
   イより入力し、指定された出力ハイウェイへ出力する時
   分割多重通話路装置において、 イ） イ−ａ）交換接続先の出力ハイウェイ番号と、その出力
   ハイウェイにのせる通信データ識別 番号と、交換接続の遅延時間範囲を規定す る遅延時間範囲規定情報と、を各アドレス に保持し、 イ−ｂ）入力パケットより抽出された前記通信データ識
   別番号によって指定されたアドレス に保持する前記各データを、前記通信デー タ存在表示データによって出力する信号変 換メモリと、 ロ）入力パケットより抽出された前記通信データ及び前
   記通信データ存在表示データと、前記信号変換メモリか
   ら出力された前記通信データ識別番号とによって構成さ
   れる出力パケットを、前記出力ハイウェイ番号によって
   指定された出力ハイウェイへ、前記遅延時間範囲規定情
   報が定める範囲の遅延時間を保証して交換接続する遅延
   時間保証・出力ハイウェイ選択手段とを備え、 ハ）入力ハイウェイ上のパケットを所望の出力ハイウェ
   イへ予め定められた遅延時間範囲を保証して交換接続す
   る ことを特徴とする時分割多重通話路装置。
2. （２）遅延時間保証・出力ハイウェイ選択手段は、イ）
   出力パケットを遅延時間範囲規定情報が定める遅延時間
   範囲を保証するある値だけ保持するバッファ装置と、 ロ）前記出力パケットを出力ハイウェイ番号を基に、出
   力ハイウェイへ振り分ける出力ハイウェイ選択回路と、 で構成されることを特徴とする特許請求の範囲第（１）
   項記載の時分割多重通話路装置。
3. （３）遅延時間保証・出力ハイウェイ選択手段は、イ）
   前記出力パケットを前記遅延時間範囲規定情報が定める
   遅延時間範囲を保証するある値だけ保持するバッファ装
   置と、 ロ）収容する出力ハイウェイの本数に等しい出力状態数
   を持ち、各出力ハイウェイと同一速度で歩進動作を行う
   サイクリック形計数回路と、 ハ）前記バッファ装置から出力された前記出力パケット
   を、前記サイクリック形計数回路の出力が示す出力ハイ
   ウェイへ振り分けるデマルチプレクサと で構成されることを特徴とする特許請求の範囲第（１）
   項記載の時分割多重通話路装置。
4. （４）バッファ装置は、 イ）ランダム書き込み方式でデータを入力し、シーケン
   シャル読出し方式でデータを出力し、各番地上のデータ
   の存在有無を各番地対応に設けられた第１の情報線群へ
   出力する記憶手段と、 ロ）その記憶手段の各番地が、前記遅延時間範囲規定情
   報が示す書き込み許容番地に属するか否かを各番地対応
   に設けられた第２の情報線群へ出力する書き込み許容番
   地判定回路と、ハ）同一番地に対応する前記第１及び第
   ２の情報線ペアからの信号を入力し、論理積をとり、結
   果をその番地に対応する第３の情報線に出力するＡＮＤ
   回路群と、 ニ）上記第３の情報線群のうち、規定された遅延時間範
   囲にある番地群に対応するものから、１つの書き込み番
   地を選択し、第４の信号線へ出力する書き込み番地選択
   回路と を用いて構成されることを特徴とする特許請求の範囲第
   （２）項記載の時分割多重通話路装置。
5. （５）記憶手段は、 イ）通信データ存在表示データを記憶するＤフリップフ
   ロップと、前記通信データ識別番号を記憶する幾つかの
   Ｄフリップフロップと、前記通信データを記憶する幾つ
   かのＤフリップフロップと、出力パケットを構成する各
   信号と前記第４の信号線上の信号との論理積をとり、結
   果を第５の情報線へ出力する出力パケット書き込みゲー
   トとで各番地が構成され、ロ）先頭番地を構成する前記
   各Ｄフリップフロップは、前記第５の情報線からの信号
   を入力し、 ハ）それ以外の各番地を構成する前記各Ｄフリップフロ
   ップは、前記第５の情報線からの信号と隣接する番地の
   各Ｄフリップフロップの出力信号との論理和を入力し、 ニ）各番地の前記通信データ存在表示データを記憶する
   Ｄフリップフロップは、前記第１の情報線へ記憶データ
   を出力し、 ホ）上記各入出力動作を前記出力ハイウェイの動作と同
   一速度で行う シフトレジスタで構成されることを特徴とする特許請求
   の範囲第（４）項記載の時分割多重通話路装置。