KR100324092B1 - 통신네크워크및이통신네트워크의이용방법 - Google Patents

통신네크워크및이통신네트워크의이용방법 Download PDF

Info

Publication number
KR100324092B1
KR100324092B1 KR1019960705124A KR19960705124A KR100324092B1 KR 100324092 B1 KR100324092 B1 KR 100324092B1 KR 1019960705124 A KR1019960705124 A KR 1019960705124A KR 19960705124 A KR19960705124 A KR 19960705124A KR 100324092 B1 KR100324092 B1 KR 100324092B1
Authority
KR
South Korea
Prior art keywords
data
network
subset
input
switching
Prior art date
Application number
KR1019960705124A
Other languages
English (en)
Other versions
KR970701958A (ko
Inventor
예치암 예미니
다닐로 플로리시
Original Assignee
추후제출
더 트러스티스 오브 컬럼비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 더 트러스티스 오브 컬럼비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 추후제출
Publication of KR970701958A publication Critical patent/KR970701958A/ko
Application granted granted Critical
Publication of KR100324092B1 publication Critical patent/KR100324092B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/48Routing tree calculation
    • H04L45/484Routing tree calculation using multiple routing trees
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/48Routing tree calculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

교환 시스템(10)에서 다수의 스위칭노드가 통신링크에 연결되고 네트워크내의 통신교통량이 수신지노드(102,106)로서 스위칭노드에 각각 결합된 상이한 루팅트리에 따라서 교환된다. 루팅트리는 각 노드가 교통량을 수신하는 입력링크의 서브세트와 노드가 수신교통량을 전송하는 출력링크를 지정한다. 각 스위칭노드는 어느 시간에 상이한 루팅트리를 실행토록 시간대역을 할당한다. 그러나, 교통링크를 공유하지 아니하는 비중첩형 루팅트리(제 11도)가 교통량 출력을 증가시키도록 동일시간에 실현될 수 있다.

Description

통신네트워크 및 이 통신네트워크의 이용방법
미국 정부는 국립과학재단에 의한 재정보조 CDR-881111에 따라 본 발명에 대한 일정한 권리를 갖고 있다.
본 발명은 통신네트워크구조에 관한 것으로, 특히 교환네트워크에서 데이타교통량의 제어가 용이하게 이루어지는 통신네트워크 및 이 통신네트워크의 이용방법에 관한 것이다.
근년에 들어 기술의 발달로 통신네트워크에서 전송률과 대역폭이 크게 증가되었다. 이러한 네트워크는 발전되어 오늘날 고속네트워크(HSN)라 알려지고 초당 기가비트 또는 테라비트 정도의 속도로 데이터를 전송할 수 있게 되었다. 거대 대역폭의 HSN 설비에 이용코자 여러 가지 응용이 도출되고 시도되었다. 이러한 응용의 예로서는 라이브비디오 멀티캐스팅, 멀티메디아영상회의, 고품질영상검색 및 가상현실 환경을 포함한다.
고속전송속도의 조건때문에 비교적 고속인 프로세서속도와 비교적 저속인 전송속도사이의 선행갭의 잇점을 취하여 처리하는 복잡한 네트워크는 HSN에 대하여 더 이상 현실적일 수 없다. 따라서 고속교환네트워크는 이를 통한 전송데이타를 신속히 전송토록 스위칭 노드의 처리속도를 충분히 증가시켜야 한다.
통산적인 패킷교환네트워크는 요구된 바와 같은 고속처리속도의 제공에 한계가 있다. 이러한 패킷교환네트워크의 네트워크노드는 경로설정을 수행함에 있어 어드레스정보를 얻는 과정에서 각 패킷의 프레임헤더를 분석하는 것이 요구된다. 프레임처리에 요구된 시간은 바람직하지 않게길다.
다른 한편으로, 통상적인 회로교환네트워크는 프레임처리를 수행하는 네트워크노드를 필요로하지 아니한다. 그러나, 노드쌍 사이의 통신을 위하여 전용회로를 필요로한다. 이는 대역폭을 효과적으로 이용할 수 없을 뿐만아니라 효과적인 상호연결을 유지할 수도 없어 바람직하지 않다.
비동기전송모우드(ATM)네트워크가 패킷스위칭 및 가상회로스위칭의 조합된 개념에 기초하여 개발되었다. 이러한 네트워크의 한 구조가 제이. 보우덱(J. Boudec)의 "Asynchronous Transfer Mode : a tutorial", (Coumputer Networks and ISDN Systems, Vol. 24, no. 4. 1992년 5월 발행)에 기술되어 있다. ATM 네트워크노드는 이들이 속하는 가상회로에 의하여 확인된 정보의 셀을 전환시킨다. ATM 셀을 전진시키기 전에 가상회로가 설정되어야 한다. 따라서, 다른 문제중에서도, ATM 네트워크는 회로설정에 관련된 모든 지연과, 적당한 교환입출력포트에 대한 가상회로식별자를 배치하도록 ATM 셀을 스위칭하는 것으로부터 나타나는 부가적인 지연을 바람직하지 않게 전수하게 된다. 아울러, ATM 네트워크는 이 네트워크로 유입되는 데이타가 ATM 프레임구조에 적응되는 젓을 바람직하지 않게 요구한다. 따라서, 데이타는 이 데이타가 네트워크를 떠나기 전에 그 본래의 프로토콜로 불필요하게 역변환되어야한다.
다른 형태의 교환네트워크가 파장분할다중화(WDM)네트워크로서 알려진 것이있다. 이러한 네트워크의 한 구조가 에이. 아캄포라(A. Acampora)등의 "An Overviw of Lightwave Packet Network" (IEEE Network Magazine, pp. 29-41, 1989년 1월 발행)와, 씨. 브라켓트(C. Brakett)의 "Dense wave-length Division Multiplexing network : Principles and Applications" (IEEE Journal of Selected Areas in Communications, vol. 8, no. 6, pp. 948-64, 1990년 8월 발행)에 기술되어 있다. WDM 네트워크는 파장의 적당한 할당을 통한 전용수신지엑세스를 제공한다. 경로설정은 소오스-수신지연계성을 제공토록 파장을 전환시키는 노드를 구성하므로서 이행된다. 동일수신지에 대한 동시전송간의 경쟁은 스위칭노드에서 해결된다. 바람직하기로는 WDM 네트워크가 회로형 서비스와 멀티캐스팅을 유지토록 구성되는 것이 좋다. 그러나, WDM 네트워크의 이행은 광학매체로 제한되고 광전송의 전문화된 특성에 의존한다. 더우기 스위칭노드에서 고속처리속도를 실현하기 위하여 네트워크는 입력교통량속도에서 노드의 광학적인 스위치동조를 요구한다. 요구된 바와같은 광학적 동조는 그럼에도 불구하고 현재의 기술수준을 벗어나고 있다. 따라서, 현재의 WDM 네트워크는 노드쌍사이에 전용파장을 이용하고, 패킷은 다만 인접한 노드로 직접 보내질 수 있다. 노드에서 패킷은 수신지루우트틀 결정하기 위하여 처리될 필요가 있어 처리시간이 바람직하지 않게 증가한다.
또 다른 형태의 교환네트워크로서 하이볼네트워크로서 알려진 것이 좋다. 이러한 네트워크의 구조가 디. 밀즈(D. Mills) 등의 "Highball : A High Speed, Reserved-Access, Wide Area Network: (Technical Report, 90-9-1, Electronic Engineering Department, University of Delaware, 1990년 9월 발행)에 기술되어있다. 하이볼네트워크구조에 따라서, 스위칭노드는 연속통신을 유지하는 스위치를 구성하므로서 교통량버스트를 예정한다. 이를 위하여 노드 브로드캐스트는 모든 다른 노드에 대하여 모든 수신지에 대한 이들의 데이타전송요구를 지정토록 요구한다. 그리고 이러한 정보는 각 노드에서 스케줄을 결정하고 출력링크가 특정입력링크에 전용되는 시간을 설정하는데 사용된다. 이와같이 상이한 노드에 의하여 결정된 스케줄은 일관되어야 하며 노드는 매우 정확한 동기파를 유지하여야한다. 하이볼 네트워크는 초기 스케줄에 의한 회전지연을 허용할 수 있는 교통을 제공토록 되어 있다. 이와 같이 하이볼 네트워크구조에 있어서는 스케줄설정의 복잡성과 제한적인 정밀동기화조건이 본질적인 주요결점이 된다.
동작이 실질적인 교통량다중화에 의존하는 다른 종래기술의 네트워크는 유사한 결점을 갖는다. 중간노드에서의 버퍼싸이징, 대력폭할당, 용량지정 및 설계와 같은 이들 네트워크에 관련된 문제는 작동이 평형상태에 있고 교통량요구가 여러 독립되고 상관되지 않는 소오스의 조합으로부터 시작되는 것의 가정에 기초하여 해결된다. 그러나 HSN 에 있어서는 적은 수의 상관소오스가 다중화되어 다른 많은 소오스에 비하여 상관된 교통량을 발생하므로서 상기 가정이 성립되지 않도록한다.
아울러 전송지연에 비하여 무시될 수 있는 종래기술의 네트워크에 있어서 전파지연이 HSN 에 있어서는 현저하게된다. 예를들어 크로스-컨트리전파지연이 약 30 ms 인 경우에 이러한 지연중에 2.4 Gbits/sec에서 HSN 을 통하여 9메가바이트를 전송할 수 있다. 전송지연에 비하여 긴 전파지연때문에 흐름제어 또는 손실회복을 위한 전역피드백에 기초한 통상적인 프로토콜은 더 이상 HSN 에서는 유효하지 않다.
본 발명에 있어서는 다수의 스위칭노드를 포함하는 교환네트워크에 루팅트리(routing trees)를 이용하므로서 종래기술의 한계를 극복한다. 각 스위칭노드가 데이타가 수신되는 하나이상의 입력링크와, 데이타가 전송되는 하나이상의 출력링크에 연결된다. 각 루팅트리가 상이한 스위칭노드에 결합되어 네트워크의 스위칭노드를 통한 데이타의 경로를 지정한다. 시간대역은 루팅트리를 이행하기 위하여 한정되고 각 시간대역이 하나 이상의 루팅트리에 연합된다. 스위칭노드는 이에 관련된 시간대역 중에 하나 이상의 루팅트리에 따라서 그 입력링크의 서브 셋트로부터 그 출력링크의 서브셋트로 데이타를 교환한다.
본 발명은 처리속도를 증가시키기 위하여 스위칭 노드에 의해 처리하는 복잡한 프레임을 제거하고자하는 제 1목적, 네트워크를 통과하는 동시다중 프로토콜을 유지하고자하는 제 2 목적, 다앙한 특성의 서비스조건을 융통성있게 유지할 수 있는 네트워크 메카니즘을 제공하고자하는 제 3 목적과, 성능과 서비스의 절충없이 네트워크의 복잡성과 설비비용을 줄이고자하는 제 4목적을 유리하게 달성한다.
본 발명을 첨부도면에 의거하여 보다 상세히 설립하면 다음과 같다.
제 1도는 본 발명에 따라서 다수의 지역엑세스에 연결된 교환네트워크를 보인 구성도,
제 2도는 제 1도의 이러한 지역엑세스의 하나를 보인 구성도,
제 3도는 제 1도의 교환네트워크에서 통신되는 데이타프레임의 포맷을 보인 설명도,
제 4도는 제 1도의 교환네트워크를 들하여 데이타프레임의 경로를 지정하는루팅트리의 구성도,
제 5도는 제 1도의 교환네트워크에서 스위칭노드의 블럭다이아그램,
제 6도는 제 1 도의 교환네트워크에서 여러 루팅트리를 이행하기 위한 시간내역의 시퀀스를 설명하는 타이밍 다이아그램,
제 7도는 제 5도의 스위칭노드에서 스위칭회로의 블럭 다이아그램,
제 8도는 제 5도의 스위칭노드에서 제어유니트의 블럭 다이아그램,
제 9도는 제 8도의 제어유니트에 의하여 수행된 단계의 순서를 설명하는 흐름도,
제 10A도는 제 8도의 제어유니트에 구성레지스터의 비트맵을 설명하는 설명도,
제 10B도는 제 8도의 제어유니트에서 우선순위레지스터의 비트맵을 설명하는 설명도,
제 11도는 제 1도의 교환네트워크에서 동시이행되는 두개의 비중복형 루팅트리를 설명하는 설명도.
도면에서는 동일부호와 문자가 도시된 네트워크의 동일한 구성, 요소, 또는 구성부분을 나타내도록 사용되었다.
제 1도는 다수의 지역엑세스(LA)를 연결하는 예시적인 교환네트워크(10)를 보이고 있다. 교환네트워크(10)는 본 발명에 따라서 "아이소크로네트(Isochronets)" 구조에 따라 설계되었다. 아이소크로네트는 각각 수신지노드에 결합된 루팅트리중에서 네트워크대역폭을 분할하는 본 발명의 경로분할다중엑세스(RDMA) 교환기술을 제공한다. 이러한 기술을 이용하므로서 아이소크로네트는 중간스위칭노드에서 내용-종속처리를 피하고 이로써 광범위한 전송속도를 허용하고 전광학적 이행을 유지한다.
이후의 설명으로 명백하게 되는 바와 같이, RDMA 구조에 따라서, 네트워크(10)를 통한 데이타교통량의 경로설정은 루팅트리에 지정된 시간대역의 할당을 포함한다. LA 로부터의 데이타프레임은 이들의 관련된 시간내역중에 각 트리에 엑세스한다. 각 시간내역중에 LA로부터의 데이타프레임은 이에 관련된 루팅트리틀 통하여 수신지노드에 전파된다. 중간 트리노드에 대하여 다른 교통량이 경쟁하지 않는 경우 프레임은 중단없이 네트워크를 통과할 것이다. 이와같이 되므로 전체 네트워크는 시간과 공간 모두에서 루팅트리에 의하여 분배된 경로매체로서 간주될 수 있다. 환언컨데, 본 발명의 RDMA 구성은 대역폭이 루팅트리 중에서 시간 및 공간분할됨을 특징으로 한다.
제 1도에서 아이소크로네트구조를 충족시키는 네트워크(10)는 12개의 스위칭노드, 즉 노드(101-112)로 구성된다. 이들 12개의 노드는 서로 양방향 통신라인으로 연결되고 또한 다른 양방향 통신라인을 통하여 12개의 LA(151-162)에 연결된다. 예를들어, 그러나 제한을 두지 않고 여기에서 각 통신라인은 초당 기가비트정도의 속도로 비트스트림을 운송한다. 각 LA 는 데이타를 송수신할 수 있는 통신장지를 포함한다. 예를들어 이러한 통신장치는 지역네트워크, 호스트컴퓨터, 단말기, 퍼스널컴퓨터등이 있다.
제 2도는 통상적인 지역네트워크(200)가 퍼스널컴퓨터(201a-201f)를 연결하는 LA, 즉 LA(160)를 보이고 있다. 지역네트워크(200)는 브릿지머신(203)을 통하여 교환네트워크(10)에 엑세스한다. 브릿지머신은 퍼스널컴퓨터(201a-201f)로부터의 데이타패킷을 네트워크(10)내의 스위칭노드(110)로 운반하는 호스트컴퓨터일 수 있다. 브릿지머신(202)의 다른 기능을 이후 설명된다.
LA 의 통신장치는 적당한 프로토콜을 이용하여 네트워크(10)를 통해 다른 LA 의 장지와 통신한다. 이러한 프로토콜은 네트워크(10)를 통과한다. 즉, 네트워크(10)는 네트워크의 여러 스위칭노드를 통하여 한 장치로부터 다른 장치로 이들 장치가 통신하는 프로토콜에 관계없이 데이타를 전송한다. 그러나, 네트워크(10)의 통신라인으로 운반되는 데이타는 스위칭노드가 합치되는 낮은 레벨의 프로토콜에 따르도록 요구된다. 이는 수신시에 스위칭 노드가 여러 소오스로부터 데이타 세그먼트의 시작과 종료를 인식토록 요구하기 때문에 필요하다. 이를 위하여, 네트워크(10)에서 운반되는 데이타세그먼트는 프레임내에 포함된다. 제 3도는 시작신호가 프레임의 시작부분에 표시하고 부호(301)로 보인 포괄프레임의 구조를 보이고 있다. 이 시작신호에 이어 비트길이가 다양한 데이타 세그먼트(305)가 이어진다. 이 데이타세그먼트는 소오스노드와 결합된 전송장치와, 수신지노드와 결합된, 계획된 수신장치사이의 통신을 위하여 적당히 포맷된 데이타를 포함한다. 데이타세그먼트(305)에 이어 프레임의 종료부분을 나타내고 부호(303)로 표시된 종료신호가 이어진다. 상기 언급된 브릿지머신의 한 기능은 필수시작신호 및 종료신호를 발생하여 LA로부터 전송된 데이타세그먼트에 부착시키는 것이다.
네크워크(10)에서 데이타의 경로설정은 소오스노드로부터 수신지노드로 연장된 루팅트리에 따튼다. 본 발명에 따라서, 각 수신지노드는 상이한 루팅트리와 결합된다. 네트워크(10)의 각 12개의 노드는 어느 시간 또는 다른 시간에 수신지노드가 될 수 있으므로 12개의 루팅트리가 이에 결합된다. 제 4도는 수신지노드로서 노드(102)와 결합된 이러한 하나의 루팅트리를 보이고 있다. 제 4도에서 보인 바와 같이 루팅트리는 화살표로 표시하였으며 검게 칠한 수신지노드(102)를 향한다. 수신지노드(102)를 향하는 모든 다른 노드로부터의 데이타교통량은 화살표로 보인 바와같이 네트워크를 통하여 통과된다. 예를들어 LA(160)의 통신장치로부터 수신지노드로서 노드(102)에 연결된 LA(152)의 통신장치로 송신된 데이타는 노드(110)(107)(105)(102)를 통하여 이러한 순서로 경유하게 된다.
여기에서 노드(102)에 결합된 제 4도의 루팅트리는 설명의 목적으로 설정된 것이다. 특정 교통량패턴과 네트워크에서 노드의 가학학적 배치와 같은 요인에 따라서, 본 발명 분야의 전문가라면 이들의 특수한 응용에 보다 적합할 수 있는 다른 루팅트리를 용이하게 고안할 수 있을 것이다. 동일한 이유로, 노드(102)이외의 다른 노드와 결합된 루팅트리의 설명은 여기에서 생략한다.
네트워크(10)의 스위칭노드들은 구조에 있어서 유사하다. 제 5도는 이러한 한 노드(105)의 블록다이아그램이다. 제 1도에서 보인 바와 같이 이 노드는 LA(155)에 연결되고 7개의 통신라인(401-407)을 통하여 노드(101)(102)(103)(106)(107)(108)에 각각 연결되어 있다. 이러한 각 라인은 양방향 라인이므로 이는 입력트렁크와 출력트렁크로 구성된다. 특히 라인(401)은 입력트렁크(401a)와 출력트렁크(401b)로 구성되고, 라인(402)은 입력트렁크(402a)와출력트렁크(402b)로 구성되며 그 이외의 라인들도 마찬가지이다. 제 5도에서 노드(105)는 각 입력트렁크(401a-407a)가 끝나는 7개의 입력트렁크인터폐이스(TI)(501a-507a)와 , 각 출력트렁크(401b-407b)가 시작되는 7개의 출력 TI(501b-507b)로 구성된다. 이 예시된 실시형태에서 각 TI 는 TAXI 칩셋트 또는 Supernet 칩셋트와 같이 상업적으로 입수가능한 칩셋트를 이용하여 구성될 수 있다. TAXI 와 Supernet 칩세트의 상세한 것은 미합중국 캘리포니아 94088-3543 서니베일 피오박스 3453 톰슨 플레이스 901에 소재하는 Advanced Micro Devices 사에서 발행한 "Am 7968/Am 7969-125 TAXIchip (TM) Integrated circuits (Transparent Asynchronous Xmitter-Receiver Interface)" (Rev. D, 1991년 4월 발행)과, "The SUPERNET (TM) Family for FDDI 1989 Data Book" (Rev. C, 1989년 2월 발행)을 참조바란다.
또한 노드(105)는 제어유니트(565)와 스위칭회로(523)를 포함하는 스위치(560)와, 프로세서(511)와 메모리(513)를 포함하는 제어 및 관리섹션(CMS)(515)으로 구성된다. CMS(515)는 노드(105)를 포함하는 루팅트리구조의 정보와 각 트리구조의 스케줄로 프로그램된다. CMS(515)는 루팅트리 구조와/또는 네트(10)의 특수교통량요구에 응답하는 스케줄을 시간마다 변경토록 재프로그램될 수 있다. 루팅트리와 스캐줄정보는 스위칭(560)내의 제어유니트(565)에 제공된다. 이러한 정보로 제어유니트(565)는 입력 TI(501a-507a)로부터 출력 TI(501b-507b)의 선택된 하나에 테이타교통량을 교환하는 스위칭회로(523)를 구성 한다. 특히 입력 TI(501a-507a)는 각각 40 -비트 멀티리드(531a - 537a)를 통하여 스위칭회로(523)에 연결된다. 아울러, 출력 TI(501b - 507b)는 각각 40 - 비트 멀티리드(531b - 537b)를 통하여 회로(523)에 연결된다. 유니트(565)와 회로(523)는 제어 데이타 멀티리드(578)를 통하여 연결되고 이후 상세히 설명된다.
제어유니트(565)는 공통의 출력 TI에 대한 입력 TI의 경쟁을 해결하는 중재를 수행하는 것으로 알면 된다.
이 예시된 실시형태에서 각 TI는 제어유니트(565)에 연결되고 이에 대하여 양방향으로 제어신호를 통신한다. 애를들어 라인(572)을 TI(501a)와 유니트(565) 사이에 이러한 제어신호를 통신하는데 사용된다. 라인(572)에 의하여 운반되는 제어신호와 하나는 유니트(585)에 대하여 TI(501a)에 버퍼된 데이타의 스위칭을 요구한다. 이러한 요구가 받아들여지는 경우 TI(501a)의 버퍼데이타는 멀티리드(531a)를 통하여 스위칭회로(523)에 전송될 것이며 여기에서 데이타는 선택된 출력 TI으로 전송될 것이다.
특히, 입력트렁크로부터 데이타프레임을 수신한 후에 입력 TI는 이로부터 시작신호와 종료신호를 분리한다. 나머지 데이타 세그먼트는 TI의 버퍼에 저장된다. 데이타를 스위칭회로(523)에 보내기 전에 입력 TI는 직렬데이타비트에서 40 -병렬 -비트어로 데이타세그먼트를 재포맷한다. 출력 TI는 입력 TI에 대한 역기능을 수행한다. 출력트렁크로 데이타를 전송할때에 출력 TI는 스위칭회로(523)로부터 수신된 40 -비트어를 직렬비트로 변환시키고 직렬비트의 각 세그먼트틀 둘러싸도록 필수시작신호와 종료신호를 발생한다. 그리고 그 결과의 데이타프레임을 출력트렁크에 전송된다.
RDMA방식에 따른 네트워크(10)에서 12개의 상이한 루팅트리를 구성함에 있어서 시간대역이 각 스위칭노드에 대하여 지정되어 노드가 이들 시간대역중에 이를 통하여서만 테이타교통량을 교환할 수 있다. 더우기, 이러한 스위칭노드에 지정된 각 시간대역을 12개의 상이한 루팅트리중의 하나에 결합된다.
제 6도는 스위칭노드(105)와 결합된 시간라인(600)을 보인것이다. 시간대역(601) (603) (빗금친 부분)은 제 4도의 루팅트리를 구성하는 노드(105)에 지정된다. 이들 시간대역 중에 스위칭노드(105)는 제 4도의 루팅트리에 따라서 라인(401)(406)(407)로부터의 입력교통량을 노드(102)로 연장되 라인(403)으로 교환한다. 빗금치지 않은 부분은 제 4도의 다른 루팅트리를 구성하는 스위칭노드(105)에 지정린 시간대역이다. 이러한 특정 실시형태에서, 12개의 상이한 루팅트리에 대한 시간대역의 시퀀스는 주기적으로 시간에 따르지는 않으나 루팅트리의 특별한 순서에 따라 이루어지며 각 시간대역의 길이는 실제 교통량요구에 따라 시간마다 달라질 수 있다.
제 6도는 제 4도의 루팅트리에 따라서 노드(105)에 대하여 수신로드인 스위칭노드(102)에 관련된 다른 시간라인을 보인 것이다. 유사하게 시간대역(651) (653) (빗금친 부분)은 제 4도의 루팅트리를 구성토록 노드(102)에 지정된다. 시간대역(651)은 각 시간대역중에 노드(102)(105)가 제 4도의 루팅트리를 일치하게 구성하는 시간대역(601)에 일치한다. 유사하게 시간대역(653)은 시간대역(603)에 일치한다.
네트워크(10)에서 교통량의 원활한 흐름이 이루어지도록 하기위하여 일치하는 시간대역들은 노드(102)에 도착할 때에 노드(105)로부터의 데이타프레임이 이에 의하여 즉시 교환되도록 노드(105)와 노드(102)에 지정된다. 특히, 시간대역(601)은 노드(105)로부터 노드(102)로 데이타프레임의 이동중에 일어나는 전파지연의 원인이 되는 시간간격 t1만큼 일치하는 시간대역(651)을 선도하여야한다. 마찬가지로 대역(603)을 동일한 시간간격 t1만큼 일치하는 시간대역(653)을 선도한다. 이와 같이, 일반적으로 특정의 루팅트리를 구성함에 있어서, 송신노드의 시간대역과 수신노드에 대한 LA는 각 전파지연을 반영하는 시간간격만큼 수신노드의 해당 시간대역을 선도한다. 스위칭노드(105)의 스위칭 회로(523)와 그 스위칭메카니즘이 이후 상세히 설명될 것이다. 제 7도는 7개의 통상적인 멀티플렉서 (701 - 707)로 구성된 회로(523)를 보이고 있다. 제 7도에서 보인 바와 같이, 멀티리드(531a - 537b)는 각 멀티플렉서의 입력에 연결되고 각 멀티리드(531b - 587b)가 다른 멀티플렉서의 출력에 연결된다. 제어데이타 멀티리드(578)를 통하여 제어유니트(565)는 선택된 입력멀티리드를 그 출력에 연곁토록 이에 대한 각 멀티플렉서에 스위칭구성정보를 제공한다.
이와 같이, 예를들어, 제 6도의 시간대역(601) 중에, 제 4도의 루팅트리가 이행되는 중에 스위칭회로(523)는 멀터리드(531) (입력트렁크 401a에 일치함), 멀티리드(536a) (입력트렁크 406a에 일치함), 그리고 멀티리드(537a) (입력트렁크 407a에 일치함)으로부터의 데이타만이 멀티리드(533b) (출력트렁크 403에 일치함)으로 교환되게 구성된다. 이를 위하여 제어유니트(565)는 멀티플렉서(703)로 하여금 멀티리드(53la) (536a) (537a)만이 멀티리드(533b)인 그 출력에 연결토록하고 모든 다른 멀티플렉서에 대하여서는 그 출력으로부터 모든 입력멀티리드를 분리토록 한다.
이론적으로, 동기화가 정확하다면 네트워크(10)는 제 4도의 루팅트리를 따라서 작동할 것이다. 즉 데이타프레임은 시간대역(601)중에 노드(105)로 연장된 입력트렁크(402a)(403a)(404a)(405a)에 없어야한다. 그러나, 실제로는 어떤 이유에서 동기화는 간단히 오프될 수 있다. 따라서, 입력 TI (502a)(503a)(504a)(505a)는 선행루팅트리의 연장 또는 노드(105)에 대한 송신노드에서 가까운 루팅트리의 조기적용에 의하여 각 입력트렁크로부터의 데이타프레임을 수시할 수 있다. 어느 경우에 있어서나, TI (502a)(503a)(504a)(505a)의 어느 하나가 스위칭회로(523)에 대한 엑세스를 허용토록 제어유니트(565)에 요구할 때에 유니트(565)는 제 4도의 현재 트리구성을 체크한 후에 그 액세스를 거절할 것이다. 이들 TI의 어느 것에 의하여 수신된 테이타는 이들의 버퍼에 남아 있을 것이다. 그러나 이 데이타는 적당한 루팅트리가 구성될 매에 노드(105)를 통하여 통과하게될 것이다. 이와 같이 노드(105)가 입력 TI (502a)(503a)(504a)(505a)의 어느 것에서 하나 이상의 송신노드로부터 가까운 루팅트리에 대한 데이타프레임을 조기에 수신할 때에 오동기화가 적어도 부분적으로 치료된다. 그밖에 오동기화에 의해 노드(105)에 의하여 수신된 데이타프레임은 부정확한 수신지로 공급될 것이다. 그러나, 통신장치 사이의 언더라임 프로토콜에 의하여 송신장지는 계획된 수신 장치로부터의 부정적인 수신확인을 수신할때에 잘못 공급된 데이타프레임을 재전송한다.
제 6도에 부가하여 제 5도로 다시 돌아가서, 교통량조건에 따라서, 입력 T1 (501a)(506a)(507a)은 스위칭회로(5523)에 엑세스토록 서로 경쟁할 것이다. 제어유니트(565)가 이러한 경쟁을 해결하고 배타적으로 회로(523)에 엑세스할 수 있는 승자 T1가 되도록 경쟁 T1 중의 하나를 결정한다. 제어유니트(565)가 경쟁을 해결하는 알고리즘은 소위 "라운드-로빈" 알고리즘이다. 이 알고리즘은 경쟁 T1를 원으로 배열하여, 즉 경쟁 T1를 O으로부터 n - 1 (여기에서 n은 경쟁 T1의 수이다)까지 인덱싱하여 운용한다. 각 단계에서 i번째 T1가 선택되고 선행단계에서 승자 T1가 된다면 현재단계에서는 우선순위가 지표(i + 1) mod n의 T1에게 주어진다(여기에서 0 ≤ i ≤ n - 1), 이는 경쟁 T1 사이에 엑세스가 이루어지도록함에 있어서 공정토록한다. 특히 유니트(565)는 승자 T1에 제어신호를 보내 그 버퍼로부터 스위칭회로(523)에 데이타어를 전송할 수 있도록 한다. 이와 같이 송신된 데이타어는 멀티리드(533b)틀 통하여 T1(503b)에 의해 수신되고, 상기 멀티리드는 회로(523)에 현재 연결된 출력멀티리드이다. 이와같은 방법으로 승자 T1는 이 승자 T1의 버퍼가 고갈될때까지 데이타어를 전송한다. 이와 같은 방법으로 T1(501a)(506a)(507a)는 현재 시간대역의 종료시까지 스위칭회로(523)에 계속 엑세스한다. 이때에 회로(523)에 대한 입력송신은 갑자기 차단되고 가끔은 데이타세그먼트의 부분송신이 이루어지도록 한다.
이때에 본 발명에 있어서는 송신 T1가 그 버퍼에 데이타의 카피만을 송신하고 이 카피의 전송이 완료된 후에만 버퍼로부터 본래의 데이타를 소거한다는 점이 중요하다. 이와같이 하므로서 현재시간대역의 종료전에 그 카피가 완전히 전송되지않는 최종 원본 데이타는 항상 완전한 상태로 버퍼내에 남아 있게 된다. 이러함에도 불구하고 본 발명의 실시형태에 있어서는 송신 T1의 버퍼내에 남아 있는 모든 데이타가 현재시간대역의 종료시에 소거된다. 통신장치 사이의 언더라잉 프로토콜에 의존하여 송신장치는 계획된 수신장치로부터의 부정적인 수신확인을 수신시에 공급되지 않는 데이타를 재송신할 수 있다.
그러나, 이 실시형태와는 다른 실시형태에서 송신되지 않은 데이타가 추후 송신을 위하여 버퍼에 저장되는 경우에 상기 시간대역이 교대방식으로 특정대역에 삽입된다. 현재 시간대역 이후에 특정대역중에 현재시간대역의 종료에서 송신 T1내에 보유된 데이타는 CMS(515) 내의 프로세서(511)에 의하여 회복된다. 프로세서(511)는 제 4도의 루팅트리를 위한 근접시간대역을 우선하는 특수대역이 발생할 때까지 회복된 데이타를 메모리(H3)에 저장한다. 이러한 특수대역중에 프로세서(511)는 제 4도 루팅트리의 재현을 예상하여 메모리(513)로부터 테이타틀 각 송신 T1로 다운로딩한다. 이와같이 이러한 다른 실시형태에서 시간대역의 종료시에 차단되는 송신장치에 의한 재송신이 효과적으로 방지된다.
이제 본 발명의 아이소크로네트구조가 네트워크(10)애서 스위칭노드의 처리속도가 입력 T1가 스위칭회로에 엑세스하는 것을 제어하는 속도에 이하여서만 제한되는 잇점을 갖는다는 것이 명백하게 되었다. 네트워크구성, 대역할당, 대역동기화 와, 통상적으로 상당한 처리시간을 소모하는 기타 제어 및 관리기능들은 데이타교통량의 실제 흐름에 관련된 구성부분과는 별도인 제어유니트에 의하여서 수행된다. 따라서, 아이소크로테트 네트워크의 처리속도는 종래기술의 네트워크보다 빠르다.
제 8도에서, 제어유니트(565)가 설명될 것이다. 상기 언급된 바와 같이, 유니트(565)는 스위칭노드(105)를 포함하는 12개의 상이한 트리구성의 테이타를 스위칭회로(523)에 공급하는데 신뢰할 수 있다. 이러한 트리구성정보는 메모리(813)에 저장된다. 또한 상이한 트리구성을 위하여 할당된 시간대역의 지속 시간이 메모리에 저장된다. 이러한 특정 실시형태에서 트리는 주기적으로 이행되고 대역의 지속시간이 사전에 결정되나 제6도에 도시된 바와같이 네트워크(10)의 교통량 히스토리에 따라 변화된다. 그럼에도 불구하고 전문가라면 루팅트리가 실시간 교통량요구에 따라 이행되고 대역의 지속시간이 교통량 변화량에 적응하는 보다 복잡한 알고리즘을 고안할 수 있음을 이해할 수 있을것이다. 특히, 메모리(813)는 다중컬럼을 갖는 탐색표를 수용토록 CMS(515)의 프로세서(511)에 의하여 프로그램된다. 각 컬럼은 노드(105)를 포함하는 상이한 루팅트리에 결합된다. 이 예에서, 이러한 상이한 루팅트리는 12개이므로 이러한 컬럼도 12 개이다. 컬럼은 이들과 결합되는 루팅트리의 발생순서와 동일한 순서로 정렬된다. 특히 각 컬럼은 관련된 루팅트리의 구성정보, 이를 위한 시간대역의 지속시간과, 이후 설명될 우선순위정보를 수용한다. 탐색표의 탐색은 포인터메카니즘을 이용하여 이루어진다. 포인터는 현재의 트리구성, 시간대역 지속시간과 우선순위정보를 수용하는 컬럼의 메모리어드레스를 지시한다.포인터의 현재값이 포인터 레지스터(805)에 저장되고 각 시간대역의 종료시에 증분된다. 또한 유니트(565)에는 제어회로(809), 카운터(811), 클럭(803), 경계레지스터(815), 7 개의 구성레지스터(801a - 801g)와, 7개의 우선순위레지스터 (802a - 802g)가 포함되어 있다. 카운터(811)는 클럭(803)에 의하여 구동되고, 이 클럭은네트워크시간을 유지하며 네트워크(10)의 다른 노드의 유사한 클럭과 동기화되어 있다. 여기에서, 네트워크 동기화는 "인터넷" 구조에 사용된 것과 같은 통상적인 방안에 따라 이루어진다. 인터넷 동기화 방법의 상세한 내용은 D, Mills dml "Internet Time Synchronization; the Network Time Protocol" IEEE Transactions on Communication(Vol. 39. no. 10, pp 1482-93, 1991년 10월 발행)을 참조하기 바란다.
카운터(811)는 현재시간대역의 지속시간을 나타내는 값으로 매시간 마다 리셋트된다. 그리고 이는 현재시간대역의 종료를 나타내는 제로값으로 감산된다. 경계레지스터(815)는 포인터가 증분하는 최대 포인터값을 포함한다. 최대 포인터값은 상기 언급된 탐색표의 최종컬럼의 메모리어드레스에 일치한다. 제어회로(809)는 무엇보다도 먼저 스위칭회로(809)에 대한 액세스경쟁을 해결하기 위한 상기 언급된 라운드-로빈 알고리즘을 수행한다.
제 9도는 노드(105)의 스위칭기능을 수행하기 위하여 제어회로(809)에 의해 역시 수행되는 단계의 순서를 보인 흐름도이다. 제어회로(809)는 단계(71)에서 시작하여 단계(73)에서 카운터(811)가 제로값으로 감산되었는지의 여부를 결정한다. 만약 카운터가 아직 제로값에 이르지 않은 경우 이는 단계(73)를 반복하나 그렇지 않으면 단계(74)로 진행한다. 단계(74)에서 회로(809)는 포인터레지스터(805)에 저장된 현재포인터값을 경계레지스터(815)에 저당된 최대포인터값과 비교한다. 만약 두 값이 같으면, 즉 12개의 상이한 루팅트리를 포함하는 싸이클 또는 주기가 완료되었을때에 포인터값은 단계(75)에서 보인바와 같이 새로운 싸이클을 시작하도록탐색표의 제 1컬럼의 메모리어드레스를 지시토록 리셋트될 것이다. 그렇지 않으면 이는 포인터값을 증분시켜 단계(76)에서 보인 바와 같이 다음 컬럼의 메모리어드레스와 같게 되도록할 것이다. 단계(75) 또는 단계(76)와 어느 하나로 부터 회로(809)는 단계(77)로 진행하고 여기에서 회로는 포인터가 지시하는 탐색표의 컬럼으로부터 트리구성, 대역지속시간과 우선순위정보가 회복되게하고, 이러한 정보가 가까운 새로운 대역과 결합된다. 그리고 회로(809)는 트리구성 정보가 구성레지스터(801a - 802g)로 다운로딩되게 하며, 카운터(811)가 단계(79)에서 보인 바와같이 새로운 대역을 시작토록 새로운 대역지속시간으로 리셋트되게 한다. 동시에 스위칭회로(523)내의 멀티블렉서(701-707)는 이후 설명되는 바와 같이 레지스터(801a - 801g)의 내용에 따라 각각 구성된다. 제어회로(809)는 이미 언급된 단계(73)로 복귀한다.
제 10 A도는 구성레지스터(801C)와 같은 구성레지스터의 비트랩을 보이고 있다. 이 예시된 실시형태에서, 구성레지스터(802-801g)는 각각 멀티플렉서(701-707)과 결합된다. 특히 구성레지스터(801C)는 멀티플렉서(703)와 결합된다. 제 10 A도에서 보인 바와 같이 구성레지스터는 각각 7 개의 멀티리드(5312-5372)에 일치하는 비트(C1-C7)를 포함한다. 예를들어 그러나 제한을 두지 아니하고, 2진값 1을 갖는 특정구성레지스터는 이러한 특정레지스터에 결합된 멀티플렉서의 출력에 비트에 해당하는 멀티리드가 연결되어야 함을 나타내며 비트값 0은 해당 멀티리드가 분리되어야 함을 나타낸다. 선행의 예에 계속하여 멀티리드(531)(536)(537)만이 제 4도의 루팅트리에 따라 그 출력 멀티리드(5336)에 멀티플렉서(703)에 의해 연결되는 경우, 관련된 구성레지스터(801C)의 비트패턴은 1000011로서 제 1, 제 6 및 제 7 비트만이 2 진값 1을 갖는다. 아울러, 예를 들어 비트값이 모두 제로인 다른 모든 구성레지스터은 이들의 멀티플렉서(701)(702)(704-707)가 각 출력으로부터 입력멀티리드(531 α-537α)를 분리토록한다.
제 10 B 도는 레지스터(802C) 와 같은 제어 유니트(565)내의 우선순위레지스터를 보이고 있다. 이 예시 실시형태에서 우선순위레지스터(802a-802g)은 각각 멀티플렉서(701-707)과 결합된다. 특히 우선순위레지스터(802C) 멀티플렉서(703)에 결합된다. 제 10 B 도에서 보인바와 같이 우선순위레지스터는 비트(P1-P7)를 포함한다. 이들 비트는 각 멀티리드(531a-537a)를 통하여 관련 멀티플렉서에 연결된 T1(5002α-507α)에 각각 일치한다.
예를들어, 그러나 제한을 두지아니하고, 2 진값 1을 갖는 비트는 T1이 언더라잉경쟁 해결알고리즘에 관계없이 관련 멀티플렉스에 엑서스될 우선순위를 갖는다. 이와같이, 선행의 예에 계속하여 T1(502α)(506α)(507α)가 멀티플렉서(703)에 대하여 경쟁할 때에 다만 우선순위레지스터(802C) 비트(P6)가 제 10도에서 보아 바와 같이 1로 세트되는 경우, T1(502α)는 다른 T1(501α)(507α)보다 멀티플렉서(703)에 먼저 엑서스 될 수 있는 우선순위를 찾는다.
이 특정한 예시실시형태에서, 우선순위의 T1에 의한 선제엑서스는 시간에 제한된다. 이를 위하여 우선순위의 T1이 선제엑세스만을 실행할 수 있는 동안의 시간대역내에 하위대역이 지정된다. 하위대역중에 우선순위의 T1가 전송할 데이타어를 갖는 경우 스위칭회로(523)내에서 선택된 멀티플렉서에 엑세스할 요구가 회로(523)틀 통하여 현재 이동중인 제 2 T1로부터의 데이타어에 관계없이 제어유니트(565)에 의하여 즉시 허용된다. 이러한 데이타어가 있는 경우에 이 데이타어는 소실될 것이며 제어유니트(565)는 우선순위 T1에 의한 선제엑세스를 제 2 T1에 알릴 것이다. 상기 언급된 실시형태의 모든T1와 같이 제 2 T1도 테이타 카피가 완전히 전송 될때까지 그 버퍼내에 송신된 데이타의 원본을 유지하므로 하위대역이 경과된 후 즉시 데이타의 다른 카피를 재송신토록 시도할 것이다.
완성을 위하여, 제 2도의 브릿지머신(203)은 또한 어드레스-체크기능을 수행함을 알아야 할 것이다. 즉, 통신장치로부터 데이타 패킷을 수집한 후에 브릿지머신(203)은 이러한 데이타패킷들이 네트워크(10)로 운반되기전에 이러한 패킷의 수신지 어드레스를 체크하는 것이 요구된다. 이를 위하여 네트워크(10)의 각 브릿지머신은 상이한 루팅트리에 대한 스케줄과 이들의 각 지속 시간정보를 갖는 탐색표를 포함한다. 이러한 탐색표로 브릿지머신(203)은 네트워크(10)에 대하여 특정수신지노드가 결합된 루팅트리가 실행될 때에만 이러한 노드에 대하여 계획된 데이타프레임을 보낸다.
이러한 기능에서 네트워크(10)의 출력은 동일 시간대역중에 비중첩형 루팅트리를 이용하여 현저히 증가될 수 있음에 유의하는 것이 중요하다. 제 11도는 공통라인으로 분할되지 않은 두개의 비중첩형 트리를 보이고 있다. 제 11도에서 폐쇄하여 보인 것은 실선화살표에 의하여 정의된 루팅트리가 제 4도의 루팅트리와 동일함을 보이고 있다. 부가적인 루팅트리는 빗금화살표에 의하여 정의되고 역시 빗금친 수신지노드(106)과 결합된다. 비중첩형트리를 실행하기 위하여 네트워크(10)의 각노드는 어느정도 수정되어야 한다.
예를들어 제 11도의 두 루팅트리를 동시에 취급하기 위하여 노드(105)의 스위치(560)은 이것이 전보다 두배 빠른 속도로 작동토록 수정되어야 한다. 아울러, 계어유니트(565)는 다른방법으로 두개의 비중첩형 트리를 써비스토록 시간대역내의 타임 슬로트를 지정하는 것이 요구된다. 즉 타임슬로트중에 비중첩헝 루팅트리의 하나에 의하여 지정된 입력 T1만이 스위칭회로(523)에 대한 엑세스를 경쟁토록 허용되고, 다음 타임슬로트중에는 다른 루팅트리에 의하여 지정된 입력 T1 만이 경쟁토록 허용되며 나머지는 마찬가지이다(이러한 특수한 예에도 불구하고 수신지노드 106와 결합된 루팅트리에 할당된 타임슬로트중에는 라인 402와 결합된 입력트렁크인터페이스만이 스위칭회로에 엑세스토록 요구할 것이다). 물론, 스위칭회로(523)는 노드(105)로 향하는 데이타 플레임을 적절히 전송토록 다른 타임슬로트중에 일측 또는 루팅트리에 따라 구성되어야 한다. 이와같이 하므로서 제어유니트(565)는 부가적인 트리구성에 따라 스위칭회로(523)를 구성토록하는 정보를 제공하기 위하여 레지스터(801α-801g)에 유사한 부가 셋트의 구성레지스터를 갖는 것이 요구된다. 더우기 선제넥세스특성을 실현하기 위하여 유니트(565)는 타임슬로트의 일부로 구성되는 하위대역중에 어느 우선순위의 T1 를 지정하기 위한 레지스터(802a-802g)에 유사한 부가셋트의 우선순위 레지스터를 갖는 것이 요구된다.
이상의 설명에 기초하여 전문가라면 네트워크(10)에는 3개 이상의 비중첩형 트리의 실현이 현재의 하드웨어나 클럭속도등의 증가를 위해 간단히 이루어질 수 있음이 명백하다. 이러한 실현의 상세한 설명은 생략키로 한다.
이상의 설명은 본 발명의 원리를 설명한 것이다. 따라서 전문가라면 도시하거나 설명하지는 않았지만 본 발명의 원리를 구체화하는 역리 장치의 고안이 가능할 것이며, 이들은 본 발명의 기술사상과 범위내에 포함된다.
예를들어 예시된 실시형태에서 제 2도의 브릿지머신(203)이 지역네트워크를 교환네트워크(10)에 연결하나 어떤 경우에 있어서는 이미 언급된 바와 같이 브릿지머신을 통하여 다른 형태의 통신장치를 네트워크에 연결하는 가능성을 배재하지 않는다. 실제로, 상기 언급된 기능을 수행할 수 있는 브릿지머신을 통하여 네트워크(10)에는 네크워크(10)로부터 전체적으로 상이한 통신방식으로 실행하는 다른 교환 또는 사설네트워크를 연결할 수 있다.
더우기 제 6도의 시간대역은 네트워크(10)가 멀티캐스트모우드로 작동되는 중에 멀티캐스트 대역에 삽입될 수 있다.
이 모우드에서, 데이타는 단일 LA로 데이타가 멀티캐스트 될 수 있도록하는 루팅트리에 따라 통과하게 된다. 이와같이 멀티캐스트모우드에 사용된 루팅트리는 이전의 경우와 같이 수신지노드 보다는 소오스 노드에 각각 결합된다. 이와 같이 멀티캐스트에서 데이타 흐틈에 방향을 바꿀 수 있다. 예를들어 제 4도의 루팅트리로부터 이러한 방법으로 유도된 멀티캐스트 루팅트리는 노드(102)로부터의 데이타가 네트워크(10)의 모든 다른노드에 멀티캐스트 되도록 한다.
아울러, 본문에 사용된 "데이타"라는 용어는 컴퓨터데이타, 음성데이타, 영상데이타등을 광범위하게 포함한다.
끝으로, 본 발명의 예시 실시형태는 여러 통신기능이 불연속기능블럭에 의하여 수행되는 형태로 기술되어 있다. 이들 기능블럭은 전문가라면 잘 알 수 있는 바와 같이 논리회로 및/또는 적당히 프로그램된 프로세서를 이용하여 여러 방법과 조합으로 실현될 수 있다.

Claims (49)

  1. 상호통신링크로 연결되고 각각 데이타를 수신하는 하나이상의 입력링크로부터 테이타를 송신하는 하나 이상의 출력링크에 연결된 다수의 스위칭노드로 구성되고, 이 스위칭 노드가 이 스위칭노드를 포함하고 각각 스위칭노드를 통하여 데이타의 경로를 지정하는 루팅트리에 구성정보를 제공하는 수단, 하나이상의 상기 루팅트리와 결합된 시간대역의 시퀀스를 정의하기 위한 수단, 결합된 특정 시간대역에 대하여 하나 이상의 상기 루팅트리에 구성정보를 수신하기 위한 수단과, 상기 특정시간대역중에 상기 입력링크의 서브셋트로부터 상기 출력링크의 서브셋트로 데이타를 교환하기 위한 수신수단에 의하여 수신된 구성정보에 응답하는 수단으로 구성된 통신네트워크.
  2. 제 1항에 있어서, 각 루팅트리가 상이한 스위칭노드와 결합되고 네트워크에서 데이타의 경로설정을 데이타가 네트워크에서 전송되는 상기 상이한 노드로 지정함을 특징으로 하는 네트워크.
  3. 제 1항에 있어서, 하나 이상의 상기 루팅트리가 다수의 비중첩형 루팅트리를 포함하고, 이들 각각은 상기 입력링크의 상기 서브셋트중 상이한 서브셋트와 상기 출력링크의 상기 서브셋트중 상이한 서브셋트를 포함함을 특징으로 하는 네트워크.
  4. 제 3항에 있어서, 상기 출력링크의 상기 서브셋트중에서 링크의 수가 상기 비중첩형 루팅트리의 수와 같음을 특징으로 하는 네트워크.
  5. 제 3항에 있어서, 스위칭노드가 시간내역내의 다수의 타임슬로트를 한정하기 위한 수단으로 구성되고, 각 타임슬로트가 비중첩형 루팅트리와 결합되며, 스위칭노드가 이에 관련된 타임슬로트중에 특정한 비중첩형 루팅트리에 따라 데이타를 교환함을 특징으로 하는 네트워크.
  6. 제 1항에 있어서, 스위칭수단이 입력링크의 상기 서브 셋트로부터 출력링크의 상기 서브셋트로 전송하기 위한 멀티플렉서수단과, 상기 구성정보에 응답하여 상기 멀티플렉서수단을 구성하기 위한 제어수단을 포함함을 특징으로 하는 네트워크.
  7. 제 6항에 있어서, 스위칭노드가 다수의 출력인터페이스로 구성되고, 각 출력인터페이스는 상기 선택된 멀티플렉서로 부터 상기 상이한 출력링크로 데이타를 전송하기 위하여 일측단부에서 선택된 멀티플렉서에 연결되고 타측단부에서는 상이한 출력링크에 연결됨을 특징으로 하는 네트워크.
  8. 제 6항에 있어서, 스위칭노드가 다수의 입력인터폐이스로 구성되고, 각 입력인터페이스가 상기 상이한 입력링크로부터 멀티플렉서수단으로 데이타를 전송하기위하여 일측단부에서 각 멀티플렉서수단에 연결되고 타측단부에서 상이한 입력링크에 연결됨을 특징으로 하는 네트워크.
  9. 제 8항에 있어서, 각 입력인터폐이스가 데이타를 상기 스위칭수단으로 전송토록하는 요구를 발생하기 위한 수단을 포함하고, 상기 제어수단이 경쟁알고리즘에 기초하여 상기 요구를 허용하는 수단을 포함함을 특징으로 하는 네트워크.
  10. 제 9항에 있어서, 상기 알고리즘이 라운드-로빈 알고리즘의 형태임을 특징으로 하는 네트워크.
  11. 제 8항에 있어서, 스위칭노드가 하나 이상의 상기 입력인터페이스를 우선순위의 인터페이스가 되도록 선택하기 위한 수단을 포함하고, 상기 우선순위 인터페이스가 이로부터 데이타를 상기 스위칭수단으로 전송하는데 다른 입력인터페이스에 대하여 우선순위를 가짐을 특징으로 하는 네트워크.
  12. 제 11항에 있어서, 상기 특정한 시간대역이 상기 우선순위 인터페이스가 이로부터 데이타를 배타적으로 상기 스위칭수단으로 전송하는 하위대역을 포함함을 특징으로 하는 네트워크.
  13. 제 1항에 있어서, 적어도 두개의 시간대역이 길이가 상이함을 특징으로 하는네트워크.
  14. 하나 이상의 입력링크와 하나이상의 출력링크에 연결된 다수의 스위칭노드로 구성되고, 이 스위칭노드가 데이타를 수신하는 상기 입력링크의 서브셋트와 데이타가 전송되는 상기 출력링크의 서브셋트를 지정하는 하나 이상의 루팅트리에 결합되는 시간대역의 시퀀스를 한정하는 수단, 데이타를 교환하는 수단, 시간대역중에 상기 입력링크의 상기 서브셋트로부터 상기 출력링크의 상기 서브셋트로 데이타를 교환토록 상기 스위칭수단을 구성하기 위한 수단, 상기 입력링크로부터 태이타를 상기 스위칭수단으로 전송하기 위하여 상이한 입력링크에 연결된 다수의 입력인터페이스와, 상기 스위칭수단으로부터 상기 출력링크로 데이타를 전송하기 위하여 상이한 출력링크에 연결된 다수의 출력인터페이스로 구성됨을 특징으로 하는 통신네트워크.
  15. 제 14항에 있어서, 각 루팅트리가 상이한 노드에 결합되고 데이타가 네트워크로부터 전송되는 상기 상이한 노드에 대하여 네트워크에 데이타의 경로를 지정함을 특징으로 하는 네트워크.
  16. 제 14항에 있어서, 하나 이상의 상기 루팅트리가 다수의 비중첩형 루팅트리를 포함하고, 그 각각은 상기 입력링크의 상기 서브셋트중에서 상이한 서브셋트와 상기 출력링크의 상기 서브셋트의 상이한 서브셋트를 포함함을 특징으로 하는 네트워크.
  17. 제 16항에 있어서, 상기 출력링크의 상기 서브셋트에서 링크의 수가 상기 비중첩형 루팅트리의 수와 일치함을 특징으로 하는 네트워크.
  18. 제 16항에 있어서, 스위칭노드가 상기 시간대역내에 다수의 타이슬로트틀 한정하기 위한 수단으로 구성되고, 각 타임슬로트는 비중첩형 루팅트리와 결합되며, 스위칭수단은 이에 관련된 타임슬로트중에 특정한 비중첩형 루팅트리에 따라 데이타를 교환함을 특징으로 하는 네트워크.
  19. 제 14항에 있어서, 각 입력인터페이스가 이에 연결된 입력링크로부터 데이타를 저장하기 위한 버퍼를 포함함을 특징으로 하는 네트워크.
  20. 제 14항에 있어서, 스위칭수단이 입력링크의 상기 서브셋트로부터 출력링크의 상기 서브셋트로 데이타를 전송하기 위한 멀티플렉서수단을 포함함을 특징으로 하는 네트워크.
  21. 제 20항에 있어서, 각 출력인터페이스가 상기 선택된 멀티플랙서 수단으로부터 상기 상이한 출력링크로 데이타를 전송하기 위하여 상기 스위칭수단내의 선택된 멀티플렉서 수단에 연결됨을 특징으로 하는 네트워크.
  22. 제 20항에 있어서, 각 입력인터페이스가 상기 상이한 입력링크로부터 멀티플렉서수단으로 테이타를 전송하기 위하여 스위칭수단내의 각 멀티플렉서수단에 연결됨을 특징으로 하는 네트워크.
  23. 제 14항에 있어서, 각 입력인터페이스가 데이타를 상기 스위칭수단으로 전송토록하는 요구를 발생하는 수단을 포함하고, 상기 구성수단이 경쟁알고리즘에 기초하여 상기 요구를 허용하기 위한 수단을 포함함을 특징으로 하는 네트워크.
  24. 제 23항에 있어서 상기 알고리즘이 라운드-로빈 알고리즘의 형태임을 특징으로 하는 네트워크.
  25. 제 14항에 있어서, 스위칭노드가 우선순위인터페이스가 되는 하나 이상의 상기 입력인터페이스를 선택하기 위한 수단을 포함하고, 상기 우선순위인터페이스는 이로부터 데이타를 상기 스위칭수단으로 전송토록 다른 입력인터페이스에 우선하는 우선순위를 가짐을 특징으로 하는 네트워크.
  26. 제 25항에 있어서, 상기 시간대역이 상기 우선순위인터페이스가 이로부터 데이타들 배타적으로 상기 스위칭수단으로 전송하는 하위대역을 포함함을 특징으로 하는 네트워크.
  27. 제 14항에 있어서, 적어도 두개의 시간대역이 길이가 상이함을 특징으로 하는 네트워크.
  28. 제 14항에 있어서, 각 입력인터페이스가 이에 연결된 입력링크로부터의 데이타를 저장하기 위한 버퍼를 포함함을 특징으로 하는 네트워크.
  29. 통신링크에 서로 연결되고 데이타를 수신하는 하나이상의 입력링크와 데이타를 전송하는 하나이상의 출력링크에 연결된 다수의 스위칭노드로 구성된 통신네트워크의 이용방법에 있어서, 상기 방법이 스위칭노드를 통하여 데이타의 경로설정을 지정하는 스위칭노드를 포함하는 루팅트리에 각 스위칭노드구성정보를 제공하는 단계, 하나 이상의 상기 루팅트리와 결합된 시간대역의 시퀀스를 한정하는 단계, 관련된 특정 시간대역중에 하나 이상의 상기 루팅트리에서 스위칭노드구성정보를 수신하는 단계와, 상기 특정 시간대역중에 수신단계에 의하여 수신된 구성정보에 응답하여 상기 입력링크의 서브셋트로부터 데이타를 상기 출력링크의 서브셋트에 스위징수단으로 교환하는 단계로 구성됨을 특징으로 하는 통신네트워크의 이용방법.
  30. 제 29항에 있어서, 각 루팅트리가 상이한 스위치노드와 결합되고 데이타가 네트워크로부터 전송되는 상기 상이한 노드에 네트워크에서 데이타의 경로를 지정함을 특징으로 하는 방법.
  31. 제 30항에 있어서, 하나 이상의 상기 루팅트리가 다수의 비중첩형 루팅트리를 포함하고, 그 각각은 상기 입력링크의 상기 서브셋트의 상이한 서브셋트와 상기 출력링크의 상기 서브 셋트의 상이한 서브셋트를 포함함을 특징으로 하는 방법.
  32. 제 31항에 있어서, 상기 출력링크의 상기 서브셋트에서 링크의 수가 상기 비중첩형 루팅트리의 수와 일치함을 특징으로 하는 방법.
  33. 제 31항에 있어서, 한정 단계가 각 시간대역을 다수의 타임슬로트로 분활하는 단계를 포함하고, 각 타임슬로트가 비중첩형 루팅트리와 결합되며, 스위칭노드가 관련된 다음슬로트중에 특정한 비중첩형 루팅트리에 따라 데이타를 교환함을 특징으로 하는 방법.
  34. 제 29항에 있어서, 스위칭수단이 입력링크의 상기 서브세트로부터 출력링크의 상기 서브셋트로 테이타를 전송하기위한 멀티플렉서 수단을 포함하고, 상기 방법이 상기 구성 정보에 응답하여 상기 멀티플렉서 수단을 구성하는 단계로 구성됨을 특징으로 하는 방법.
  35. 제 34항에 있어서, 스위치노드가 다수의 입력인터페이스로 구성되고, 각 입력인터페이스가 상기 상이한 입력링크로부터 멀티플렉서수단으로 테이타를 전송하기 위하여 일측단에서 각 멀티플렉서 수단에 연결되고 타측단에서 상이한 입력링크에 연결되며, 상기 방법이 상기 스위치수단으로 데이타를 전송토톡하는 요구를 상기 입력인티페이스의 서브세트에 의하여 발생하는 단계로 구성되고, 상기 구성 단계가 경쟁알고리즘에 기호하여 상기 요구를 허용하는 단계를 포함함을 특징으로 하는 방법.
  36. 제 35항에 있어서, 상기 경쟁알고리즘이 라운드-로빈 알고리즘의 형태임을 특징으로 하는 방법.
  37. 제 34항에 있어서, 우선순위 인터페이스가 되게 하나이상의 상기 입력인터페이스를 선택하는 단계로 구성되고, 상기 우선 순위 인터페이스가 이로부터 데이타를 상기 스위치 수단으로 전송 하도록 다튼 입력인터페이스보다 우선하는 우선수위를 가짐을 특징으로 하는 방법.
  38. 제 38항에 있어서, 상기 특정시간대역이 상기 우선수위 인터페이스가 이로부터 데이타를 배타적으로 상기 스위치수단으로 전송하는 하위대역을 포함함을 특징으로 하는 방법.
  39. 제 39항에 있어서, 적어도 두개의 시간대역이 길이가 상이함을 특징으로 하는 방법.
  40. 다수의 스위칭노드로 구성되고 하나이상의 입력링크에 연결되고 하나 이상의 출력링크에 연결된 각 스위치드가 스위칭수단으로 구성되는 통신네트워크의 이용방법에 있어서, 상기 방법이 스위치노드가 데이타를 수신하는 상기 입력링크의 서브세트와 데이타가 전송되는 상기 출력링크의 서브 셋트를 각각 지정하고 상이한 스위치노드에 결합된 하나 이상의 루팅트리가 결합되는 시간대역의 시퀀스를 한정 하는 단계, 시간대역중에 상기 입력링크의 상기 서브셋트로부터 상기 출력링크의 상기 서브셋트로 데이타를 교환토록 상기 스위치수단을 구성하는 단계, 상이한 입력링크에 연결된 스위칭노드의 다수의 입력인터페이스에 의하여 상기 입력링크로부터의 데이타를 상기 스위칭 수단으로 전송하는 단계와, 상이한 출력링크에 연결된 스위치 노드의 다수의 출력인터페이스에 의하여 상기 스위칭수단으로부터 데이타를 상기 출력링크를 전송하는 단계로 구성됨을 특징으로 하는 통신네트워크의 이용방법.
  41. 제 40항에 있어서, 각 루팅트리가 상이한 노드에 결합되고 데이타가 네트워크로부터 전송되는 상기 상이한 노드에 대하여 네트워크에서 데이타의 경로를 지정함을 특징으로 하는 방법.
  42. 제 40항에 있어서, 상기 하나 이상의 루팅트리가 다수의 비중첩형 루팅트리는 포함하고, 그 각각은 상기 입력링크의 상기 서브셋트의 상이한 서브셋트와 상기출력링크의 상기 서브셋트의 상이한 서브셋트를 포함함을 특징으로 하는 방법.
  43. 제 42항에 있어서, 상기 출력링크의 상기 서브세트에서 링크의 수가 상기 비중첩형 루팅트리의 수와 일치함을 특징으로 하는 방법.
  44. 제 40항에 있어서, 한정단계가 시간대역을 다수의 타임슬로트로 분할하는 단계를 포함하고, 각 타임슬로트가 비중첩형 루팅트리와 결합되며, 데이타가 관련 타임슬로트중에 특정한 비중첩형 루팅트리에 따라 스위칭수단에 의하여 교환됨 특징으로 하는 방법.
  45. 제 40항에 있어서, 데이타를 상기 스위칭수단으로 전송토록 하는 요구를 입력인터페이스에 의하여 발생하는 단계로 구성되고, 구성단계가 경쟁알고리즘에 기초하여 상기 요구를 허용하는 단계를 포함함을 특징으로 하는 방법.
  46. 제 45항에 있어서, 상기 경쟁알고리즘이 라운드-로빈 알고리즘의 형태임을 특징으로 하는 방법.
  47. 제 40항에 있어서, 스위치 노드에서 우선순위 인터페이스가 되도록 하나 이상의 상기 입력인터페이스를 선택하는 단계로 구성되고, 상기 우선순위 인터페이스가 이로부터 데이타를 상기 스위치수단으로 전송토록 다른 입력인터페이스에 우선하는 우선순위를 가짐을 특징으로 하는 방법.
  48. 제 47항에 있어서, 상기 시간대역이 상기 우선순위 인터페이스가 이로부터 데이타를 배타적으로 상기 스위치수단으로 전송하는 하위대역을 포함함을 특징으로 하는 방법.
  49. 제 40항에 있어서, 적어도 두개의 시간대역이 길이가 상이함을 특징으로 하는 방법.
KR1019960705124A 1994-03-16 1995-01-31 통신네크워크및이통신네트워크의이용방법 KR100324092B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/213710 1994-03-16
US08/213,710 US5418779A (en) 1994-03-16 1994-03-16 High-speed switched network architecture
PCT/US1995/001313 WO1995025393A1 (en) 1994-03-16 1995-01-31 High-speed switched network architecture

Publications (2)

Publication Number Publication Date
KR970701958A KR970701958A (ko) 1997-04-12
KR100324092B1 true KR100324092B1 (ko) 2002-06-24

Family

ID=22796197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960705124A KR100324092B1 (ko) 1994-03-16 1995-01-31 통신네크워크및이통신네트워크의이용방법

Country Status (6)

Country Link
US (1) US5418779A (ko)
EP (1) EP0770295A4 (ko)
JP (1) JP3783731B2 (ko)
KR (1) KR100324092B1 (ko)
CA (1) CA2185698A1 (ko)
WO (1) WO1995025393A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528584A (en) * 1994-10-27 1996-06-18 Hewlett-Packard Company High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
US5519695A (en) * 1994-10-27 1996-05-21 Hewlett-Packard Company Switch element for fiber channel networks
US5592472A (en) * 1994-10-27 1997-01-07 Hewlett-Packard Company High performance path allocation system and method for a fiber optic switch for a fiber optic network
US5603064A (en) * 1994-10-27 1997-02-11 Hewlett-Packard Company Channel module for a fiber optic switch with bit sliced memory architecture for data frame storage
US5805924A (en) * 1994-11-08 1998-09-08 Stoevhase; Bent Method and apparatus for configuring fabrics within a fibre channel system
US5548590A (en) * 1995-01-30 1996-08-20 Hewlett-Packard Company High performance frame time monitoring system and method for a fiber optic switch for a fiber optic network
US5748612A (en) * 1995-08-10 1998-05-05 Mcdata Corporation Method and apparatus for implementing virtual circuits in a fibre channel system
US5610745A (en) * 1995-10-26 1997-03-11 Hewlett-Packard Co. Method and apparatus for tracking buffer availability
US5592160A (en) * 1995-10-26 1997-01-07 Hewlett-Packard Company Method and apparatus for transmission code decoding and encoding
US6046988A (en) * 1995-11-16 2000-04-04 Loran Network Systems Llc Method of determining the topology of a network of objects
US6094708A (en) 1997-05-06 2000-07-25 Cisco Technology, Inc. Secondary cache write-through blocking mechanism
US6147993A (en) 1997-10-14 2000-11-14 Cisco Technology, Inc. Method and apparatus for implementing forwarding decision shortcuts at a network switch
US6115385A (en) * 1998-03-11 2000-09-05 Cisco Technology, Inc. Method and system for subnetting in a switched IP network
US6208649B1 (en) 1998-03-11 2001-03-27 Cisco Technology, Inc. Derived VLAN mapping technique
US6330236B1 (en) 1998-06-11 2001-12-11 Synchrodyne Networks, Inc. Packet switching method with time-based routing
US6038230A (en) * 1998-07-22 2000-03-14 Synchrodyne, Inc. Packet switching with common time reference over links with dynamically varying delays
US6377579B1 (en) 1998-06-11 2002-04-23 Synchrodyne Networks, Inc. Interconnecting a synchronous switching network that utilizes a common time reference with an asynchronous switching network
US6385198B1 (en) 1998-06-11 2002-05-07 Synchrodyne Networks, Inc. Signaling for timely forwarding in packet switching network with a common time reference
US6272132B1 (en) 1998-06-11 2001-08-07 Synchrodyne Networks, Inc. Asynchronous packet switching with common time reference
US6442135B1 (en) 1998-06-11 2002-08-27 Synchrodyne Networks, Inc. Monitoring, policing and billing for packet switching with a common time reference
US6272131B1 (en) 1998-06-11 2001-08-07 Synchrodyne Networks, Inc. Integrated data packet network using a common time reference
CA2308215A1 (en) * 1998-06-11 1999-12-16 Synchrodyne Inc. Common time reference for packet switches
US7426206B1 (en) 1998-06-11 2008-09-16 Synchrodyne Networks, Inc. Switching system and methodology having scheduled connection on input and output ports responsive to common time reference
CA2242191A1 (en) * 1998-06-30 1999-12-30 Northern Telecom Limited A large scale communications network having a fully meshed optical core transport network
US6982979B2 (en) * 1998-07-22 2006-01-03 Synchrodyne Networks, Inc. Time frame switching method using time frame labels and a common time reference
US6785274B2 (en) 1998-10-07 2004-08-31 Cisco Technology, Inc. Efficient network multicast switching apparatus and methods
US6614781B1 (en) 1998-11-20 2003-09-02 Level 3 Communications, Inc. Voice over data telecommunications network architecture
US6839348B2 (en) 1999-04-30 2005-01-04 Cisco Technology, Inc. System and method for distributing multicasts in virtual local area networks
US6553028B1 (en) 1999-04-30 2003-04-22 Cisco Technology, Inc. Method and apparatus for multicast switching using a centralized switching engine
US6631141B1 (en) 1999-05-27 2003-10-07 Ibm Corporation Methods, systems and computer program products for selecting an aggregator interface
US6661789B1 (en) * 1999-09-10 2003-12-09 Alcatel Dynamic burstification based on fully/partially shared multicast entities
US6757282B1 (en) 1999-11-09 2004-06-29 Synchrodyne Networks, Inc. Fast switching of data packet with common time reference
US6674754B1 (en) 1999-11-09 2004-01-06 Synchrodyne Networks, Inc. Wavelength division multiplexing combined with time division multiplexing using a common time reference
WO2001035587A1 (en) * 1999-11-09 2001-05-17 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
US6735199B1 (en) 1999-11-09 2004-05-11 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
US6778536B1 (en) 1999-11-09 2004-08-17 Synchrodyne Networks, Inc. Combined wavelength division multiplexing, time division multiplexing, and asynchronous packet switching with common time reference
US7016351B1 (en) 2000-02-29 2006-03-21 Cisco Technology, Inc. Small group multicast in a computer network
US7065079B1 (en) 2000-05-04 2006-06-20 Cisco Technology, Inc. VC sharing for multicast in a computer network
US6853635B1 (en) * 2000-07-24 2005-02-08 Nortel Networks Limited Multi-dimensional lattice network
US7110389B2 (en) * 2001-11-19 2006-09-19 International Business Machines Corporation Fanning route generation technique for multi-path networks
US7483449B2 (en) * 2004-03-10 2009-01-27 Alcatel-Lucent Usa Inc. Method, apparatus and system for guaranteed packet delivery times in asynchronous networks
US7489638B2 (en) * 2004-04-08 2009-02-10 Alcatel-Lucent Usa Inc. Scheduling with delayed graphs for communication networks
US20060268691A1 (en) * 2005-05-31 2006-11-30 International Business Machines Corporation Divide and conquer route generation technique for distributed selection of routes within a multi-path network
US7978719B2 (en) * 2005-06-10 2011-07-12 International Business Machines Corporation Dynamically assigning endpoint identifiers to network interfaces of communications networks
JP5299315B2 (ja) 2010-02-23 2013-09-25 富士通株式会社 通信管理装置、通信管理方法及び通信管理プログラム
EP2978180A1 (en) * 2014-07-22 2016-01-27 Alcatel Lucent Signaling for transmission of coherent data flow within packet-switched network
US11974365B2 (en) 2021-01-29 2024-04-30 Slice Wireless Solutions Wireless supernetwork for dense environments

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466060A (en) * 1982-02-11 1984-08-14 At&T Bell Telephone Laboratories, Incorporated Message routing in a computer network
FR2618280B1 (fr) * 1987-07-16 1989-10-20 Quinquis Jean Paul Systeme de commutation d'informations a priorites.
US4805166A (en) * 1987-10-28 1989-02-14 American Telephone And Telegraph Company, At&T Bell Laboratories Switch path reservation arrangement
US4873517A (en) * 1988-06-23 1989-10-10 International Business Machines Corporation Method for selecting least weight end node to end node route in a data communications network
US4991204A (en) * 1988-12-05 1991-02-05 Nippon Telegraph And Telephone Corporation Adaptive routing control method
JP3248692B2 (ja) * 1989-04-18 2002-01-21 日本電信電話株式会社 適応形経路選択制御方法
US5138615A (en) * 1989-06-22 1992-08-11 Digital Equipment Corporation Reconfiguration system and method for high-speed mesh connected local area network
US5150360A (en) * 1990-03-07 1992-09-22 Digital Equipment Corporation Utilization of redundant links in bridged networks
US5245609A (en) * 1991-01-30 1993-09-14 International Business Machines Corporation Communication network and a method of regulating the transmission of data packets in a communication network
US5224100A (en) * 1991-05-09 1993-06-29 David Sarnoff Research Center, Inc. Routing technique for a hierarchical interprocessor-communication network between massively-parallel processors
US5331637A (en) * 1993-07-30 1994-07-19 Bell Communications Research, Inc. Multicast routing using core based trees

Also Published As

Publication number Publication date
KR970701958A (ko) 1997-04-12
EP0770295A4 (en) 1999-09-15
EP0770295A1 (en) 1997-05-02
US5418779A (en) 1995-05-23
CA2185698A1 (en) 1995-09-21
JPH11503881A (ja) 1999-03-30
WO1995025393A1 (en) 1995-09-21
JP3783731B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100324092B1 (ko) 통신네크워크및이통신네트워크의이용방법
Weller et al. Scheduling nonuniform traffic in a packet-switching system with small propagation delay
Chlamtac et al. Quadro-star: A high performance optical WDM star network
US5301185A (en) Ring communication system
US7426214B2 (en) Multiple level minimum logic network
EP0453129B1 (en) High-speed time-division switching system
WO2006130130A1 (en) Scheduling method and system for optical burst switched networks
EP1220563A2 (en) Channel scheduling in optical routers
JPH0670385A (ja) 高速セル交換網のための光スイッチ
US6804255B1 (en) Hardware implementation of channel scheduling algorithms for optical routers with FDL buffers
US6643294B1 (en) Distributed control merged buffer ATM switch
RU2134024C1 (ru) Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи
JPH07154422A (ja) パケットの到着時間の同期方法とその装置
US7257127B1 (en) Method and apparatus for burst scheduling
US5757799A (en) High speed packet switch
CA2056827C (en) Modular communication system with allocatable bandwidth
US7145908B1 (en) System and method for reducing jitter in a packet transport system
JPH05327777A (ja) Atmスイッチの同期化方法およびatmスイッチ
EP1217863A2 (en) Unified associative memory of data channel schedulers in an optical router
Liu et al. Optical burst switching: the next IT revolution worth multiple billions dollars?
GB2286099A (en) Modular communication system with allocatable bandwidth
Turner Terabit Burst Switching Progress Report (7/99-12/99)
AU2004200799A1 (en) Multiple level minimum logic network
JPH07250023A (ja) Fifo光バッファ
JPS611147A (ja) ル−プ型のロ−カルエリアネツトワ−ク方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee