JPH07250023A

JPH07250023A - Ｆｉｆｏ光バッファ

Info

Publication number: JPH07250023A
Application number: JP3891294A
Authority: JP
Inventors: Akira Misawa; 明三澤; Masahito Tsukada; 雅人塚田; Yoshihiro Shimazu; 佳弘島津
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1994-03-09
Filing date: 1994-03-09
Publication date: 1995-09-26

Abstract

(57)【要約】【目的】出力レベルの変動といった不具合を発生する
ことなく安定した動作が得られ、従来のものに比して大
量の光セルをバッファリングすることができるようにす
る。【構成】順次到来する光信号を受け、該光信号を遅延
させた複数の遅延光信号を発生する遅延光信号発生手段
１および２ａ〜２ｄと、これらの遅延光信号から任意の
光信号を選択して後続装置へ出力する選択手段３とを設
けた。選択手段３は、後続装置が受入れ可能状態である
場合に、遅延光信号のうち最も古く入力された光信号に
対応したものを後続装置へ出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光技術を利用した高
速広帯域なＡＴＭ通話路を実現するための光ＡＴＭ交換
技術に係るものであり、特にこの光ＡＴＭ交換技術にお
いて光信号の衝突を回避するのに有用なＦＩＦＯ光バッ
ファに関する。

【０００２】

【従来の技術】

＜光バッファ利用の背景＞光ＡＴＭ交換は、ＡＴＭスイ
ッチングの柔軟性と光の高速性を組み合わせたシステム
であり、これまでも様々なシステムが提案されている。
いずれのシステムにおいても、光スイッチでのセルの衝
突をさけるために待合せをするバッファ（あるいはそれ
に代る機構）が必須である。

【０００３】バッファを使用した光ＡＴＭ交換システム
として、図１４に示すような入力バッファ型のものが考
えられる。この光ＡＴＭ交換システムは、光スイッチ部
２０２でのセルの衝突を避けるため、光スイッチ部２０
２の入力側にセルの入力の待合わせを行うための入力バ
ッファ２０２ａ〜２０２ｄが設けられている。そして、
光スイッチ部２０２のルーティングを決定する制御回路
２０３により、光スイッチ部２０２での衝突の有無が検
知される。そして、衝突が有るときには、制御回路２０
３から入力バッファ２０１ａ〜２０１ｄへバックプレッ
シャ信号ＢＰが送られ、入力バッファ２０１ａ〜２０１
ｄにおいてセルの待合せ、すなわち、光スイッチ部２０
２がセルの受入れが可能な状態になるまでセルの送出時
期を遅延させる動作が行われる。

【０００４】＜光バッファの従来例１＞さて、光ＡＴＭ
交換では、セル単位にスイッチングを行う。従って、光
ＡＴＭ交換システムに使用する入力バッファもセル単位
の遅延制御が可能なものであればよい。しかしながら、
一般に光子は電子のように状態を保存することができな
い。そこで、基本的に光信号のバッファリングを行う光
バッファは遅延素子を用いる構成を採ることとなる。

【０００５】この種のバッファとして、例えば文献＜R.
Thompson, “Optimizing photonicvariable-integer-d
elay circuits”, Tech. Digest PS'87, pp.141-143(19
87)＞あるいは文献＜Y. Shimazu and M. Tsukada, “Ul
trafast photonic ATM switch with optical output bu
ffer”, J.LT, vol.10, pp.265-272(Feb.1992)＞に光遅
延線を利用した光バッファが提案されている。

【０００６】図１５に光遅延線を利用した光バッファの
構成例を示す。なお、この種の光バッファメモリは、例
えば特願平２−１７０５７８号により提案されている。
図１５において、３０１はデマルチプレクサであり、２
種類の波長の光信号からなる光セル（波長多重光信号）
を各波長の光信号に分離して出力する。３０２は１×
（ｍ＋１）ツリー型光スイッチ（ｍは整数）であり、多
数の１×２光スイッチによって構成されている。さらに
詳述するとこれらの１×２光スイッチは、図１５に示す
ように、デマルチプレクタ３０１の一方の出力端に第１
段目の１×２光スイッチが接続され、この第１段目の１
×２光スイッチの２個の出力端に第２段目の１×２光ス
イッチが２個接続され、…という具合に全体としてツリ
ー構造を形成するように多段接続されている。各１×２
光スイッチは、光スイッチ制御線を介して入力されるス
イッチ制御信号によりその内部接続状態が切り換えられ
るものであり、スイッチ制御信号の値が“０”の場合は
第０出力端（図１５において上方に図示された出力端）
に、“１”の場合は第１出力端（図１５において下方に
図示された出力端）に入力信号を出力する。

【０００７】３０３は受光器（光／電変換器）であり、
デマルチプレクタ３０１の他方の出力端から出力される
光信号を電気信号に変換して出力する。３０４はデコー
ダであり、受光器３０３の出力信号によって表されるデ
ジタル情報が所定のアドレスと一致した場合にカウント
アップパルス信号を出力する。３０２はlog₂(m+1)ビッ
トのアップダウンカウンタであり、カウントアップパル
ス信号によりカウントアップされる一方、一定周期で発
生されるカウントダウンパルス信号によりカウントダウ
ンされる。３０６は遅延時間が各々０、Ｔ、２Ｔ……、
（ｍ−１）・Ｔであるｍ本の遅延線からなる遅延線群で
ある。これらのｍ本の遅延線の各一端は、１×（ｍ＋
１）ツリー型光スイッチ３０２の第０番目〜第ｍ−１番
目の各出力端に接続されている。３０７はｍ×１カプラ
であり、遅延線群３０６の各他端から得られる光信号を
合成して出力する。

【０００８】以下、この光バッファの動作を説明する。
この光バッファには、波長λ₁のデータ信号と波長λ₂の
アドレス信号からなる２種類の光信号を多重化した光セ
ルが入力される。この光セルはデマルチプレクサ３０１
により、波長λ₁のデータ信号と波長λ₂のアドレス信号
に分離され、データ信号は１×（ｍ＋１）ツリー型光ス
イッチ３０２へ、アドレス信号は受光器３０３へ各々送
られる。

【０００９】アドレス信号（光信号）は受光器３０３に
よって電気信号に変換される。この電気信号によって表
されるアドレスが所定のアドレスと一致する場合にはデ
コーダ３０４からカウントアップパルス信号が出力さ
れ、この結果、アップダウンカウンタ３０５によるカウ
ントアップが行われる。このアップダウンカウンタ３０
５のカウント値は複数ビットからなるデジタル信号とし
て出力され、これらの各ビットが光スイッチ制御線を介
して各段の１×２光スイッチに上記スイッチ制御信号と
して供給される。この結果、アップダウンカウンタ３０
５のカウント値の各ビットの値に応じて各１×２光スイ
ッチのスイッチ切り替えがなされる。このスイッチ切り
替えは、論理演算を行うことなく２進のツリー選択理論
により行われる。これにより、光セルが時間軸上の指定
された出力位置に出力される。

【００１０】例えば、アップダウンカウンタ３０５のカ
ウント値の全ビットが“０”の場合には、デマルチプレ
クサ３０１から出力されたデータ信号は１×（１＋ｍ）
ツリー型光スイッチ３０２の＃０出力端（図１５におい
て最も上方に図示された出力端）に出力される。ツリー
型１×（１＋ｍ）光スイッチ３０２の各出力＃０〜＃
（ｍ−１）から出力されるデータ信号は、遅延線群３０
６を構成する各遅延線の一端に入力される。そして、例
えば、ツリー型１×（１＋ｍ）光スイッチ３０２の＃ｊ
出力端から出力されるデータ信号には、ｊＴの遅延が与
えられる。遅延線群３０６の各他端から得られる出力信
号は、ｍｘ１カプラ３０７を介して出力信号線に出力さ
れる。

【００１１】一方、アップダウンカウンタ３０５には、
一定周期で外部よりカウントダウンパルス信号が供給さ
れ、カウンタ値がカウントダウンされる。これにより、
光セルのデータ信号が出力信号線へ出力される間隔が所
定時間以上離れないよう制御される。したがって、光セ
ルのデータ信号の時間軸上の出力位置は、上述したカウ
ントアップパルス信号及びカウントダウンパルス信号が
供給されるタイミングによってきまり、両パルス信号が
供給された場合には、相互に打ち消しあう。さらに、光
セルの到着時にアップダウンカウンタのカウンタ値がｍ
の場合、この光セルはオーバーフローとして＃ｍ端子か
ら廃棄される。

【００１２】図１６はこの光バッファの動作を示すタイ
ムチャートである。このような構成では、入力された光
セルの遅延を前もって選択することで光バッファメモリ
としての機能が実現される。

【００１３】＜光バッファの従来例２＞一方、光信号を
バッファリングするための他の手段として、図１７に示
すような光遅延線４０１、光カプラ４０２、光増幅器４
０３および光ゲート４０４からなる光ループメモリが提
案されている。この光ループメモリにおいて、遅延すべ
き光セルは、光遅延線４０１によって形成されるループ
内に光カプラ４０２を介して入力される。このようにし
て入力された光セルは、以後、光増幅器４０３にリセッ
ト信号が与えられるまで、ループ内を周回し続ける。ま
た、ループ内を周回する光セルは、光ゲート４０４に読
み出し信号が与えられることにより光ゲート４０４を介
して出力される。従って、この光ループメモリによれ
ば、原理的には無限時間に亙ってメモリ素子と同じよう
にバッファリングをすることができる。

【００１４】また、このような光ループメモリを組み合
わせて様々な構成が考えられる。光ＡＴＭ交換機の光Ｆ
ＩＦＯの例として、例えば文献＜E.Dietrich, G.Grossk
oph,L.Kuller, R.Ludwig, and W.Pieper, H.G. Weber,
“BER measurments in random access fiber loop opti
cal memory”, Electron.Lett., 27,17,pp.1585-1589(A
ug.1991)＞あるいは文献＜錦戸，漆谷，笹山，照井，
“自律分散型光ＦＩＦＯバッファ”，1991春季信学全
大，B-489(1991)＞に図１８に示すようなループ型ＦＩ
ＦＯなどが報告されている。

【００１５】図１８において、Ｌ₁〜Ｌ_nは光ファイバ遅
延線ループであり、Ｓ₀〜Ｓ_nは自律制御スイッチであ
る。光ファイバ遅延線ループＬ₁〜Ｌ_nは、各々がバッフ
ァリングのためのメモリとしての役割を果すものであ
り、自律制御スイッチＳ₀〜Ｓ_nを介してカスケード接続
されている。光ファイバ遅延線ループＬ₁〜Ｌ_nの各々の
ループ遅延Ｔはセル到着間隔（セル長＋ガードタイム）
に等しく、ある光ファイバ遅延線ループＬ_k内にバッフ
ァリングされた光セルは、後続の光セルの到着に同期し
て自律制御スイッチＳ_kに到着する。そして、各光ファ
イバ遅延線ループに入力された光セルは、次段の光ファ
イバ遅延線ループに光セルがバッファリングされていて
進めなくなるまで順次次段へ自動的に前進する。

【００１６】例えば図１８において光ファイバ遅延線ル
ープＬ_n〜Ｌ_k+1に光セルがバッファリングされているも
のとする。この場合、光ファイバ遅延線ループＬ_k内に
光セルが滞在していないので、光ファイバ遅延線ループ
Ｌ_k-1に前進した光セルは、自律制御スイッチＳ_k-1を介
して光ファイバ遅延線ループＬ_kまで進む。しかし、次
の光ファイバ遅延線ループＬ_k+1には光セルが滞在して
いるため、光ファイバ遅延線ループＬ_k内に進んだ光セ
ルは光ファイバ遅延線ループＬ_k+1へ進むことなく、自
律制御スイッチＳ_kを介して光ファイバ遅延線ループＬ_k
内を周回する。また、入力光セルが自律制御スイッチＳ
₀から光ファイバ遅延線ループＬ₁に進めないときは廃棄
となる。また、出力の自律制御スイッチＳ_nでは出線の
あき状態を監視して光セルの送出を制御する。

【００１７】

【発明が解決しようとする課題】ところで、上述の図１
４に示すような光ＡＴＭ交換システムにおいては、光セ
ルが入力バッファに入力された時点では当該光セルに付
与すべき遅延時間が決定されておらず、後続の光スイッ
チにおいてルーティングするごとに、光バッファから光
スイッチへの光セルの出力の可否が判断され、この判断
結果に従ってバックプレッシャ信号ＢＰの出力が制御さ
れる。従って、この光ＡＴＭ交換システムに使用する入
力バッファは、バックプレッシャ信号ＢＰに対しリアル
タイムに応答して光セルのバッファリング／出力の切り
換えを行うものでなければならない。しかしながら、図
１５に示すような構成の光バッファは、光セルの到来時
点において当該光セルに付与すべき遅延時間が決定され
ていなければならず、図１４に示す光ＡＴＭ交換システ
ムの入力バッファとして使用することができない。

【００１８】また、図１７および図１８に示すような光
ループメモリでは発振を抑えることや光セルの出力レベ
ルを一定に合わせることが難しく、光伝送系を経て最終
的に受光器に到着する光セルの光レベルは光セルごとに
異なったものとなる。ここで、光セルの光レベルの変動
量は受光器のダイナミックレンジ以下に制限されるた
め、各光ループメモリにおける光セルの周回回数が制限
されることとなる。なお、これについては文献＜三澤，
中野，“タップ遅延回路を組み合わせた光ＡＴＭ交換用
ループメモリ”，1993秋季信学全大，B-915(1993)＞に
説明されている。また、光ループメモリを光セルのバッ
ファリングに使用する場合には、各光ループメモリのル
ープ長を正確にセル長に合わせる必要があり、その精度
は非常に厳しいために光ループメモリの作製が難しい。
従って、光ループメモリを多数用いた大規模なループ型
ＦＩＦＯを構成することは非常に難しい。

【００１９】この発明は上述した事情に鑑みてなされた
ものであり、発振、出力レベルの変動といった不具合を
発生することなく安定した動作が得られ、従来のものに
比して大量の光セルをバッファリングすることができる
ＦＩＦＯ光バッファを提供することを目的としている。

【００２０】

【課題を解決するための手段】請求項１に係る発明は、
順次到来する光信号を受け、該光信号を遅延させた複数
の遅延光信号を発生する遅延光信号発生手段と、これら
の遅延光信号から任意の光信号を選択して後続装置へ出
力する選択手段とを具備することを特徴とするＦＩＦＯ
光バッファを要旨とする。請求項２に係る発明は、前記
各遅延時間が各々所定の単位時間の整数倍の遅延時間で
あって等差数列を形成するものであることを特徴とする
請求項１記載のＦＩＦＯ光バッファを要旨とする。請求
項３に係る発明は、前記単位時間が、前記光信号のセル
長に対応した時間であることを特徴とする請求項２記載
のＦＩＦＯ光バッファを要旨とする。請求項４に係る発
明は、前記選択手段は、前記選択手段は、前記遅延光信
号発生手段によって出力された遅延光信号であって前記
後続装置に送信されていない最も古く入力された光信号
に対応したものを前記後続装置が信号受入れ可能状態で
ある場合に選択して前記後続装置へ出力することを特徴
とするＦＩＦＯ光バッファを要旨とする。請求項５に係
る発明は、請求項１〜５記載のいずれか１の請求項に記
載のＦＩＦＯ光バッファを縦続に結合してなるＦＩＦＯ
光バッファを要旨とする。

【００２１】

【作用】請求項１〜５に係る発明によれば、後続装置の
光信号の受入れ可否にリアルタイムに応答し、光信号の
蓄積、光信号の出力を制御することができる。また、請
求項５に係る発明によれば、大きなバッファサイズのＦ
ＩＦＯバッファとすることができる。

【００２２】

【実施例】以下、図面を参照し本発明の実施例を説明す
る。＜本発明の原理＞本発明の原理図を図１に示す。本発明
に係るＦＩＦＯ光バッファはタップ型ＦＩＦＯであり、
後段にある光綱からのバックプレッシャ信号ＢＰを受け
て動作を決定する１入力１出力のバッファである。これ
は、光ＡＴＭ交換における入力バッファなどに用いるこ
とができる。このＦＩＦＯ光バッファは、コピー手段１
と遅延手段２ａ〜２ｄと選択手段３からなる。コピー手
段１は、到来する光セルをコピーすることによりｎ個
（図１の場合は４個）の光セルを発生する。遅延手段２
ａ〜２ｄは、このコピーにより得られた各光セルに対
し、等差数列的に０から（ｎ−１）Ｔ（Ｔは光セルのセ
ル長、ｎはバッファサイズ）までの遅延を与える。コピ
ー手段と遅延手段の構成は、図１から直観的に把握され
る態様、すなわち、コピー手段と遅延手段とが明確に分
離されており、コピー手段により複数の光セルを予め得
た後で遅延手段がこれらの光セルを遅延させるような構
成に限定されるものではない。要は、コピー手段と遅延
手段は、それらがなす全体的な作用によって光セルを遅
延させた複数の光セルが得られるように構成すればよい
のである。コピー手段と遅延手段の具体的な構成につい
ては以下説明する各実施例に開示する。選択手段３に
は、コピー手段によりコピーされ、遅延手段２ａ〜２ｄ
により遅延された各光セルから光セルが供給される。そ
して、選択手段３は、後続装置に対して送信していない
光セルがいずれかの遅延手段から出力され、かつ、後続
装置が信号受入れ可能状態であり、バックプレッシャ信
号ＢＰが与えられていない場合に当該光セルを後続装置
へ出力する。

【００２３】＜実施例の全体構成＞タップ型ＦＩＦＯバ
ッファの実施例を図２に示す。図２において、１１は光
分岐器であり、順次到来する光セルを２分岐し、ツリー
型光遅延器１２および受光器１３へ出力する。ツリー型
光遅延器１２は、光セルを２分岐するカプラを介してフ
ァイバ遅延線とツリー状に接続してなるものであり、光
分岐器１１を介して入力された光セルを各々所定時間だ
け遅延させた複数の光セルを生成する。ここで、ツリー
型光遅延器１２内の各要素のうち各カプラは上記コピー
手段としての役割を果し、各ファイバ遅延線は上記遅延
手段としての役割を果す。受光器１３は、光分岐器１１
を介して光セルが入力されることにより光セルの入力が
あったことを示す電気信号ＲＱを出力する。１４は光セ
ルの出力を制御する制御回路、１５は複数の光ゲートを
アレイ状に配置してなるアレイ状光ゲート１５である。
アレイ状光ゲート１５を構成する各光ゲートは制御回路
１４によって開閉される。この光ゲートは光スイッチを
用いることも可能である。光ゲートの開閉制御は、バッ
クプレッシャ信号ＢＰと信号ＲＱとに基づいて行われ、
バックプレッシャ信号ＢＰを受けたときは、全ての光ゲ
ートが閉じられ、従って光セルは出力されない。また、
後続装置が光セルを受入れることが可能な状態の場合
は、ツリー型光遅延器１２から各光ゲートへ供給される
光セルのうち最も古い光セルが出力されるように当該光
ゲートが開状態とされる。なお、光ゲートの開閉制御の
詳細については後述する。

【００２４】＜ツリー型光遅延器の構成例１＞光の場
合、光セルのコピー機能は、カプラを用いることで容易
に実現できる。しかし、光遅延線は、光ファイバや導波
路を光が伝搬する時間を利用するため、遅延時間に対応
する長さが必要となる。従って、遅延時間が遅延器部の
ハード量を決めることになるので、最大遅延時間が小さ
いことと、遅延時間の総和が小さいほど有利になる。遅
延線の配置方法によって、遅延線のハード量を削減する
ことができる。以下にその方法について述べる。

【００２５】ｎ個の光セルに０から（ｎ−１）Ｔの遅延
を与えるための遅延線を考える。最も単純な構成は、図
３に示す通り、隣り合った遅延線の各遅延時間の差が一
定になるように各遅延線を等差数列的に並べる方法であ
る。図３は、ｎ＝８の場合であり、７種類の遅延線が必
要であり、もっとも大きな遅延は７Ｔである。遅延時間
Ｔに必要な光ファイバあるいは光導波路の長さをＬとす
ると、その遅延線の総延長は２８Ｌとなる。一般には、
ｎ−１種類、最大（ｎ−１）Ｌの遅延線が必要であり、
遅延線の総延長は、ｎ（ｎ−１）Ｌ／２となる。

【００２６】＜ツリー型光遅延器の構成例２＞図４は、
遅延線の量を少なくするための構成法である（ｎ＝
８）。０から（ｎ1 −１）Ｔ（図４の場合、ｎ１＝４）
の各遅延時間を有する各遅延線を並べたサブモジュール
（図中の囲み部分）を複数用意する。また、ｎ１・Ｔ＝
Ｗを単位とする遅延線を用意し、上記各サブモジュール
に０からｎ２・Ｗまでの遅延線を各々直列接続する（図
中では、ｎ２＝２である）。この構成では、（ｎ１＋ｎ
２−１）種類（ｎ＝ｎ１×ｎ２）の遅延線で構成でき
る。もっとも大きな遅延は、ｎ２・Ｗ＝ｎ１・ｎ２・Ｔ
であり、ｎ１が大きい程、差が大きくなる。また、遅延
線の総遅延時間長は、ｎ１・ｎ２（ｎ１＋ｎ２−１）Ｌ
／２となる。

【００２７】＜ツリー型光遅延器の構成例３＞上記の構
成をサブモジュールにも適用することができる。ｎ２＝
２としてこの構成を繰り返した時の構成が図５である。
一般にｊ回の構成を繰り返すと、サイズｎ＝２ｊのコピ
ー回路をｊ種類つまり（ｌｏｇ₂ｎ）種類の遅延線で構
成できる。最大の遅延時間は、ｎＬ／２（ｎ＝２ｊ) で
あり、遅延線の総遅延長はｎ（ｌｏｇ₂ｎ）Ｌ／２であ
る。

【００２８】図５のような構成をとれば、遅延線のハー
ド量を大幅に削減することができる。また、遅延線長の
種類よりも少ない。図中のサブモジュールＡ，Ｂは、同
一の形状であるので、最初の構成でつくるよりも、生産
性が向上する。また、サブモジュールを組み合わせれ
ば、バッファサイズｎの拡大も容易となる。

【００２９】本実施例におけるタップ型ＦＩＦＯは、各
ゲートまでの相対的な遅延時間差をＴに合わせれば良い
ので、全てのループ周期を精密にＴに合わせる必要のあ
るループ型に比べて作製が容易である。また、出力レベ
ルをでタイミングによらず一定にすることも容易であ
る。

【００３０】＜制御回路１４の構成例＞図２に示すＦＩ
ＦＯ光バッファにおいては、光分岐器１１を介して入力
された光セルを各々異なった遅延時間だけ遅延させた複
数の光セルがツリー型光遅延器１２の各出力ポートから
出力される。ここで、同一時刻において、ツリー型光遅
延器１２から出力される光セルに着目すると、最も遅延
時間の短い経路を経て出力された光セルは最近入力され
た光セルであり、遅延時間の長い経路を経て出力された
光セルほど古く入力された光セル、ということになる。
本実施例は、バックプレッシャ信号ＢＰが出力されてい
る場合には光セルを後続装置へ出力せず、バックプレッ
シャ信号ＢＰが出力されていない場合にはツリー型光遅
延器１２の各出力ポートから出力される光セルのうち最
も古い光セルを後続装置へ出力するものであり、制御回
路１４はこのような出力制御を行うためのアレイ状光ゲ
ート１５の各光ゲートの開閉制御を行う。

【００３１】図６に制御回路１４の構成例を示す。図６
において、１４１〜１４３および１４５〜１４８は各々
フリップフロップである。これらのうちフリップフロッ
プ１４１〜１４３はシフトレジスタを構成している。ま
た、フリップフロップ１４５〜１４８は、ツリー型光遅
延器１２の各出力ポートのうち最も古い光セルを出力し
ている出力ポートを指示するポインタとして機能する。
これらの各フリップフロップ１４５〜１４８の出力信号
Ｇ₀〜Ｇ₃は、アレイ状光ゲート１５の各光ゲートへ供給
される。その他のゲート類についてはＡＮＤゲート、Ｏ
Ｒゲート等の周知の論理ゲートであるため説明は省略す
る。

【００３２】以下、この制御回路１４の動作を説明す
る。バックプレッシャ信号ＢＰが出力されない場合図２に示すＦＩＦＯ光バッファに光セルが入力される
と、光セルの入力があったことを示す信号ＲＱが受光器
１３によって出力され、この信号ＲＱ（＝“１”）が制
御回路１４に入力される。そして、信号ＲＱ（＝
“１”）は以下の条件を満足する状況下においてフリッ
プフロップ１４５へ送られ、光セルの伝送タイミングに
同期したクロックＣＬＫによりフリップフロップ１４５
に書き込まれる。ａ．フリップフロップ１４１〜１４３の記憶内容がすべ
て“０”であること。ｂ．バックプレッシャ信号ＢＰが出力されていないこ
と。フリップフロップ１４５に“１”が書き込まれると、信
号Ｇ₀がアレイ状光ゲート１５へ送られ、この結果、ツ
リー型光遅延器１２内の最も遅延時間が短い経路を経て
出力された光セルが選択され、後続装置へ出力される。
以後、バックアップ信号ＢＰが出力されない期間に光セ
ルがＦＩＦＯ光バッファに到来した場合も同様であり、
光セルが到来する毎に信号Ｇ₀が出力され、その光セル
がツリー型光遅延器１２内の最も遅延時間が短い経路お
よびアレイ状光ゲート１５を介して後続装置へ出力され
る。この間、光セルが到来する毎にフリップフロップ１
４５の入力信号が“１”となるため、フリップフロップ
１４２および１４３は“０”を保持し続ける。また、こ
の間、フリップフロップ１４１〜１４３の記憶内容はす
べて“０”であるため、バッファ内でのセル廃棄を示す
信号Ｌは出力されず、また、バッファからのセル出力が
あることを示す信号Ｑが光セルの入力に同期して出力さ
れる。後続装置は信号Ｑに基づいてバッファから出力さ
れる光セルを取り込む。

【００３３】バックプレッシャ信号ＢＰが出力された
場合バックプレッシャ信号ＢＰ（＝“１”）が出力されてい
るときには、フリップフロップ１４５〜１４８に“０”
が書き込まれ、信号Ｇ₀〜Ｇ₃がすべて“０”となる。従
って、アレイ状光ゲート１５内のいずれの光ゲートも開
状態とならず、後続装置への光セルの供給は途絶える。
この間、バッファに対して光セルの入力があり、信号Ｒ
Ｑが発生されると、まず、その後のセルクロックＣＬＫ
によりフリップフロップ１４１に信号“１”が書き込ま
れる。その後、セルクロックＣＬＫが出力されるとフリ
ップフロップ１４１の保持内容が“１”がフリップフロ
ップ１４２に書き込まれる。また、このときセルクロッ
クＣＬＫに同期して光クロックの入力がある場合には
“１”が、光セルの入力がない場合には“０”がフリッ
プフロップ１４１に書き込まれる。このようにプレッシ
ャ信号ＢＰが出力されている期間においては、光セルの
入力の有無を表わす“１”／“０”情報がセルクロック
ＣＬＫに同期しフリップフロップ１４１〜１４３からな
るシフトレジスタを順次シフトしてゆく。そして、信号
“１”がフリップフロップ１４３に到達したときに依然
としてバックプレッシャ信号が“１”であるとバッファ
内においてセル廃棄を行ったことを表わす信号Ｌが発生
される。

【００３４】バックプレッシャ信号ＢＰが解除された
場合さて、上記動作において光セルの入力が継続的に行わ
れ、フリップフロップ１４１の保持内容が“１”になっ
た直後にバックアップ信号ＢＰが“０”になったとす
る。この場合、フリップフロップ１４１の保持内容が
“１”であり、フリップフロップ１４２および１４３の
保持内容が“０”であることから、その後のセルクロッ
クＣＬＫに同期してフリップフロップ１４６のみに
“１”が書き込まれる。従って信号Ｇ₁のみがアレイ状
光ゲート１５へ送られ、この結果、ツリー型光遅延器１
２内の遅延時間が２番目に短い経路を経て出力された光
セルが選択され、後続装置へ出力される。ここで、光信
号の入力がある場合には信号ＲＱが入力されるが、フリ
ップフロップ１４１の保持内容が“１”であるため、フ
リップフロップ１４５へは“０”が書き込まれる。しか
し、信号ＲＱ自体はフリップフロップ１４１に書き込ま
れる。以後、引き続いて光セルの入力がある場合には、
光セルが到来する毎に信号Ｇ1が出力され、その光セル
がツリー型光遅延器１２内の遅延時間が２番目に短い経
路およびアレイ状光ゲート１５を介して後続装置へ出力
される。光セルの入力が途絶えると、フリップフロップ
１４１〜１４３の保持内容がすべて“０”となる。この
状態において、光セルの入力があると、上述のと同様
の動作が行われることとなる。

【００３５】また、上記動作においてフリップフロッ
プ１４２の保持内容が“１”になった直後にバックアッ
プ信号ＢＰが“０”になった場合には、フリップフロッ
プ１４２の保持内容が“１”であり、フリップフロップ
１４３の保持内容が“０”であることから、その後のセ
ルクロックＣＬＫに同期してフリップフロップ１４７の
みに“１”が書き込まれる。従って信号Ｇ₂のみがアレ
イ状光ゲート１５へ送られ、この結果、ツリー型光遅延
器１２内の遅延時間が３番目に短い経路を経て出力され
た光セルが選択され、後続装置へ出力される。このよう
にしてバックプレッシャ信号ＢＰが解除された場合に
は、その時点において最も古い光セルが選択され、後続
装置へ出力される。

【００３６】＜動作確認＞実際に制御回路１４を試作
し、回路動作を確認した。図７に制御回路の入力信号波
形と各ゲートの出力波形を示す。入力信号ＲＱは、光セ
ルの入力の有無を示す。図７によれば、光セルＡ，Ｂ，
Ｃ，Ｄが連続して入力されている。この時、ＢＰが入力
されている（ハイレベルがＢＰ状態（後続装置受入れ不
可状態）、ローレベルがＡＣＫ状態（後続装置受入れ
可））。光セルＡは、バックプレッシャ信号ＢＰがない
ので、そのまま出力される。つまり信号Ｇ₀により開状
態となった光ゲートを介して出力される。光セルＢは、
バックプレッシャ信号ＢＰの発生のため、光セルＣは光
セルＢが出力されるまで、それぞれ１セル待つこととな
り、信号Ｇ₁により開状態となった光ゲートから出力さ
れる。光セルＤはバックプレッシャ信号ＢＰのために３
セル待つこととなり、信号Ｇ₃によって開状態となった
光ゲートから出力される。この例の場合、信号Ｇ₂に対
応した光ゲートから出力されるべき光セルはないので、
信号Ｇ₂は常にオフである。このように制御回路１４に
よれば、光セルの入力の有無とバックプレッシャ信号Ｂ
Ｐによってゲートの開閉を制御することが可能である。

【００３７】＜トラヒック特性＞タップ型ＦＩＦＯは、
光ループＦＩＦＯと同様に保持時間に制限があるため保
持時間が無限である電気のＦＩＦＯバッファに比べてト
ラヒック特性が劣化する。タップ型ＦＩＦＯのトラヒッ
ク特性を解析的に検証する。最も早く入力されたセルを
保持できる回数の状態遷移を考える。タップ型ＦＩＦＯ
にセルが入力される確率ｓを、ＡＣＫ信号が入力される
確率をｒとする。これらは、各状態のセルが存在する確
率がｓ、そのセルが出力できる確率がｒと考えることが
できる。入力と出力の確率（ｓ，ｒ）が常に一定である
とすると、各状態間の遷移確率は、図８のように表わさ
れる。例えば、状態１から状態３への遷移確率は、先頭
セルの後方に２つの空きがあり、３つ目にセルが存在す
る状態において後続装置から受入れ可能であることを示
す信号ＡＣＫが入力される確率であり、ｒ（１−ｓ）2
ｓで表される。この系で平衡状態を計算すると、（ｉ）Ｐ（ｋ）＝｛（１−ｓ）／（１−ｒ）｝^kＰ（０）（０＜ｋ＜ｎ）Ｐ（ｎ）＝（１／ｓ）｛（１−ｓ）／（１−ｒ）｝ⁿＰ（０）となる（ただし、ｓ≠ｒ）。（ｉｉ）ΣＰ（ｉ）＝１（ただし、Σはｉ＝１〜ｎま
でのＰ（ｉ）の総和）より、状態確立Ｐ（０）は、（iii）Ｐ（０）＝ｓ／（ｓｎ＋１）（ｓ＝ｒ）Ｐ（０）＝｛ｓ（ｒ−ｓ）（１−ｒ）ⁿ｝／｛ｒ（１−ｓ）ⁿ⁺¹ｓ（１−ｒ）ⁿ⁺¹｝（ｓ≠ｒ）となる。このときに塞れば、セルが廃棄させる。状態あ
たり廃棄させるセル数は（１−ｒ）Ｐ（０）である。状
態あたりの入力セル数はｓであるから、セル廃棄率Ｌｔ
ａｐは（１−ｒ）Ｐ（０）／ｓから計算でき、（ｉｖ）Ｌｔａｐ＝（１−ｓ）／（ｓｎ＋１）（ｓ＝ｒ）Ｌｔａｐ＝｛（ｒ−ｓ）（１−ｒ）ⁿ⁺¹｝／｛ｒ（１−ｓ）ⁿ⁺¹ｓ（１−ｒ）ⁿ⁺¹｝（ｓ≠ｒ）となる。また、電気のＦＩＦＯバッファの場合は、入力
側でオーバーフローした場合にセルを廃棄するモデル
（メモリ型）となり、バッファ内のセル数で状態を定義
すると、状態遷移図は、図９のようになる。この場合、
各状態確率は、（ｖ）Ｐ（ｋ）＝Ｐ（０）ｒ^k（１−ｓ）^k／ｓ^k（１−ｒ）^k （０＜ｋ≦ｎ）となり、状態確率の総和の式（ｉｉ）より、（ｖｉ）Ｐ（０）＝１／（ｎ＋１）（ｓ＝ｒ）Ｐ（０）＝ｓⁿ（ｒ−ｓ）（１−ｒ）ⁿ ／｛ｒ（１−ｓ）｝ⁿ⁺¹｛ｓ（１−ｒ）｝ⁿ⁺¹ （ｓ≠ｒ）となる。このときの廃棄率Ｌｍｅｍは、（ｖｉｉ）Ｌｍｅｍ＝（１−ｓ）／｛ｓ（ｎ＋１）｝（ｓ＝ｒ）Ｌｍｅｍ＝ｓ^n-1（ｒ−ｓ）（１−ｒ）ⁿ⁺¹ ／〔｛ｒ（１−ｓ）｝ⁿ⁺¹−｛ｓ（１−ｒ）｝ⁿ⁺¹〕（ｓ≠ｒ）となる。

【００３８】バッファサイズｎに対するセル廃棄率を図
１０に示す。（ａ），（ｂ）は、それぞれｓ＝０．７，
０．８としたものであり、ｒを０．８５，０．９，０．
９５とした。破線は、メモリ型の結果を示している。タ
ップ型ＦＩＦＯは、オーバーフローはなく、許容される
保持時間を超えた時のみセル廃棄される。これらの解析
解はシミュレーションの結果ともよく一致している。例
えば、ｓ＝０．８，ｒ＝０．８５のときでも、上記廃棄
率を得るのに、タップ型はメモリ型に比べ、２２％程度
容量を増やせば良い。

【００３９】通常の解析方法では、バッファサイズｎの
タップＦＩＦＯは、２n の状態数が存在する。従って、
この一般解を求めるのは非常に難しい。上記の解析方法
では、ｎに対して、状態遷移はｎ個しかないので、簡単
に一般解を求めることができる。バッファサイズ３まで
は、ふたつの方法ともに解析解が一致することを確認し
た。また、より高度の解については数値的に等価である
ことを確認した。

【００４０】＜タンデムタップＦＩＦＯバッファ（バッ
ファサイズの拡張方法）＞この様なＦＩＦＯバッファの
規模を拡大する方法について述べる。トラヒック特性を
よくするには、遅延選択数ｎを大きくすればよい。しか
し、ｎを大きくするほど、分岐の損失補償が難しくな
り、また、制御回路も規模も大きくなる。ある単位モジ
ュールを組み合せて、規模を大きくする方法が製造も容
易となり、バッファへの要求条件によりｎを変えること
ができる。

【００４１】この要件を満たす構成方法として同じ形状
のタップ型ＦＩＦＯバッファをタンデムに接続する構成
を提案する。図１１のように、バッファサイズｎのタッ
プＦＩＦＯバッファＢＭｉを多段（ｋ段）に接続する。
バッファサイズは、セルが最大遅延できる遅延量によっ
て決まる。バッファサイズｎのタップ型ＦＩＦＯは、最
大遅延量が（ｎ−１）Ｔであるので、ｋ段接続したタン
デムバッファの最大遅延量は、ｋ（ｎ−１）Ｔとなる。
従って、タンデム接続したＦＩＦＯバッファサイズはｋ
（ｎ−１）＋１となる。

【００４２】また、トラッヒック特性は、バッファ制御
方法に依存する。必要なトラヒック特性を満たし、かつ
モジュール化したメリットを損なわないような簡単な制
御法が望ましい。隣り合うモジュールのタップ型ＦＩＦ
Ｏ間で信号ＢＰと信号ＡＣＫの授受を行えば、バッファ
サイズの等しいタップ型ＦＩＦＯと等価なトラヒック特
性を得ることも可能である。しかし、この方法ではモジ
ュール間の信号ＢＰと信号ＡＣＫの通信時間によるバッ
ファ制御時間が増し、各モジュールにおいて信号ＡＣＫ
を出力する制御が必要となる。

【００４３】図１２に、制御法の一例を示す。全てのバ
ッファモジュールＢＭ₁〜ＢＭ_kにバッファへのバックプ
レッシャＢＰを送付する。ＢＰが連続すると通常はその
モジュールでセルが廃棄させるが、最終段のバッファモ
ジュールＢＭ_k以外では、セル廃棄は行なわない。つま
り、バックプレッシャ信号ＢＰが続いて、各バッファモ
ジュールの最大遅延時間を過ぎたセルは、廃棄せずに、
次段のモジュールへセルを転送する。この方法では、各
モジュール間で通信する必要がなく、前段のバッファモ
ジュールを制御するＢＰを演算する回路が不要である。
また、各バッファモジュールの制御回路は、廃棄のとき
の回路部分以外は同一の制御回路で良く、制御回路への
負担が少ない。

【００４４】このときのトラヒック特性をシミュレーシ
ョンのより確認した。この結果を図１３に示す。実線が
上述のタップ型ＦＩＦＯバッファの解析解（ｎ＝７とｎ
＝１０）で、●、□がｎ＝４のタップ型ＦＩＦＯをそれ
ぞれ、２段、３段接続したタンデムバッファのシミュレ
ーション結果である。シミュレーションの繰り返し回数
は１０6 である。上記の制御によるタンデム型ＦＩＦＯ
とそれに相当するバッファサイズのタップＦＩＦＯバッ
ファでは、トラヒック特性にはほとんど差がなく、本制
御法の有効性が確認できた。

【００４５】＜実施例の効果＞本実施例は、バックプレ
ッシャ信号を利用するので、入力バッファなどの出力禁
止のあるバッファに用いることができる。ループ型ＦＩ
ＦＯと比べると構成が容易であり、発振することがない
ので安定に動作し、出力レベルを一定に保つことも容易
である。また、制御回路が非常に簡単に構成できる。ト
ラヒック特性については、メモリ容量を２２％程度増や
せば、電気メモリ型のバッファと程度の性能を得ること
ができる。また、このタップ型ＦＩＦＯバッファをタン
デムに接続して規模を拡大することができ、同じサイズ
のタップ型ＦＩＦＯとタンデムに接続したタップ型ＦＩ
ＦＯバッファでは、ほぼ同じトラヒック特性が得られる
ことをシミュレーションにより確認することができた。

【００４６】

【発明の効果】以上説明したように、この発明によれ
ば、発振、出力レベルの変動といった不具合を発生する
ことなく安定した動作が得られ、従来のものに比して大
量の光セルをバッファリングすることができるという効
果が得られる。

【図面の簡単な説明】

【図１】この発明の原理図である。

【図２】この発明の一実施例によるＦＩＦＯ光バッフ
ァの構成を示すブロック図である。

【図３】同実施例におけるツリー型光遅延器の構成を
例示する図である。

【図４】同実施例におけるツリー型光遅延器の構成を
例示する図である。

【図５】同実施例におけるツリー型光遅延器の構成を
例示する図である。

【図６】同実施例における制御回路の構成を例示する
図である。

【図７】同実施例の動作を示す波形図である。

【図８】同実施例の動作を示す状態遷移図である。

【図９】メモリ型ＦＩＦＯバッファの動作を示す状態
遷移図である。

【図１０】タップ型ＦＩＦＯバッファとメモリ型ＦＩ
ＦＯバッファのセル廃棄率を示す図である。

【図１１】タップ型ＦＩＦＯバッファのバッファサイ
ズを拡大する場合の構成例を示す図である。

【図１２】タンデムタップ型ＦＩＦＯバッファの制御
方法を示す図である。

【図１３】タンデムタップ型ＦＩＦＯバッファのシミ
ュレーション結果を示す図である。

【図１４】光ＡＴＭにおける光ＦＩＦＯバッファの使
用例を示す図である。

【図１５】従来の光ＦＩＦＯバッファの例を示す図で
ある。

【図１６】同光ＦＩＦＯバッファの動作を示すタイム
チャートである。

【図１７】光ループメモリを示す図である。

【図１８】従来の光ＦＩＦＯバッファの例を示す図で
ある。〔図面の簡単な説明〕１コピー手段２ａ〜２ｄ遅延手段３選択手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/52 １０１Ｂ 9076−5Ｋ

Claims

【特許請求の範囲】

【請求項１】順次到来する光信号を受け、該光信号を
遅延させた複数の遅延光信号を発生する遅延光信号発生
手段と、これらの遅延光信号から任意の光信号を選択して後続装
置へ出力する選択手段とを具備することを特徴とするＦ
ＩＦＯ光バッファ。
【請求項２】前記各遅延時間が各々所定の単位時間の
整数倍の遅延時間であって等差数列を形成するものであ
ることを特徴とする請求項１記載のＦＩＦＯ光バッフ
ァ。
【請求項３】前記単位時間が、前記光信号のセル長に
対応した時間であることを特徴とする請求項２記載のＦ
ＩＦＯ光バッファ。
【請求項４】前記選択手段は、前記遅延光信号発生手
段によって出力された遅延光信号であって前記後続装置
に送信されていない最も古く入力された光信号に対応し
たものを前記後続装置が信号受入れ可能状態である場合
に選択して前記後続装置へ出力することを特徴とするＦ
ＩＦＯ光バッファ。
【請求項５】請求項１〜５記載のいずれか１の請求項
に記載のＦＩＦＯ光バッファを縦続に結合してなるＦＩ
ＦＯ光バッファ。