JP2904233B2 - 光ｆｉｆｏメモリ - Google Patents
光ｆｉｆｏメモリInfo
- Publication number
- JP2904233B2 JP2904233B2 JP22913091A JP22913091A JP2904233B2 JP 2904233 B2 JP2904233 B2 JP 2904233B2 JP 22913091 A JP22913091 A JP 22913091A JP 22913091 A JP22913091 A JP 22913091A JP 2904233 B2 JP2904233 B2 JP 2904233B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- output
- stage
- packet
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、光パケットスイッチ
等において光パケットのトラヒック制御またはスループ
ット変換を行う光ＦＩＦＯメモリに関する。
等において光パケットのトラヒック制御またはスループ
ット変換を行う光ＦＩＦＯメモリに関する。
【０００２】
【従来の技術】従来、この種の光ＦＩＦＯメモリとして
は、特願平２ー１７０５７８に提案されており、その動
作原理を第３図に従って説明する。まず、入力光信号線
に第４図に示すような固定長ｔ、周期ｔの光パケット信
号が到着する。ここで、パケットの間隔は、後段におい
てなされる処理に必要なガードタイム分だけ分離されて
いる。そして、到着した光パケットは、ツリー型１×
（ｎ＋１）光スイッチに供給される。
は、特願平２ー１７０５７８に提案されており、その動
作原理を第３図に従って説明する。まず、入力光信号線
に第４図に示すような固定長ｔ、周期ｔの光パケット信
号が到着する。ここで、パケットの間隔は、後段におい
てなされる処理に必要なガードタイム分だけ分離されて
いる。そして、到着した光パケットは、ツリー型１×
（ｎ＋１）光スイッチに供給される。
【０００３】一方、ｋビット２進カウンタは光スイッチ
制御線を介して各段の１×２光スイッチにそれぞれ多重
接続されており、該カウンタの各ビットの値に応じて１
×２光スイッチのスイッチ切り替えがなされる。このス
イッチ切り替えは、デコーダを用いることなく、２進の
ツリー選択論理により行われる。これにより、光パケッ
トが時間軸上の指定された出力位置に出力される。ここ
で、例えば、ｋビット２進カウンタの全ビットが０の場
合には、光パケットはツリー型１×（１＋ｎ）光スイッ
チの＃０端子に出力される。このようなツリー型１×
（１＋ｎ）光スイッチの各出力＃０〜＃（ｎ−１）に
は、各々遅延量０，Ｔ，２Ｔ，…，（ｎ−１）・Ｔを与
える光遅延回路が接続されており、例えば、＃ｊの端子
から出力される光パケットには、ｊ・Ｔの遅延が与えら
れる。そしてこれら遅延回路の出力は、（ｎ−１）光結
合器を介して出力信号線に出力される。
制御線を介して各段の１×２光スイッチにそれぞれ多重
接続されており、該カウンタの各ビットの値に応じて１
×２光スイッチのスイッチ切り替えがなされる。このス
イッチ切り替えは、デコーダを用いることなく、２進の
ツリー選択論理により行われる。これにより、光パケッ
トが時間軸上の指定された出力位置に出力される。ここ
で、例えば、ｋビット２進カウンタの全ビットが０の場
合には、光パケットはツリー型１×（１＋ｎ）光スイッ
チの＃０端子に出力される。このようなツリー型１×
（１＋ｎ）光スイッチの各出力＃０〜＃（ｎ−１）に
は、各々遅延量０，Ｔ，２Ｔ，…，（ｎ−１）・Ｔを与
える光遅延回路が接続されており、例えば、＃ｊの端子
から出力される光パケットには、ｊ・Ｔの遅延が与えら
れる。そしてこれら遅延回路の出力は、（ｎ−１）光結
合器を介して出力信号線に出力される。
【０００４】一方、光パケット検出回路は、上記の過程
と並行して入力光信号線の光パケットを検出すると、電
気的な信号であるカウントアップパルス信号を上述した
ｋビット２進カウンタに供給する。この時、光パケット
が上述した１×（ｎ＋１）光スイッチから出力された直
後であって、かつ、次にパケットがこの当該スイッチに
入力する以前であれば、ｋビット２進カウンタのカウン
タ値を１つだけカウントアップさせる（第４図参照）。
すなわち、光パケットが周期ｔ毎に連続して到着する場
合には、その度ごとにカウンタ値が上がる。これによ
り、各光パケットには、順次ｊ・Ｔ，（ｊ＋１）・Ｔ、
（ｊ＋２）・Ｔ、…、の遅延が与えられ、出力信号線に
は、時間Ｔに１個の割合で光パケット信号が出力され
る。（第４図参照）。
と並行して入力光信号線の光パケットを検出すると、電
気的な信号であるカウントアップパルス信号を上述した
ｋビット２進カウンタに供給する。この時、光パケット
が上述した１×（ｎ＋１）光スイッチから出力された直
後であって、かつ、次にパケットがこの当該スイッチに
入力する以前であれば、ｋビット２進カウンタのカウン
タ値を１つだけカウントアップさせる（第４図参照）。
すなわち、光パケットが周期ｔ毎に連続して到着する場
合には、その度ごとにカウンタ値が上がる。これによ
り、各光パケットには、順次ｊ・Ｔ，（ｊ＋１）・Ｔ、
（ｊ＋２）・Ｔ、…、の遅延が与えられ、出力信号線に
は、時間Ｔに１個の割合で光パケット信号が出力され
る。（第４図参照）。
【０００５】また、このｋビット２進カウンタには、時
間Ｔに１回の割合で外部よりカウントダウンパルス信号
が供給され、カウンタ値がカウントダウンされる。これ
により、光パケットの間隔が所定以上はなれないよう制
御される。したがって、光パケットの時間軸上の出力位
置は、上述したカウントアップパルス信号およびカウン
トダウンパルス信号が供給されるタイミングによって決
まり、両パルス信号が供給された場合には、相互に打ち
消し合う。さらに、光パケットの到着時にｋビット２進
カウンタのカウンタ値がｎの場合、この光パケットはオ
ーバーフローとして＃ｎ端子から廃棄される。ここで、
このｋビット２進カウンタは、カウンタ値がｎより大き
くならないこととする。以上の動作により、この出力光
信号線には、固定長ｔで、時間Ｔごとに高々１つのパケ
ットが存在する信号列が出力され、光ＦＩＦＯメモリの
機能が実現される。
間Ｔに１回の割合で外部よりカウントダウンパルス信号
が供給され、カウンタ値がカウントダウンされる。これ
により、光パケットの間隔が所定以上はなれないよう制
御される。したがって、光パケットの時間軸上の出力位
置は、上述したカウントアップパルス信号およびカウン
トダウンパルス信号が供給されるタイミングによって決
まり、両パルス信号が供給された場合には、相互に打ち
消し合う。さらに、光パケットの到着時にｋビット２進
カウンタのカウンタ値がｎの場合、この光パケットはオ
ーバーフローとして＃ｎ端子から廃棄される。ここで、
このｋビット２進カウンタは、カウンタ値がｎより大き
くならないこととする。以上の動作により、この出力光
信号線には、固定長ｔで、時間Ｔごとに高々１つのパケ
ットが存在する信号列が出力され、光ＦＩＦＯメモリの
機能が実現される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の光ＦＩＦＯメモリにあっては、時間Ｔの間に１
つ以下のパケットが存在するように出力することができ
るが、隣合うパケットの間隔が常にＴ以上離れて出力さ
れるわけでなく、完全なスループットコントロールは実
現されてはいなかった。この発明は、上述した事情に鑑
みてなされたもので、隣合うパケットの間隔が常にＴ以
上はなれて出力することが可能な光ＦＩＦＯメモリを提
供することを目的としている。
た従来の光ＦＩＦＯメモリにあっては、時間Ｔの間に１
つ以下のパケットが存在するように出力することができ
るが、隣合うパケットの間隔が常にＴ以上離れて出力さ
れるわけでなく、完全なスループットコントロールは実
現されてはいなかった。この発明は、上述した事情に鑑
みてなされたもので、隣合うパケットの間隔が常にＴ以
上はなれて出力することが可能な光ＦＩＦＯメモリを提
供することを目的としている。
【０００７】
【課題を解決するための手段】この発明は上記課題を解
決するために、固定長ｔの光パケット信号列を入力し、
時間間隔Ｔ（Ｔ＞ｔ）ごとに０もしくは１つの光パケッ
トが存在するような光パケット信号列を出力する出力手
段と、１×２光スイッチを複数用いて、ｊ段目（ｊ＝
１，２，…，ｇ）の１×２光スイッチの数が２j個とな
るように各段を構成し、前段の１×２光スイッチの各出
力信号が次段の各１×２光スイッチに各々入力されるよ
うに接続してなるｇ段の１×ｍ光スイッチと、前記１×
ｍ光スイッチにおけるｊ段目の各々の１×２光スイッチ
に、周期２Ｔ／ｍのクロックの周期を２(g-j) 倍にして
供給し、該１×２光スイッチする制御する制御信号供給
手段と、前記１×ｍ光スイッチの出力に各々接続される
遅延量０，Ｔ／ｍ，２Ｔ／ｍ，…，（ｍ−１）Ｔ／ｍの
光遅延手段と、前記遅延線の出力を結合させるｍ×１光
結合器と、前記光結合器の出力を伝送する出力光信号線
とを具備することを特徴とする。
決するために、固定長ｔの光パケット信号列を入力し、
時間間隔Ｔ（Ｔ＞ｔ）ごとに０もしくは１つの光パケッ
トが存在するような光パケット信号列を出力する出力手
段と、１×２光スイッチを複数用いて、ｊ段目（ｊ＝
１，２，…，ｇ）の１×２光スイッチの数が２j個とな
るように各段を構成し、前段の１×２光スイッチの各出
力信号が次段の各１×２光スイッチに各々入力されるよ
うに接続してなるｇ段の１×ｍ光スイッチと、前記１×
ｍ光スイッチにおけるｊ段目の各々の１×２光スイッチ
に、周期２Ｔ／ｍのクロックの周期を２(g-j) 倍にして
供給し、該１×２光スイッチする制御する制御信号供給
手段と、前記１×ｍ光スイッチの出力に各々接続される
遅延量０，Ｔ／ｍ，２Ｔ／ｍ，…，（ｍ−１）Ｔ／ｍの
光遅延手段と、前記遅延線の出力を結合させるｍ×１光
結合器と、前記光結合器の出力を伝送する出力光信号線
とを具備することを特徴とする。
【０００８】
【作用】上記構成によれば、１×ｍ光スイッチが、ｇ段
ツリー状に接続された１×２光スイッチから構成され、
各段には周期２Ｔ／ｍのクロックに基づく制御信号が、
それぞれ供給される。このとき、各段に供給される制御
信号の周期は、ｊ段目で前記クロックの２(g-j) 倍とな
る。これにより、１×ｍ光スイッチは、一定周期の周期
の信号を繰り返し与える。
ツリー状に接続された１×２光スイッチから構成され、
各段には周期２Ｔ／ｍのクロックに基づく制御信号が、
それぞれ供給される。このとき、各段に供給される制御
信号の周期は、ｊ段目で前記クロックの２(g-j) 倍とな
る。これにより、１×ｍ光スイッチは、一定周期の周期
の信号を繰り返し与える。
【０００９】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。第１図は、この実施例の構成を示すブ
ロック図である。この図において、１は光パケット信号
が供給される入力光信号線であり、２−１〜２−ｎは１
×２光スイッチである。３は１×（ｎ＋１）光スイッチ
であり、１×２光スイッチ２−１〜２−ｎをｋ段分（ｋ
＝ｌоｇ2（ｎ＋１）） ツリー型に順次接続して構成さ
れる。４は光パケット検出回路であり、５は電気的なｋ
ビット２進カウンタである。６−１〜６−ｋは、１×２
光スイッチを制御する光スイッチ制御線である。７−１
〜７−ｎは光遅延回路であり、各々遅延量０，Ｔ，２
Ｔ，…，（ｎ−１）・Ｔを与える。８はｎ×１光結合器
であり、９は出力光信号線である。
ついて説明する。第１図は、この実施例の構成を示すブ
ロック図である。この図において、１は光パケット信号
が供給される入力光信号線であり、２−１〜２−ｎは１
×２光スイッチである。３は１×（ｎ＋１）光スイッチ
であり、１×２光スイッチ２−１〜２−ｎをｋ段分（ｋ
＝ｌоｇ2（ｎ＋１）） ツリー型に順次接続して構成さ
れる。４は光パケット検出回路であり、５は電気的なｋ
ビット２進カウンタである。６−１〜６−ｋは、１×２
光スイッチを制御する光スイッチ制御線である。７−１
〜７−ｎは光遅延回路であり、各々遅延量０，Ｔ，２
Ｔ，…，（ｎ−１）・Ｔを与える。８はｎ×１光結合器
であり、９は出力光信号線である。
【００１０】ここまでの構成は、特願平２ー１７０５７
８と等しいものであり、ここまでの光パケットの動作を
図４に示す。すなわち、出力光信号線９には、固定長ｔ
で、時間Ｔごとに高々１つのパケットが存在する信号列
が出力される。
８と等しいものであり、ここまでの光パケットの動作を
図４に示す。すなわち、出力光信号線９には、固定長ｔ
で、時間Ｔごとに高々１つのパケットが存在する信号列
が出力される。
【００１１】次に、１０−１〜１０−（ｍ−１）は１×
２光スイッチである。１１は１×ｍ光スイッチであり、
１×（ｎ＋１）光スイッチ３と同様に、１×２光スイッ
チ１０−１〜１０−（ｍ−１）をｇ段分（ｇ＝ｌоｇ2
ｍ） ツリー型に順次接続して構成される。１２は周期
２Ｔ／ｍのクロックである。１３−１〜１３−（ｇ−
１）は１／２分周器であり、直列に接続されてクロック
１２の周期を順次２倍にして行く。１４−１〜１４−ｇ
は光スイッチ制御線であり、クロック１２および１／２
分周器１３−１〜１３−（ｇ−１）の出力を１×ｍスイ
ッチの各段に多重接続する。１５−１〜１５−ｍは光遅
延回路であり、１×ｍ光スイッチの出力に各々に接続さ
れ、遅延量０，Ｔ／ｍ，２Ｔ／ｍ，…，（ｍ−１）Ｔ／
ｍを有する。１６は光遅延回路１５−１〜１５−ｍの出
力を結合させるｍ×１光結合器であり、１７は出力光信
号線である。
２光スイッチである。１１は１×ｍ光スイッチであり、
１×（ｎ＋１）光スイッチ３と同様に、１×２光スイッ
チ１０−１〜１０−（ｍ−１）をｇ段分（ｇ＝ｌоｇ2
ｍ） ツリー型に順次接続して構成される。１２は周期
２Ｔ／ｍのクロックである。１３−１〜１３−（ｇ−
１）は１／２分周器であり、直列に接続されてクロック
１２の周期を順次２倍にして行く。１４−１〜１４−ｇ
は光スイッチ制御線であり、クロック１２および１／２
分周器１３−１〜１３−（ｇ−１）の出力を１×ｍスイ
ッチの各段に多重接続する。１５−１〜１５−ｍは光遅
延回路であり、１×ｍ光スイッチの出力に各々に接続さ
れ、遅延量０，Ｔ／ｍ，２Ｔ／ｍ，…，（ｍ−１）Ｔ／
ｍを有する。１６は光遅延回路１５−１〜１５−ｍの出
力を結合させるｍ×１光結合器であり、１７は出力光信
号線である。
【００１２】以下では第１図および第２図を参照して、
出力光信号線９から後の動作を順次説明する。まず、１
×ｍスイッチ１１に光パケット信号が入力する。ここで
パケットは周期Ｔに２つ以上存在せず、Ｔをｍ等分した
タイムスロット内に存在する。一方、クロック１２およ
び１／２分周器１３−１〜１３−（ｇ−１）の出力は、
図２に示すように各信号の位相がそろった状態で１×ｍ
光スイッチ１１に入力し、Ｔ内のタイムスロットに対し
て常に決まった制御信号を与える。例えば、Ｔをｍ分割
した１番目のタイムスロットに対してはオール０の信
号、２番目は０、０、・・０、１と２進の値で順に制御
信号として与えられ、ｍ番目はオール０を与える。
出力光信号線９から後の動作を順次説明する。まず、１
×ｍスイッチ１１に光パケット信号が入力する。ここで
パケットは周期Ｔに２つ以上存在せず、Ｔをｍ等分した
タイムスロット内に存在する。一方、クロック１２およ
び１／２分周器１３−１〜１３−（ｇ−１）の出力は、
図２に示すように各信号の位相がそろった状態で１×ｍ
光スイッチ１１に入力し、Ｔ内のタイムスロットに対し
て常に決まった制御信号を与える。例えば、Ｔをｍ分割
した１番目のタイムスロットに対してはオール０の信
号、２番目は０、０、・・０、１と２進の値で順に制御
信号として与えられ、ｍ番目はオール０を与える。
【００１３】そこで振り分けられた各出力ポートに光遅
延回路１５−１〜１５−ｍを設置し、その後ｍ×１光結
合器１６により結合することによって光パケットは常に
周期Ｔの最後のタイムスロットに存在する形で出力す
る。以上の動作により、出力信号線１６には固定長ｔ
で、隣合うパケットの間隔が常にＴ以上離れて出力する
ことが可能な光ＦＩＦＯメモリが実現される。
延回路１５−１〜１５−ｍを設置し、その後ｍ×１光結
合器１６により結合することによって光パケットは常に
周期Ｔの最後のタイムスロットに存在する形で出力す
る。以上の動作により、出力信号線１６には固定長ｔ
で、隣合うパケットの間隔が常にＴ以上離れて出力する
ことが可能な光ＦＩＦＯメモリが実現される。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、隣合うパケットの間隔が常にＴ以上はなれて出力す
ることが可能となる。初段の１×（ｎ＋１）光スイッチ
は２進のツリー選択論理によってスイッチ切り替えがな
され、また、２段目の１×ｍスイッチは一定周期の信号
を繰り返し与えるだけであり、両方のスイッチを制御す
るための論理演算等の信号処理が不要である。このた
め、光スイッチの切り替え時間を短くすることができ
る。また、大規模なツリー型光スイッチを構成した場合
にも光パケットの経路がすべてのパスに対し等しい長さ
であるため、光出力パワーを均一にすることができる。
ば、隣合うパケットの間隔が常にＴ以上はなれて出力す
ることが可能となる。初段の１×（ｎ＋１）光スイッチ
は２進のツリー選択論理によってスイッチ切り替えがな
され、また、２段目の１×ｍスイッチは一定周期の信号
を繰り返し与えるだけであり、両方のスイッチを制御す
るための論理演算等の信号処理が不要である。このた
め、光スイッチの切り替え時間を短くすることができ
る。また、大規模なツリー型光スイッチを構成した場合
にも光パケットの経路がすべてのパスに対し等しい長さ
であるため、光出力パワーを均一にすることができる。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】本発明によるＦＩＦＯメモリのタイミングチャ
ートである。
ートである。
【図３】従来の光ＦＩＦＯメモリの構成を示すブロック
図である。
図である。
【図４】従来の光ＦＩＦＯメモリのタイミングチャート
である。
である。
１ 入力光信号線 ２−１〜２−ｎ １×２光スイッチ ３ １×（ｎ＋１）光スイッチ ４ 光パケット検出回路 ５ ｋビット２進カウンタ ６−１〜６−ｋ 光スイッチ制御線 ７−１〜７−ｎ 光遅延回路 ８ ｎ×１光結合器 ９ 出力光信号線 １０−１〜１０−（ｍ−１） １×２光スイッチ １１ １×ｍ光スイッチ １２ クロック １３−１〜１３−（ｇ−１） １／２分周器 １４−１〜１４−ｇ 光スイッチ制御線 １５−１〜１５−ｍ 光遅延回路 １６ ｍ×１光結合器 １７ 出力光信号線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−13099（ＪＰ，Ａ) 特開 平４−58643（ＪＰ，Ａ) 特開 平４−13334（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＳＳ Ｅ−90−83 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】 （ａ）固定長ｔの光パケット信号列を入
力し、時間間隔Ｔ（Ｔ＞ｔ）ごとに０もしくは１つの光
パケットが存在するような光パケット信号列を出力する
出力手段と、 （ｂ）１×２光スイッチを複数用いて、ｊ段目（ｊ＝
１，２，…，ｇ）の１×２光スイッチの数が２j 個とな
るように各段を構成し、前段の１×２光スイッチの各出
力信号が次段の各１×２光スイッチに各々入力されるよ
うに接続してなるｇ段の１×ｍ光スイッチと、 （ｃ）前記１×ｍ光スイッチにおけるｊ段目の各々の１
×２光スイッチに、周期２Ｔ／ｍのクロックの周期を２
(g-j) 倍にして供給し、該１×２光スイッチする制御す
る制御信号供給手段と、 （ｄ）前記１×ｍ光スイッチの出力に各々接続される遅
延量０，Ｔ／ｍ，２Ｔ／ｍ，…，（ｍ−１）Ｔ／ｍの光
遅延手段と、 （ｅ）前記遅延線の出力を結合させるｍ×１光結合器
と、 （ｆ）前記光結合器の出力を伝送する出力光信号線とを
具備することを特徴とする光ＦＩＦＯメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22913091A JP2904233B2 (ja) | 1991-09-09 | 1991-09-09 | 光ｆｉｆｏメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22913091A JP2904233B2 (ja) | 1991-09-09 | 1991-09-09 | 光ｆｉｆｏメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0568048A JPH0568048A (ja) | 1993-03-19 |
| JP2904233B2 true JP2904233B2 (ja) | 1999-06-14 |
Family
ID=16887225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22913091A Expired - Fee Related JP2904233B2 (ja) | 1991-09-09 | 1991-09-09 | 光ｆｉｆｏメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904233B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2726726A1 (fr) * | 1994-11-04 | 1996-05-10 | Guillemot Christian | Systeme de commutateur pour paquets optiques |
-
1991
- 1991-09-09 JP JP22913091A patent/JP2904233B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＳＳＥ−９０−８３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568048A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| KR100324092B1 (ko) | 통신네크워크및이통신네트워크의이용방법 | |
| EP0230730B1 (en) | CRC calculation machines | |
| US4914429A (en) | Switch components and multiple data rate non-blocking switch network utilizing the same | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| WO2008008297A2 (en) | Glitch-free clock switcher | |
| JP3010448B2 (ja) | デイジタル通信装置 | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JP2904233B2 (ja) | 光ｆｉｆｏメモリ | |
| US4387341A (en) | Multi-purpose retimer driver | |
| US3281795A (en) | Message assembly and distribution apparatus | |
| JP2840654B2 (ja) | 光ｆｉｆｏメモリ | |
| JPH0616277B2 (ja) | 事象配分・結合装置 | |
| US3654559A (en) | Word generating apparatus | |
| JPH02141139A (ja) | データ伝送装置 | |
| JP2893998B2 (ja) | ディジタル信号切替器 | |
| SU1166127A1 (ru) | Устройство дл опроса абонентов | |
| RU2249848C2 (ru) | Модуль для передачи и вещания сообщений в матричном коммутаторе | |
| SU1527641A1 (ru) | Устройство дл формировани маршрута сообщени | |
| JPS6224880B2 (ja) | ||
| GB2046544A (en) | Logic circuit arrangements | |
| SU1282142A1 (ru) | Многоканальное устройство дл сопр жени | |
| JPH02186792A (ja) | 多入力１出力光バッファ | |
| JP2000286695A (ja) | 分周回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路 | |
| JPH07170539A (ja) | 光バッファメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |