JP2000224198A - 衛星通信システムにおけるア―ビトレ―ション装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】衛星通信におけるアービトレーションを、公平
に行う。 【解決手段】衛星１０において、受信機３０を介してイ
ンバウンド処理モジュール５０に入力される各データ・
セルは、ルーティング・コード及び決定要素コードを含
み、クロスバー・スイッチ・モジュール８０の出力ポー
ト認証回路８２のレジスタに記憶される。認証回路８２
は、仲裁の対象となるセルに、一意的なアービトレーシ
ョン・コードを割り当て、ルーティング・コード及び決
定要素コードが同一である場合、所定のアービトレーシ
ョン・コードが割り当てられたデータ・セルを選択す
る。これにより、所定のルーティング・コードに対応し
て１つのセルが選択され、クロスバー・スイッチ８０及
びアウトバウンド処理モジュール１００を介して出力さ
れる。アービトレーション・コードをセルに疑似ランダ
ムに割り当てることにより、公正さを達成することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、衛星通信システム
におけるデータ・セル処理に関し、更に詳しくは、衛星
通信システムにおけるデータ・セルのルーティング・ア
ービトレーション装置及び方法に関する。

【０００２】

【従来の技術】宇宙ベースのデータ・セル・ルーティン
グを設計する際には、重量と電力パワーとが重要なパラ
メータである。これは、重量とパワーとが大きくなる
と、宇宙船及びその打ち上げのコストが上昇することに
つながり、また、容量を低下させ、それによって、潜在
的な収入が低下することになるからである。複数の入力
及び出力ポートを備えている非ブロッキング・ルーティ
ング・スイッチは、バス又はバンヤン・タイプのアーキ
テクチャと比較してパワー及び重量に関して著しく優れ
ているが、このタイプのスイッチでは、ある種の形式の
アービトレーションが必要となる。このようなスイッチ
への入力ソースはすべて独立であるから、複数の入力ポ
ートから同一の出力ポートに向けて、同時にデータを送
ろうとする場合がある。この潜在的なコンフリクト（衝
突）を解決するには、アービトレーションが必要とな
る。

【０００３】地上のルーティング・スイッチが、高性能
コンピュータの上で実行される複雑なアービトレーショ
ン・アルゴリズムを含んでいることがある。しかし、宇
宙船においては、重量及びパワーに関して制限があるの
で、そのようなアプローチは実際的でなく、同一ノード
すなわち同一ポートを目指して競合する複数のデータ・
セルの間でアービトレーションを行うことができる低パ
ワーの解決策が求められている。この解決策では、衛星
に向けられたデータ・セルをルーティングするのに要求
される時間内に、アービトレーションを行えなければな
らない。

【０００４】本発明の１つの目的は、通信衛星での使用
に適した、入力ノードと出力ノードとの間のデータ・セ
ルの交換（スイッチング）に関するアービトレーション
を提供することである。本発明の別の目的は、同一の目
的地優先順位とそれ以外の決定要素（decisionfactor
s）とを有するデータ・セルに対して、グループの中か
ら１つのセルを公平に選択することができるセル・スイ
ッチング・アービトレーション機能を提供することであ
る。本発明の更に別の目的は、上述のタイプのセル・ス
イッチング・アービトレーション機能において、必要と
する集積回路ピンの数が最小とすることができるように
することである。

【０００５】

【課題を解決するための手段】本発明の好適実施例にお
いては、通信衛星におけるデータ・セル・スイッチング
・アービトレーションに適用することが有効である。デ
ータ・セルは、好ましくはバッファ・メモリに、対応す
るルーティング・コード及び対応する決定要素コードと
共に、記憶される。アービトレーションの対象となるそ
れぞれのセルには、一意的なアービトレーション・コー
ドが割り当てられる。同じルーティング・コードに対応
する決定要素コードが比較され、比較された決定要素コ
ードが同一である場合には、比較された決定要素と関連
付けられている一意的なアービトレーション・コードが
比較される。次に、比較された一意的なアービトレーシ
ョン・コードの１つに対応するデータ・セルが選択さ
れ、好ましくはクロス・コネクト・スイッチなどの伝送
経路に沿って伝送される。このようにすることにより、
与えられたルーティング・コードに対応するただ１つの
セルが選択され、一意的なルーティング・コードの疑似
ランダムな割り当てを通じて、公正さを達成することが
できる。

【０００６】以上の技術によって、複数の決定要素を与
える集中アービトレーションを低電力で実現させること
ができる。この技術によれば低電力消費及び軽量の回路
が可能となり、その結果、より高い性能及びより低いコ
ストが得られる。本発明の好適実施例を用いることによ
って、アービトレーション速度は上昇し、データ・スル
ープットは最大となる。また、本発明によると、入力／
出力の必要とピン・コネクタの必要数とを最小化する決
定情報のシリアル伝送が可能となり、これにより、軽量
化が達成される。

【０００７】

【発明の実施の態様】図１に示されている要素は、好ま
しくは、軌道上にある通信衛星１０に組み込まれる。こ
の好適実施例では、衛星１０の上に、通常のアップリン
ク受信機２５と、通常の復調器３０と、モジュール５０
などの複数のインバウンド処理モジュールと、スイッチ
・モジュール８０と、モジュール１００などの複数のア
ウトバウンド処理モジュールと、ダウンリンク送信機１
０４と、モジュール１００及び１３０などの複数のマル
チキャスト複製モジュールとを配置している。衛星１０
は、ビームＵＢ１−ＵＢ１２８などの無線周波数信号の
最大１２８のビームを、参照番号２０として代表的に示
されている地上に設置された一群の通信局から受信す
る。アップリンク・ビームは、通常のアップリンク受信
機２５によって受信されて処理され、リード線３２を介
して通常の復調器３０に送られる。

【０００８】図１に示されているように、インバウンド
処理モジュール５０は、入力バス５２を介して復調器３
０からＡＴＭデータ・セルを受け取る。モジュール５０
には、５３オクテットのデータから構成されるＡＴＭセ
ルに含まれるヘッダ・データを処理するインバウンド・
ヘッダ・プロセッサ５４が含まれる。セルがマルチキャ
スト処理を必要とすることを示すマルチキャスト・ルー
ティング・コードをインバウンドＡＴＭセルのヘッダが
含んでいる場合には、そのセルは、スイッチ・モジュー
ル８０によって、使用可能なマルチキャスト複製モジュ
ール１１０又は１３０に直接に送られる。ＡＴＭセルの
ヘッダには、通常、そのセルがＡＴＭマルチキャスト処
理を必要とするかどうかを示すために割り当てることが
できる識別子が含まれている。マルチキャスト処理が必
要であることをインバウンドＡＴＭセルのヘッダが示し
ていない場合には、ＡＴＭセルは、そのセルと関連付け
られたルーティング・コードを用い、スイッチ・モジュ
ール８０を介して、アウトバウンド処理モジュール１０
０に直接に送られる。

【０００９】図１の好適実施例においては、インバウン
ド・ヘッダ・プロセッサ５４は、ＡＴＭセルのヘッダ内
の情報と、バス５８を介してプロセッサ５４と通信する
ルックアップ・テーブル・メモリ５６内に配置された情
報とに基づいて、ルーティング・コードをセルに追加す
る。セルには、衛星内の複数のマルチキャスト複製モジ
ュール１１０、１３０及びアウトバウンド処理モジュー
ル１００の１つのモジュールに対応している、メモリ
（ルックアップ・テーブル）５６からのルーティング・
コードが、タグとして付されている。言い換えると、Ａ
ＴＭセルが複製される特定のマルチキャスト複製モジュ
ール又は適宜のダウンリンク・ビームに対応するアウト
バウンド処理モジュールを識別するためのデータが、Ａ
ＴＭセルのヘッダに書き込まれている。インバウンド・
ヘッダ・プロセッサ５４により、好ましくは、ＡＴＭセ
ルに、ルーティング・コードとセルの優先順位のＩＤと
を含む７ビットの情報が追加される。更に、ダウンリン
ク・コーディングだけでなく仮想経路識別子とチャネル
経路識別子とが、セルに追加される。その結果、ＡＴＭ
セルのサイズは、通常の５３オクテットから５６オクテ
ットに拡張される。これら識別子をセルの一部と置き換
えても良い。

【００１０】マルチキャスト処理を必要としないセル
が、どの出力モジュールに向けてルーティングされる必
要があるのかを指示するルーティング・コードを含んで
いない場合、該セルにどのような情報も挿入されている
必要がない。プロセッサ５４は、処理したインバウンド
ＡＴＭセルを、バス６２を介してキュー制御論理ユニッ
ト（入力キューイング及びスイッチＶＦ）６０に送る。
該論理ユニット６０は、これらのＡＴＭセルを、バス６
６を介してメモリ（入力キュー・メモリ）６４のキュー
の中に送り、ＡＴＭセルのヘッダ内のサービス情報の質
に基づく優先順位に従って、キューを構成する。セル
は、入力・キュー・メモリ６４のキューに、３２ビット
・ワードで記憶される。その結果、５６オクテットの各
ＡＴＭセルを伝送するには、メモリ６４への１４回のデ
ータ転送が必要となる。

【００１１】適宜の時期に、入力キュー・メモリ６４に
記憶されているＡＴＭセルは、３２ビットの入力バス８
６を介して、スイッチ・モジュール８０のクロスバー・
スイッチＳ１−Ｓ３２の入力ポートＩＰ１−ＩＰ１２８
の１つに伝送される。クロスバー・スイッチＳ１−Ｓ３
２は、それぞれが、任意の入力ポートを任意の出力ポー
トに電気的に結合させる結合回路を含んでいる。一時に
は、出力ポートをただ１つの入力ポートに結合させるこ
とが可能である。図１に示されている例では、バス８６
がクロスバー・スイッチＳ１−Ｓ３２のそれぞれの入力
ポートＩＰ１に接続されている。バス８６は、制御ユニ
ット６０を介してプロセッサ５４に結合されている。

【００１２】出力ポートのアービトレーション及びコー
ドの読み取りを行う出力ポート認証回路８２は、同一の
出力ポートに向けて競合している複数の入力及びマルチ
キャスト・モジュールのキュー及びメモリに記憶された
ＡＴＭセル間でのアービトレーションを行う。該出力ポ
ート認証回路８２は、ルーティング・コードやそれ以外
の規準を用いて、それぞれの出力ポートに対してただ１
つの入力ポートを選択する。出力ポート認証回路８２
は、クロスバー・スイッチＳ１−Ｓ３２がインバウンド
処理モジュール５０からのデータをスイッチングするた
めにどの時点で利用可能であるかを、シリアル・コネク
タＡ０１を介して制御ユニット６０に告知する。他の入
力モジュールは、マルチキャスト複製モジュール１１０
及び１３０と同様に、シリアル・コネクタＡ０２−Ａ０
１２８を介して告知を受ける。

【００１３】アービトレーションの間は、出力ポート認
証回路８２は、セルがスイッチングされる出力ポートす
なわち出力ノード、及びモジュールを識別するＡＴＭセ
ル付属のルーティング・タグを読み出す。マルチキャス
ト処理を要求しないセルは、アウトバウンド処理モジュ
ール１００に接続された出力ノードすなわちポートＯＰ
１−ＯＰ１２８の中の１つのポートに出力される。図１
に示されている例では、アウトバウンド処理モジュール
１００の入力は、クロスバー・スイッチＳ１−Ｓ３２の
それぞれの出力ポートＯＰ１に接続されている。既知の
態様で、アウトバウンド処理モジュール１００は、伝送
ビームＤＢ１−ＤＢ１２８の１つにより伝送するよう、
セルを準備する。該モジュール１００によって処理され
ると、ＡＴＭセルは、出力１０２を介して衛星１０のダ
ウンリンク送信機１０４の変調器に送られる。

【００１４】図１の好適実施例においては、アップリン
ク受信機によって処理されるアップリンク・ビームと同
じ数のインバウンド処理モジュールが存在する。その結
果、図１に示されているインバウンド処理モジュール５
０が最大で１２８個まで存在し、これは、ビームＵＢ１
−ＵＢ１２８からなる１２８個のアップリンク・ビーム
のそれぞれに１対１に対応している。衛星１０には、最
大で１２８のデータ・ビームＤＢ１−ＤＢ１２８を一群
の地上に設置された通信局に同時にブロードキャストす
ることができるダウンリンク送信機が含まれている。こ
の好適実施例では、ダウンリンクで伝送ビームと同数の
アウトバウンド処理モジュールが存在する。その結果、
図１に示されているアウトバウンド処理モジュール１０
０が最大で１２８個存在し、これは、ビームＵＢ１−Ｕ
Ｂ１２８からなる１２８個のダウンリンク・ビームのそ
れぞれに１対１に対応している。

【００１５】ルーティング・コードによってマルチキャ
スト処理の必要性を指示するタグが付されているＡＴＭ
セルは、出力ポート認証回路８２によって読み出され、
マルチキャスト複製モジュール１１０に接続されたスイ
ッチ・モジュールであるクロスバー・スイッチ回路８０
の出力ポートに出力される。図１に示されている例で
は、３２ビットの出力バス１０８が、クロスバー・スイ
ッチＳ１−Ｓ３２の出力ノード又はポートＯＰ１２８の
それぞれを、マルチキャスト複製モジュール１１０の複
製プロセッサ１１２に接続する。複製プロセッサ１１２
は、メモリ内のマルチキャスト・グループ・テーブル１
１８の内容に従って、セルのコピーを発生させる。それ
ぞれのコピーのルーティング・コードとヘッダの一部と
は、マルチキャスト・グループ・テーブルにおける値に
従って変更される。複製プロセッサ１１２は、データ・
セルを必要な回数だけ複製すなわちコピーし、それぞれ
の複製されたセルの中に、マルチキャスト・グループ・
テーブル１１８からのデータを挿入する。

【００１６】クロスバー・スイッチ・モジュール８０が
シリアル導体ＡＯ１２８上で利用可能であることを出力
ポート認証回路８２が示すと、複製されたＡＴＭセル
が、マルチキャスト複製モジュール１１０の出力１２１
から３２ビットのバス１２２を介して、クロスバー・ス
イッチ・モジュール８０の入力ポートまで送られる。図
１に示された例では、出力１２１は、それぞれのクロス
バー・スイッチＳ１−Ｓ３２のそれぞれの入力ポートＩ
Ｐ１２８に接続されている。出力ポート認証回路８２
は、複製されたＡＴＭセルの中のルーティング・コード
を読み出し（これは、マルチキャスト・ルーティング・
コードに代わるものである）、セルを、アウトバウンド
処理モジュール１００の１つに、バス８８を介して転送
する。既知の態様によって、アウトバウンド処理モジュ
ール１００は、セルを、伝送ビームＤＢ１−ＤＢ１２８
の１つにより伝送する準備をする。ＡＴＭセルは、アウ
トバウンド処理モジュール１００によって処理された
後、出力１０２を介して衛星１０のダウンリンク送信機
１０４の変調器に送られる。

【００１７】好適実施例では、追加的なマルチキャスト
複製モジュールを、顧客の必要に応じて、マルチキャス
ト複製処理のために衛星１０に追加することができる。
例えば、マルチキャスト複製モジュール１１０と同一の
追加的なマルチキャスト複製モジュール１３０を図示さ
れているように追加し、それによって、２つのモジュー
ル１１０及び１３０による同時的なマルチキャスト処理
を可能にすることができる。モジュール１３０は、その
入力１３１が、クロスバー・スイッチＳ１−Ｓ３２のそ
れぞれの出力ポートＯＰ２に接続された３２ビット・バ
ス１３２に接続されている。マルチキャスト複製複製モ
ジュール１３０は、その出力１３５が、３２ビット・バ
ス１３６を介してクロスバー・スイッチＳ１−Ｓ３２の
それぞれの入力ポートＩＰ２に接続されている。

【００１８】アービトレーションを行う出力ポート認証
回路８２の構成が、図２において詳細に示されている。
該回路は、アービトレーションを実行する論理ユニット
を形成する。入力レギュレータ（入力レジスタ）２１０
は、インバウンド処理モジュール５０などの入力モジュ
ールから、シリアル入力導体ＡＩ１−ＡＩ１２８を介し
て、ルーティング及び決定要素コード（優先順位コード
を含む）を、シリアルに受け取る。出力ポート・デコー
ダ２２０が、ルーティング・コードに従って決定要素コ
ードの順位を決定する。この動作によって、クロスバー
・スイッチ・モジュール８０の同一の出力ポートに向か
って競合する複数の決定要素コードが、グループ化され
る。出力ポート優先順位決定装置２３０及び２４０によ
って、同一の出力ポートに対して競合している要素の
内、最も高い要素が決定される。コンテンション結果レ
ギュレータ（コンテンション結果レジスタ）２５０が、
クロスバー・スイッチ・モジュール８０の入力ポートが
ＡＴＭセルを受け取ることができるかどうかを指示する
ビットをラッチする。これらのビットは、シリアル出力
導体Ａ０１−Ａ０１２８上を、種々の入力回路中のキュ
ー管理回路、またはマルチキャスト複製モジュール１１
０、１３０などの複製モジュールにおけるプロセッサま
で送られる。ビットが「１」の値を有している場合に
は、スイッチ・モジュール８０までＡＴＭセルを転送す
る許可が、対応する入力ポートに付与される。コントロ
ール回路２６０が、回路２１０、２２０、２３０、２４
０及び２５０の動作を制御する。

【００１９】図２に示されている出力ポート認証回路８
２は、マイクロプロセッサ、マイクロシーケンサ、マイ
クロコントローラ、デジタル信号プロセッサ、ハードワ
イアード回路など、多様な論理回路として実現すること
ができる。出力ポート認証回路８２は、全ての決定要素
が等しい場合、擬似ランダム・シーケンス数と優先順位
及びそれ以外のアービトレーション決定要素に付加する
ことによって複数の入力間でアービトレーションを実行
して、単一のソースを選択する。アービトレーション機
能は、複数のソース（すなわち、入力モジュール及び複
製モジュール）から入力を受け取る。この複数のソース
は、それぞれが、複数の目的地（すなわち、クロスバー
・スイッチ・モジュール８０の出力ポート）の１つに、
セルを転送することを試みているものである。任意の転
送期間におけるソースから目的地までのマップは本質的
にランダムであるが、その理由は、１回の転送機会の間
には、ただ１つのソースだけが所定の出力までデータを
転送することができ、同一の目的地に競合している複数
のソース間でアービトレーションを行うことが必要であ
るからである。サービスのＡＴＭ性（ATM qualities）
をサポートするには、優先順位、キュー占有度（queue
occupancy）及びセルの古さ（セル・エージ、cell ag
e）などの要素（ファクタ）を考慮することが必要であ
る。本明細書では、これらの要素を決定要素と称するこ
ととする。複数のソースが同一の目的地に向かって競合
しており、かつすべての決定要素が等しいときには、複
数のソース間で、どのソースも他のソースよりも優遇さ
れないように、公平に選択することが必要である。

【００２０】このような公平な選択は、それぞれの目的
地について、その目的地に向かって競合しているすべて
のソース間でシリアルな比較を実行することによって、
実現することができる。決定要素に基づいてパラレルに
実行される、すべてのソース間でのシリアル比較によれ
ば、最も高い決定要素を有するソースを迅速に見つける
ことができる。しかしながら、この比較自体が、その目
的地に対するただ１つのソースを決定できない場合があ
る。これは、決定要素が同順位にある場合がありうるか
らである。

【００２１】この問題は、図３に示すように、擬似ラン
ダム・シーケンスのビットを決定要素に付加し、それぞ
れのソースに一意的なシーケンスが割り当てられるよう
にすることによって、解決される。ビット１−７からな
るシーケンス１の擬似ランダム・シーケンスは、超優先
順位（superpriority = SP）シーケンスと称され、他の
すべての決定要素が等しいときに、ポート間での選択を
行うのに用いられる。ＳＰ（ｎ）に必要となるビット数
は、２ⁿがソースの数以上となるように決定され、それ
により、それぞれのソースに一意的なＳＰを割り当てる
ことができる。こうして、それぞれのアービトレーショ
ンにおいて、それぞれの目的地に対してただ１つのソー
スが選択されることが保証される。

【００２２】アービトレーションはシリアルに実行する
ことができるので、それぞれのソースから要求されるＩ
／Ｏの量は、ルーティング・コードと決定要素とをシリ
アルに伝送するためのただ１つの入力ラインと、アービ
トレーションの裁定を指示する１ビットをシリアルに伝
送するただ１つの出力ラインとであり、例えば、ライン
ＡＩ１及びＡ０１である。ラインＡＩ１及びＡ０１は、
１つのラインに合成することも可能である。アービトレ
ーション・アルゴリズムは、複数ビットのシリアル・イ
ンターフェースを用いても動作し、またＩ／Ｏのための
速度を犠牲にすることもある。

【００２３】それぞれのアービトレーション毎に変化す
る擬似ランダム・シーケンスを用いることによって、ア
ービトレーションによって、ある物理ポートを他の物理
ポートよりも一貫して優遇することがないと保証するこ
とができる。優遇が生じると、その結果、不公平で非効
率的なスイッチのパフォーマンスが生じることになって
しまうからである。シリアルなコンパレータ（例えば、
順位決定装置２３０及び２４０）は、パワーが極端に低
く、Ｉ／Ｏカウントが低く、寿に決定を高速で行うこと
ができる。例えば、１２８のソースと１２８の目的地と
が存在し、１ソース当たりただ１つのシリアル入力ライ
ンが用いられている場合を考える。目的地であるノード
すなわちポートを特定するのには、目的地ビットが７ビ
ット必要となる。７の超優先順位ビットが、一意的で異
なるシーケンス及び数を１２８のソースそれぞれに与え
るために、必要である。この場合に問題となる決定要素
は、優先順位、古さ（エージ）及びキュー占有度又は長
さである。１６の優先順位に対しては、４ビットのシー
ケンスとなる。古さとキュー占有度とはそれぞれが２ビ
ット及び３ビットによって識別されるとものとする。

【００２４】入力キュー・メモリ６４（図１）内のデー
タは、サービスの質（quality of service）の優先順位
ビットに従って順序付けがなされる。該メモリ６４にお
ける最初のＡＴＭセルがアドレス指定され、ＳＰタグを
除いたシーケンス１における決定要素ビットがアクセス
アドレス指定されたセルから読み出されて、シリアル形
式に変化され、入力レギュレータ２１０（図２）の１つ
のレジスタに伝送される。残りの入力モジュールは、イ
ンバウンド処理モジュール５０に関して説明したのと同
様に、データを入力レギュレータ２１０における他のレ
ジスタに転送する。レギュレータ２１０におけるビット
・シーケンスは、出力ポート・デコーダ２２０に転送さ
れ、そこで、これらのシーケンスは、ルーティング・コ
ードに従ってソートされる。あるいは、ルーティング・
コードに従って順序付けのなされたアドレス・ポインタ
のテーブルを用いることもできる。同一の出力ポートに
向けられたシーケンスをグループ分けする他の方法を用
いることもできる。

【００２５】次に、同一のルーティング・コードを有し
ている、すなわち同一の出力ポートに向けられたシーケ
ンスが、決定装置２３０及び２４０においてシリアルに
比較される。様々な優先順位の要素が、シーケンス・ビ
ット・ストリームの中の位置に従って、重み付けされ
る。超優先順位ビットは、シーケンス１に示されている
ビット位置に付加される。決定要素が等しい場合には、
比較されたシーケンスは、ＳＰビット（ビット１−７）
に従って選択される。

【００２６】シーケンスが選択されると、レギュレータ
（レジスタ）２５０における対応するビットは「１」の
値にセットされ、この値が、選択されたシーケンスの決
定要素が読み出された回路に、すなわち、入力モジュー
ルの１つに対するキュー・マネジャ（入力キューイング
及びスイッチＶＦ６０）や、複製モジュールの１つに対
する複製論理ユニット（複製プロセッサ１１２）に送ら
れる。次に、この「１」の値を受け取ったモジュール１
１２は、対応するＡＴＭセルをそのメモリから入力ポー
トＩＰ１−ＩＰ１２８の１つに送る。選択されたＡＴＭ
セルのルーティング・コードは、クロスバー・スイッチ
Ｓ１−Ｓ３２に送られ、それによって、選択されたセル
は適切な出力ポートに切替出力される。

【００２７】当業者であれば明らかなように、本発明の
好適な形態は、特許請求の範囲において定義されている
本発明の精神及び範囲から逸脱することなく、変更又は
修正をすることができる。例えば、本システムは、ＡＴ
Ｍセル上だけで動作するものではなく、他の形式のパケ
ット・スイッチング・セルの上でも動作する。ＡＴＭセ
ルのヘッダのリーダは、クロスバー・スイッチ・モジュ
ール８０にある必要はなく、それ以外のモジュールの中
に配置されてもかまわない。該モジュール８０との関係
で説明されたノードは、他の位置に移動させることがで
きる。モジュール８０は、バス構造をとることもでき、
この場合、モジュール１００、１１０及び１３０がバス
を介してアドレス指定される周辺機器の形式をとる。ア
ービトレーションを制御する論理ユニットは、モジュー
ル５０、８０及び１００の間で分配することもできる。

【図面の簡単な説明】

【図１】本発明の好適な形態の概略的なブロック図であ
る。

【図２】図１に示された出力ポート・アービトレーショ
ン・モジュールの概略的なブロック図である。

【図３】本発明により用いられる、それぞれのソースに
一意的なアービトレーション・シーケンスを割り当てる
ようにするためのシーケンスの一例を表す模式図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロランド・ワイ・ウォン アメリカ合衆国カリフォルニア州91016, モンロヴィア，ヴァリー・サークル 347 (72)発明者 ダレン・アール・グレゴイア アメリカ合衆国カリフォルニア州90278, リダンド・ビーチ，アーマー・レーン 1811，アパートメント 29

Claims (13)

【特許請求の範囲】
1. 【請求項１】 衛星通信システムにおけるアービトレー
   ション装置であって、 １つ又は複数の入力ノードと１つ又は複数の出力ノード
   とを有するデータ経路と、 複数のデータ・セルを記憶する１又は複数のアドレス指
   定可能なメモリ手段であって、前記複数のデータ・セル
   が、出力ノードを指示する対応するルーティング・コー
   ドと、データ経路上での伝送の優先順位を指示する対応
   する決定要素コードとを有する、アドレス指定可能なメ
   モリ手段と、 前記決定要素コードと前記対応するルーティング・コー
   ドとの内から少なくともいくつかを前記メモリ手段から
   読み出すように接続された論理ユニットであって、前記
   読み出された決定要素コードに一意的なアービトレーシ
   ョン・コードを関連付け、１つ又は複数の出力ノードの
   中の１つのノードに対応する前記読み出された決定要素
   コードを比較し、比較された決定要素コードが同一であ
   る場合には、該比較された決定要素コードに関連付けら
   れている一意的なアービトレーション・コードを比較
   し、前記一意的なアービトレーション・コードを１つ選
   択して該選択された一意的なアービトレーション・コー
   ドに対応するデータ・セルを前記メモリ手段から前記１
   つ又は複数の入力ノードに読み出して、前記比較された
   決定要素コードに対応するデータ・セルが前記データ経
   路へのアクセスを与えられる順序が決定される、論理ユ
   ニットとを備えていることを特徴とするアービトレーシ
   ョン装置。
2. 【請求項２】 請求項１記載の装置において、前記論理
   ユニットは、対応するルーティング・コードに従って、
   前記決定要素コードをグループ分けするように接続され
   ていることを特徴とする装置。
3. 【請求項３】 請求項２記載の装置において、前記一意
   的なアービトレーション・コードは、グループ分けされ
   た決定要素コードのそれぞれに割り当てられた異なる数
   を含むことを特徴とする装置。
4. 【請求項４】 請求項１記載の装置において、前記一意
   的なアービトレーション・コードは、疑似ランダムなシ
   ーケンス数を含むことを特徴とする装置。
5. 【請求項５】 請求項１記載の装置において、前記論理
   ユニットは、前記メモリ手段から前記決定要素コードを
   シリアルに読み出し、前記決定要素コードをシリアルに
   比較するように接続されていることを特徴とする装置。
6. 【請求項６】 請求項１記載の装置において、前記論理
   ユニットは、前記メモリ手段における前記決定要素コー
   ドの少なくともいくつかを順序付けるように接続されて
   いることを特徴とする装置。
7. 【請求項７】 請求項１記載の装置において、前記デー
   タ経路は所定の数の入力ポートと所定の数の出力ポート
   とを有するスイッチ回路を備え、前記メモリ手段はそれ
   ぞれが前記入力ポートの異なる１つに対応している複数
   のメモリから構成されており、前記装置は更に、それぞ
   れが前記複数のメモリの１つを前記入力ポートの異なる
   １つに結合する複数のバスを備えていることを特徴とす
   る装置。
8. 【請求項８】 請求項６記載の装置において、前記決定
   要素コードはサービス質コードを含み、前記メモリ手段
   において少なくとも前記決定要素コードは、前記サービ
   ス質コードに従って順位付けられていることを特徴とす
   る装置。
9. 【請求項９】 請求項８記載の装置において、前記スイ
   ッチ回路は、データ・セルを前記ルーティング・コード
   に対応する出力ポートにルーティングすることを特徴と
   する装置。
10. 【請求項１０】 請求項１記載の装置において、該装置
    はさらに、前記メモリ手段を前記論理ユニットに結合
    し、前記決定要素コードと前記ルーティング・コードと
    を搬送するシリアル導体を備えていることを特徴とする
    装置。
11. 【請求項１１】 衛星通信システムにおけるアービトレ
    ーション方法であって、 対応するルーティング・コードと対応する決定要素コー
    ドとを有する複数のデータ・セルを記憶するステップ
    と、 前記決定要素コードの少なくともいくつかに、一意的な
    アービトレーション・コードを関連付けるステップと、 同様のルーティング・コードに対応する複数の決定要素
    コードを比較し、比較された決定要素コードが同一であ
    る場合には、前記比較された決定要素コードに関連付け
    られている一意的なアービトレーション・コードを比較
    するステップと、 前記比較された一意的なアービトレーション・コードの
    １つに対応するデータ・セルを伝送するステップとを含
    み、前記比較された決定要素コードに対応するデータ・
    セルが伝送される順序が決定されて伝送されることを特
    徴とする改良されたアービトレーション方法。
12. 【請求項１２】 請求項１１記載の方法において、該方
    法はさらに、対応するルーティング・コードに従って、
    前記決定要素コードをグループ分けするステップを含む
    ことを特徴とする方法。
13. 【請求項１３】 請求項１１記載の方法において、該方
    法はさらに、サービス質コードを前記決定要素コードと
    して用いるステップを含み、前記記憶するステップは、
    少なくとも優先順位コードを前記サービス質コードに従
    って順位付けるステップを含むことを特徴とする方法。