JP2001022711A

JP2001022711A - クロスバースイッチの制御方法及び並列計算機システム

Info

Publication number: JP2001022711A
Application number: JP11194986A
Authority: JP
Inventors: Hiroo Fujisaki; 博夫藤崎; Hideo Suzuki; 英雄鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-07-08
Filing date: 1999-07-08
Publication date: 2001-01-26

Abstract

(57)【要約】【課題】メッセージ転送におけるロスサイクルをなく
し、セレクタゲートでのボディデータの衝突を回避する
ことのできるクロスバスイッチの制御方法。【解決手段】計算機等の機能ユニット相互間を接続す
るクロスバスイッチ１０を次のように制御する。１：セレクタゲートをボデイデータ到着信号で切り替え
る。２：ボデイデータ転送信号の間隔をボデイ長サイクル数
分空ける。３：出力ポートの調停をリクエストの到着順とポート順
の２段階で行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロスバースイッ
チの制御方法及び並列計算機システムに係り、特に、複
数のプロセッサ、メモリ、ＩＯバスユニット等を相互に
接続して並列計算機システムを構成するクロスバースイ
ッチの制御方法及び並列計算機システムに関する。

【０００２】

【従来技術】プロセッサ相互間等を接続するクロスバー
スイッチに関する従来技術として、例えば、特開平１０
−１０５５３０号公報等に記載された技術が知られてい
る。この従来技術は、計算機相互間を接続するネットワ
ーク接続型のクロスバースイッチに関するもので、入力
バッファと出力バッファとを備えて構成されたクロスバ
ースイッチに関するものであり、プロセッサとクロスバ
ースイッチとを高速のビットシリアルインタフェース等
のネットワークにより接続している。

【０００３】一般に、クロスバースイッチは、１つの独
立した装置であり、そのため、この従来技術によるクロ
スバースイッチは、入力ポートと出力ポートとにメッセ
ージバッファが装備されている。また、一般に、メッセ
ージは、１個の転送単位でありヘッダとボデイとよりな
る。このメッセージを複数個格納しておくのがメッセー
ジバッファである。ヘッダは、宛先プロセッサ番号、ボ
デイ長等からなりクロスバースイッチの制御に使用され
る。また、ボデイあるいはボデイデータとは、アドレス
情報、読み出しデータまたは書き込みデータからなる。

【０００４】そして、この従来技術によるクロスバース
イッチは、ヘッダとボデイとが一括してクロスバースイ
ッチに転送されてきて、クロスバースイッチ内のメッセ
ージバッファに格納されるものである。

【０００５】また、この種のクロスバースイッチに関す
る他の従来技術として、例えば、特開平５−２３３５０
５公報等に記載された技術が知られている。この従来技
術は、メッセージバッファを持たない無緩衝型のクロス
バースイッチに関するものである。すなわち、この従来
技術によるクロスバースイッチは、ヘッダとボデイとを
格納するメッセージバッファを備えておらず、マルチプ
レクサ（セレクタゲート）のみで構成されている。そし
て、この従来技術は、クロスバースイッチの外にＦＩＦ
Ｏのメッセージバッファが用意されている。

【０００６】

【発明が解決しようとする課題】前述した従来技術によ
るメッセージバッファを備えるクロスバースイッチは、
メッセージの転送性能の向上のために大きなハードウェ
アを要するという問題点を有している。また、前述した
従来技術によるメッセージバッファを持たない無緩衝型
のクロスバースイッチは、性能には注意が払われていな
いという問題点を有している。

【０００７】本発明の目的は、前述した従来技術の問題
点を解決したクロスバースイッチの制御方法を提供する
ことにある。そして、本発明は、以下のような前提のク
ロスバースイッチに適用されるものである。

【０００８】すなわち、本発明が前提とするクロスバー
スイッチは、メッセージバッファを備えず、スイッチに
より接続される各ユニットとは同期化されているとす
る。また、メッセージバッファは、ユニット側に装備さ
れているものとし、さらに、クロスバースイッチから配
布先のユニットに送付するデータには、ヘッダを含まず
ボデイのみを配布するものとする。

【０００９】また、本発明が対象とするクロスバースイ
ッチは、ブロードキャストメッセージ（ＢＣ）のため
に、１つの入力ポートが全出力ポートを確保してメッセ
ージを同時配送することと、通常メッセージ（ＳＤ）の
ために、指定された出力ポートのみを確保してメッセー
ジを配送することとが可能なものであるとし、この区別
をヘッダで指示するものとする。

【００１０】本発明の第１の目的は、前述のような前提
において、クロスバースイッチのセレクタゲートの切り
替えロス時間をゼロにする、すなわち、バス制御の場合
と同じように、出力ポートの経路を確保し次にデータを
転送し最後にその出力ポートを開放するという手順によ
る制御を行うことなく、ボデイデータの到着と同時にセ
レクタゲートを切り替えるようにしたクロスバースイッ
チの制御方法を提供することにある。

【００１１】一般に、転送先出力ポートのセレクタゲー
トを切り替え、転送経路を確保してからボデイの転送を
行うと、数サイクルであっても経路確保からデータが到
着するまでにロスサイクルがある。そのため、セレクタ
ゲート及び出力線の使用効率が落ちる。例えば、ボデイ
データ待ちが３サイクルで平均のセレクタゲート使用時
間が９サイクルなら使用率は７５％となる。

【００１２】すなわち、本発明の第１の目的は、前述し
たようなロスサイクルをなくし、競れ区端末ゲートの使
用効率を向上させることである。

【００１３】本発明の第２の目的は、出力ポートのセレ
クタゲート予約許可信号を適切な間隔で出すことによ
り、ロスサイクルなしにセレクタゲートを使用すること
を可能特するクロスバースイッチの制御方法を提供する
ことにある。

【００１４】一般に、入力ポートへの予約許可信号を返
すと、入力ポートはこれを契機に機能ユニットにボデイ
転送開始指示信号を出す。これに応答して機能ユニット
はボデイデータを転送してくる。このため、出力ポート
の予約許可信号が異なるポートに同時に出されると、ボ
デイデータがセレクタゲートに到着したときぶつかるこ
とになる。また、逆に予約許可信号の間隔を空けすぎる
とロスサイクルを生じることになる。

【００１５】すなわち、本発明の第２の目的は、前述し
たようなセレクタゲートでのボディデータの衝突、ある
いは、ロスサイクルの発生を防止することができるよう
に、セレクタゲート予約許可信号の間隔をボデイ長を考
慮したものにすることである。

【００１６】本発明の第３の目的は、出力ポートにおけ
るセレクタゲート予約許可信号を作成する調停回路を、
ブロードキャストメッセージに合うように制御するクロ
スバースイッチの制御方法を提供することにある。

【００１７】従来、同時に複数のブロードキャストメッ
セージＢＣが入力ポートに来ている場合、ＢＣを受信し
た入力ポートは、共通の専用ブロードキャストアービタ
回路でＢＣを１つに絞ってから出力ポートにリクエスト
を出していた。これは次の事情による。

【００１８】いま、２つの入力ポート０と１が同時にＢ
Ｃを出力ポートに出したとする。そのとき、出力ポート
０の調停回路の優先度と出力ポート１の調停回路の優先
度とは、それぞれのポートの事情で異なるから、出力ポ
ート０は入力ポート１を選択、出力ポート１は入力ポー
ト０を選択することがある。このため、互いに一部の経
路を確保したままでデッドロックになる。ポートによっ
て優先度が異なるのは、ラウンドロビン方式の巡回優先
度回路であるためで、一度選択されたポートの優先度は
一番低くなるからである。

【００１９】すなわち、本発明の第３の目的は、前述し
たようなデッドロックになることを防止することであ
る。

【００２０】本発明の第４の目的は、前述したような制
御方法により制御されるクロスバースイッチにより、複
数の計算機、メモリ、ＩＯバスユニットを相互に接続し
て構成した並列計算機システムを提供することにある。

【００２１】

【課題を解決するための手段】本発明によれば、前記目
的は、内部に備えられる複数個の入力ポートと出力ポー
トとの間の経路を切り替えるセレクタゲートを有し、複
数の機能ユニットと、これらの機能ユニット相互間をス
ター接続するクロスバースイッチの制御方法において、
前記機能ユニットとクロスバースイッチとの間のメッセ
ージ転送を、ヘッダ送付信号とボデイ送付信号とに分
け、前記セレクタゲート切り替えを、前記ボデイ送付信
号が入力ポート経由で出力ポートに伝えられる時点で行
うことにより達成される。

【００２２】また、前記目的は、ボデイデータの転送開
始を機能ユニットに指示する制御信号を設け、このボデ
イデータ転送開始指示信号を、ヘッダに示される転送先
出力ポートからのセレクタゲート予約許可信号がきたと
き発行し、次のセレクタゲート予約許可信号を、許可し
た転送メッセージのヘッダに示されるボデイ長に対応す
るサイクルが経過した後に発行することにより達成され
る。

【００２３】また、前記目的は、前記セレクタゲート予
約許可信号の返送先入力ポートを決める調停を、入力ポ
ートからのセレクタゲート予約リクエスト信号の到着順
による選択と、ポート番号順による選択との２段階で行
うことにより達成される。

【００２４】さらに、前記目的は、前述したような制御
方法により制御されるクロスバースイッチにより、複数
の計算機、メモリ、ＩＯバスユニットを相互に接続して
並列計算機システムを構成することにより達成される。

【００２５】具体的に言えば、前記第１の目的は、機能
ユニットからクロスバースイッチに送付されるメッセー
ジ送付信号をヘッダ送付信号とボデイ送付信号に分け、
セレクタゲート切り替えを、前記ボデイ送付信号が入力
ポート経由で出力ポートに到着した時点で行うようにし
たことにより達成することができる。これにより、セレ
クタゲートを切り替えた後にデータを通過させるのでは
ないからデータ待ちによるセレクタゲートの未使用ロス
時間のないものとすることができ、セレクタゲートを、
切り替えが行われる直前までは他のポートの転送で使用
することが加納となる。また、ボデイデータは、クロス
バースイッチに滞留することなくノンストップでクロス
バースイッチを通過でき、介在するラッチが２段で済
む。すなわち、ボデイデータは、入力ポートの入力レジ
スタにラッチされ、出力ポートのセレクタゲートを通過
し出力レジスタにラッチされて配布先の機能ユニットに
送られる。

【００２６】前記第２の目的は、出力ポートのセレクタ
ゲート予約許可信号を、その前に許可したしたメッセー
ジ送付先のポートのヘッダに示されるボデイ長に対応す
るサイクル数が経過したのち発行するようにしたことに
より達成される。ボデイ転送開始指示信号は、出力ポー
トからのセレクタゲート予約許可信号を契機に作られる
ので、この許可信号を適切な間隔で出す限りセレクタゲ
ートでのロス時間を発生させず、また、異なる入力ポー
トからのボデイデータがセレクタゲートで重なるような
ことも発生させない。

【００２７】いま、出力ポートの優先度により予約が取
れてボデイの転送を指示した後ボデイデータが到着する
までの応答時間が固定でｒ（単位はサイクル）であると
し、ボデイの長さをｋとする。すなわち、ボデイ長が例
えば４であれば４サイクル転送とする。出力ポートの調
停回路で予約が取れて、その結果のボデイデータが転送
されて、セレクタゲートが使用されるのはｒサイクル後
である。また、セレクタゲートの使用が終了するのは
（ｒ＋ｋ）サイクル後である。このため、予約が取れた
後ボデイ長のｋサイクル目に優先度を取れば、丁度ボデ
イの転送中であってｒサイクルを残す時である。次のボ
デイデータは、ｒサイクル後に到着するから、現在実行
中の転送に引き続いてセレクタゲートが使用されること
になり、セレクタゲートは、前のデータともぶつからず
また空きサイクルも生じることなく使用される。

【００２８】前記第３の目的は、各出力ポートに各入力
ポートからのリクエスト信号を到着時刻順にバッファリ
ングし、このバッファに書き込んだ順で読み出し、読み
出したデータを予め決められたポート番号順に見て、リ
クエスト信号が上がっている入力ポートを選択するよう
にしたことにより達成される。入力ポートの選択を、リ
クエスト信号の到着時刻順と、固定のポート番号順とで
選択を行う２段階選択としたので、メッセージをブロー
ドキャスト転送する場合のデッドロックを発生させるこ
とはない。また、同時刻のリクエストに通常メッセージ
（ＳＤ）が混じっている場合、２つの出力ポートで異な
る入力ポートが選択されることはあるが、ＳＤは複数経
路を確保しないから、数サイクル後には次の入力ポート
が選択される。そして、ブロードキャストのように全出
力ポートにリクエストを出しているものは必ずポート番
号順で選択される。

【００２９】

【発明の実施の形態】以下、本発明によるのクロスバー
スイッチの制御方法の実施形態を図面により詳細に説明
する。

【００３０】図１は本発明の制御方法が適用されるクロ
スバースイッチを使用して構成される並列計算機システ
ムの構成を示すブロック図、図５は出力ポートに設けら
れるリクエスト調停回路の構成を示すブロック図であ
る。図１、図５において、１０はクロスバースイッチ、
２１〜２４は入力レジスタ、３１〜３４はセレクタ、４
１〜４４は出力レジスタ、５１〜５４はメッセージ転送
線、６１〜６４は機能ユニット、７０はリクエスト信号
受信ラッチ、７１はリクエスト信号到着順記憶バッフ
ァ、７２はバッファ書き込みポインタ、７３はバッファ
読み出しポインタ、７４、７５はバッファ読み出しレジ
スタ、７６は優先度回路、７７は優先度回路出力信号の
ディレイラッチ、７８はａｎｄ回路、７９は予約許可信
号ラッチ、８０〜８４はボディ長カウント制御部であ
る。

【００３１】図１に示す並列計算機システムは、４×４
のクロスバースイッチ１０と、このクロスバースイッチ
１０により相互に接続される機能ユニット６１〜６４と
により構成される。図１において、クロスバースイッチ
１０は、そのデータ部分にのみ着目して示している。機
能ユニット６１〜６４は、具体的にはプロセッサ、メモ
リあるいはＩＯバスユニットであり、図１に示すシステ
ムの例では、機能ユニット６１、６２がプロッセッサユ
ニット、機能ユニット６３がメモリユニット、機能ユニ
ット６４がＩＯバスユニットである。なお、図１では、
機能ユニット６１〜６４をそれぞれユニット０〜３とし
て示している。また、ＩＯバスユニットの配下には、い
くつかのＩＯバスアダプタを接続することができ、その
バスの下にＩＯデバイスが接続される。

【００３２】クロスバースイッチ１０は、データ線と制
御線とを含むメッセージ転送線５１〜５４を介して、４
つの機能ユニット６１〜６４の相互間をスター接続して
いる。各機能ユニット６１〜６４は、複数の送信用、受
信用のメッセージバッファを備えており、クロスバース
イッチ１０との間でのヘッダとボデイデータとによるメ
ッセージの送受信をメッセージ転送線５１〜５４を介し
て行う。ボデイデータは、例えば、メモリの読み出しメ
ッセージの場合、アドレスデータのみで構成され、メモ
リへの書き込みデータであれば、アドレスデータと書き
込みデータとで構成される。

【００３３】プロセッサユニット６１、６２は、複数の
メッセージを格納できる送信用のメッセージバッファ
と、受信用のメッセージバッファとを備える。受信用メ
ッセージバッファには、他のプロセッサユニットからの
問い合わせメッセージやメモリユニットからの読み出し
データが格納される。また、送信用メッセージは、プロ
グラムの命令をメモリから読み出す場合の読み出しアク
セス、メモリデータの読み出しアクセス、プロセッサが
所有するキャッシュデータを更新してメモリユニットへ
の書き戻すアクセスなどがある。

【００３４】メモリユニット６３にも、受信用のメッセ
ージバッファと送信用のメッセージバッファとが備えら
れる。受信用メッセージバッファには、プロセッサやＩ
Ｏバスユニットからのアクセスメッセージが格納され
る。また、送信用メッセージバッファには、メモリから
読み出したデータが格納され、ヘッダを付けて読み出し
要求を出してきた機能ユニットにクロスバースイッチを
経由して送付される。

【００３５】ＩＯバスユニット６４の受信用メッセージ
バッファには、ＩＯ機器への書き込みデータあるいは制
御データが格納される。また、送信メッセージバッファ
には、ＩＯ機器からの読み出しデータが格納され、ヘッ
ダを付けて読み出し要求を出してきた機能ユニットにク
ロスバースイッチを経由して送付される。

【００３６】クロスバースイッチを採用した並列計算機
システムは、１つのプロセッサユニットがメモリユニッ
トのデータを読み出すような場合、そのメッセージが全
ユニットに通知されるブロードキャストメッセージとな
ることに特徴がある。これは、そのデータを他のプロセ
ッサがキャッシュに保持してないかの問合せを通知する
ために行うものである。同様に、メモリユニットへのデ
ータ書き戻しもブロードキャストメッセージとしてプロ
セッサから発行される。

【００３７】図１に示すクロスバースイッチ１０には、
４つの入力ポートが備えられる。これらの入力ポート
は、０〜３の４つであり、図１のクロスバースイッチ１
０の上側に対応する。その境界は破線で示している。下
側半分は、出力ポートであり、左側から出力ポート０、
１、２、３となる。入力ポート０〜３には、それぞれヘ
ッダあるいはボデイデータがラッチされる入力レジスタ
２１〜２４が備えられ、また、出力ポート０〜３には、
どの入力ポートの入力レジスタと接続するかのセレクタ
ゲート３１〜３４と、セレクタゲート３１〜３４の出力
がラッチされる出力レジスタ４１〜４４が備えられる。
出力レジスタ４１〜４４にラッチされたデータは、メッ
セージ転送線５１〜５４の戻り線を介して、各ユニット
に戻されている。データ線の幅は、各８バイト（７２ビ
ット）であり、送信と受信との２組が備えられる。

【００３８】また、図示していないが、入力レジスタ２
１〜２４のそれぞれには、ヘッダレジスタと、該ヘッダ
レジスタに取り込まれたデータをデコードするデコーダ
とが接続されており、デコードの結果が、出力ポート部
のそれぞれに設けられる図５により後述するリクエスト
調停回路に渡される。

【００３９】入力ポート０から出力ポート１へ、入力ポ
ート１から出力ポート０へ、入力ポート２から出力ポー
ト３へ、入力ポート３から出力ポート２へデータを同時
に転送するような場合、各ボデイデータは、入力レジス
タ２１から出力レジスタ４２へ、入力レジスタ２２から
出力レジスタ４１へ、入力レジスタ２３から出力レジス
タ４４へ、入力レジスタ２４から出力レジスタ４３へそ
れぞれ転送されるので、セレクタゲート３１〜３４は、
それぞれ、前述の各転送で取り合いが生じることはな
い。

【００４０】複数の入力ポートが、同一の出力ポートへ
データを転送するような場合、セレクタゲート相互で競
合が生じる。セレクタゲート３１〜３４の形は、同一で
ありどの入力ポートのデータ線（経路）を選択するかに
より制御されるゲートである。このセレクタゲートのそ
れぞれがどの入力ポートを選択するかは、ボデイデータ
がこのセレクタポートに到着したときに行われる。すな
わち、セレクタゲートの入力ポートの切り替えは、入力
ポートからボディデータ転送信号Ｂsynci がきたとき、
その信号がきた入力ポートに対応するセレクタゲートを
開くことにより行われる。

【００４１】クロスバースイッチ１０は、入力ポート制
御と出力ポート制御とにより制御される。入力ポート制
御は、入力ポート０〜３に共通の制御であり、出力ポー
ト制御は、出力ポート０〜３に共通の制御である。

【００４２】出力ポートのそれぞに備えられるリクエス
ト調停回路は、図５にその詳細を示すように、ヘッダの
データをデコードした結果のボディ長信号ｂｇを受け取
るボディ長カウント制御部８１〜８４と、入力ポートか
らのリクエスト信号ｗをラッチするリクエスト信号受信
ラッチ（Ｉｎ）７１と、リクエスト信号を２ビットのバ
ッファ書き込みポインタ７２の制御の下に到着順に記憶
するリクエスト信号到着順記憶バッファ（Ａｒｒｖ）７
１と、このバッファの読み出しを制御する２ビットのバ
ッファ読み出しポインタ７３と、読み出された領域リク
エスト信号を格納するバッファ読み出しレジスタ７４、
７５と、リクエストの優先順序を決定する優先度回路７
６と、優先度回路からの出力信号を一時的にラッチする
ディレイラッチ（Ｔｄ）７７と、優先度回路７６とディ
レイラッチ７７との論理積をとるａｎｄ回路７８と、ａ
ｎｄ回路７８の出力を予約許可信号ｇとしてラッチし、
入力ポートに送付する予約許可信号ラッチ（Ｒｓ）７９
とにより構成される。

【００４３】なお、前述したリクエスト調停回路におい
て、信号ｂｇ、ｗ、ｇのそれぞれに付与されている０〜
３の数字は、入力ポート番号である。従って、信号ｂ
ｇ、ｗは、付与されているポート番号を持つ入力ポート
から送付されてくるものであり、信号ｇは、付与されて
いるポート番号を持つ入力ポートに送付するものであ
る。なお、この回路の詳細な動作については後述する。

【００４４】図２は入力ポートの制御動作を説明するフ
ローチャート、図３は出力ポートの制御動作を説明する
フローチャートであり、以下、これらのフローについて
説明する。なお、これらの制御フロ−チャートに記述す
るカウンタやＦＦや優先度回路などはよく知られている
のでそれらの詳細は省略する。

【００４５】まず、図２に示すフローを参照して入力ポ
ートの制御動作におけるヘッダ実行受信制御について説
明する。

【００４６】（１）機能ユニットから制御線を介してヘ
ッダ送付信号Ｈreq 信号がきたか監視し、ヘッダ送付信
号Ｈreq 信号が機能ユニットからきたことを検出する
と、このとき、すでに入力レジスタにヘッダが格納され
ているので、このヘッダをヘッダレジスタに待避してデ
コーダにより解読し、この結果を後述するリクエスト調
停回路に送る（ステップ２０１、２０２）。

【００４７】（２）ヘッダの種別には、すでに説明した
ように、メッセージの配布先が１つのＳＤと配布先が全
機能ユニットに配布するＢＣがあり、ヘッダの種別がＳ
Ｄであるか否かを判定する（ステップ２０３）。

【００４８】（３）ステップ２０３で、ヘッダの種別が
ＳＤであると判定した場合、ヘッダに含まれる送付先の
機能ユニットに対応する出力ポートにリクエストｗとボ
ディ長とを送付し、送付先の出力ポートからの返事ｇが
帰るのを待つ（ステップ２０４、２０５）。

【００４９】（４）ステップ２０３で、ヘッダの種別が
ＳＤでない、すなわち、ＢＣであると判定した場合、全
出力ポートにリクエストｗとボディ長とを送付し、送付
先の全出力ポートからの返事ｇが帰るのを待つ。全出力
ポートからの返事ｇが揃ったら、全出力ポートに、ボデ
ィ長カウンタのカウントダウンをを許可するｃｄ信号を
出力する（ステップ２０６〜２０８）。

【００５０】（５）ステップ２０５で、メッセージの配
布先が１つの機能ユニットであって、対応する出力ポー
トから返事ｇが得られた場合、また、メッセージの配布
先が全ての機能ユニットであって、全ての出力ポートか
ら返事ｇが得られ、ステップ２０８の処理後、メッセー
ジを送信しようとしている機能ユニットに、ボデイ転送
の指示信号であるａｄｖ信号を送信する（ステップ２０
９）。

【００５１】（６）その後、数サイクルの固定サイクル
が経つと機能ユニットからボデイ送付信号Ｂsync信号と
共にボデイデータ送信されてくるので、このボデイ送付
信号Ｂsync信号を検出して、ボディデータを毎サイクル
毎に入力レジスタにラッチし、ヘッダ種別がＳＤの場
合、指定の出力ポートに、ヘッダ種別がＢＣの場合、全
出力ポートにボデイデータを送付する。その際、ボディ
データはＢsynci と共に送付される（ステップ２１０〜
２１２）。

【００５２】なお、機能ユニットは、ａｄｖ信号を受信
してボデイデータの転送が終了すれば、直ちに次のメッ
セージのヘッダをクロスバースイッチにデータ線で通知
してくる。

【００５３】次に、図３に示すフローを参照して、出力
ポートおける入力ポートからのリクエスト信号ｗの調停
制御の処理動作を説明する。

【００５４】（１）入力ポートからリクエストｗがくる
と、図５に示すリクエスト調停回路は、どの入力ポート
からのリクエストを選択するかを決定し、選択した入力
ポートの１つに返事であるセレクタゲート予約許可信号
ｇを返し、ボディ長のデータをボディ長カウンタにセッ
トする（ステップ３０１、３０２）。

【００５５】（２）ヘッダ種別がＳＤか否か判定し、ヘ
ッダ種別がＳＤであれば、そのヘッダ示されるボデイ長
のサイクルをカウントし、すなわち、ボディ長カウンタ
をカウントダウンして、その値が“０”になったら、ス
テップ３０１の処理に戻り、次の調停処理を続ける（ス
テップ３０３〜３０５）。

【００５６】（３）ステップ３０３で、ヘッダ種別がＳ
Ｄでなく、ＢＣであった場合、入力ポートからボディ長
カウンタのカウントダウンをを許可するｃｄ信号が送付
されてきたことを確認して、ボディ長カウンタをカウン
トダウンして、その値が“０”になったら、ステップ３
０１の処理に戻り、次の調停処理を続ける（ステップ３
０６〜３０８）。

【００５７】前述したステップ３０４、３０５の処理、
ステップ３０６〜３０８の処理により、セレクタゲート
の予約許可信号の発行間隔は、そのボデイ長で決まる間
隔に制御されることになる。

【００５８】次に、セレクタゲートの制御について説明
する。

【００５９】セレクタゲートは、入力ポート０〜３のど
れかからボディ転送信号Ｂsynci 信号がボデイデータと
共に送付されてくると、セレクタゲートの対応するポー
トを開く。そして、４つのＢsynci 信号をオアすること
により、ボデイデータの送付信号Ｄsyncを作り機能ユニ
ットに通知する。このＤsync信号は、データ線にボデイ
データの先頭が確定しているという意味の信号である。
出力レジスタは、フリーのクロックで常時たたいておき
セレクタゲートの選択結果でそのデータがラッチされる
ようにされている。このため、ボデイデータは、セレク
タゲートが切り替えられれば、機能ユニットへのデータ
線に接続される出力レジスタに確定していることにな
り、機能ユニットへ送信される。

【００６０】図４はポート０がボデイ長５の通常メッセ
ージＳＤをポート０に、ポート１がボデイ長５のＳＤを
ポート０に、ポート２がボデイ長７のＳＤをポート０に
送付した場合のタイムチャートを示す図であり、以下、
これについて説明する。

【００６１】図４に示す例は、ヘッダがクロスバースイ
ッチにきたサイクル時刻が、ポート０では時刻２、ポー
ト１では時刻３、ポート２では時刻５としており、従っ
て、これらの各ポートからのＨreq の信号がこれらの時
刻で“１”となっている。メッセージを送付する３つの
ポートは、共に出力ポート０の制御部にリクエスト信号
ｗを出す。各ポートのｇは、ポート０の出力調停回路か
らのセレクタ予約許可信号が返ってくるサイクル時刻を
表している。

【００６２】出力ポート０の調停回路は、最初に、入力
ポート０にセレクタ予約許可信号ｇを返答すると、＊印
の５サイクルの間、返事を出さず、次のポート１へのセ
レクタ予約許可信号ｇを返答する時刻を％印の先頭とす
る。同様に、入力ポート２にセレクタ予約許可信号ｇが
返答されるのは＃印の先頭になる。従って、信号ｇにて
より、入力ポート０、１、２のボデイ転送開始サイクル
が決まり、ポート０へ送付されるポート０、１、２から
の出力ボデイデータは、Ｄata(Ｕ→Ｘ)に示すようなサ
イクルで開始される。また、ポート０のセレクタゲート
切り替えが信号Ｂsynci で行われるので、ポート０への
ポート０、１、２からの出力ボデイデータは、Ｄata(Ｘ
→Ｕ)に示すように空きなしで送付されることになる。
なお、ポート０からのＤata(Ｕ→Ｘ)に示すボディデー
タの送信の最後に示されるＨは、次のヘッダがある場合
に、ヘッダが送信されることを示している。

【００６３】図５に示す出力ポートのリクエスト調停回
路において、入力ポートからのリクエスト信号は、すで
に説明したように、ｗ０〜ｗ３であり、最終的な入力ポ
ートへの予約許可信号は、予約許可信号ｇ０〜ｇ３とし
て入力ポートに返送される。また、ボデイ長情報ｂｇ１
〜ｂｇ３は、リクエスト信号ｗ信号と一緒に送付されて
きて、カウンタ制御部８０〜８３にラッチされて、予約
許可信号の間隔制御に使用される。

【００６４】以下、図５に示すリクエスト調停回路の詳
細な動作について説明する。

【００６５】図５において、ラッチIn７０は、入力ポー
トからのリクエスト信号ｗ（１サイクル信号）を常にラ
ッチしている。このラッチは、１サイクルだけしか行わ
れないので、ラッチされたリクエストは、リクエストを
到着順に記憶するバッファArrv７１にすぐ書き込まれ
る。

【００６６】バッファArrv７１の段数は４段である。こ
れは、各入力ポートがリクエスト信号ｗを１個出すと予
約許可信号がきてかつボデイ転送が終了するまで次のリ
クエストｗを出さないからである。従って、４つの入力
ポートから１サイクルおきにリクエスト信号ｗがくると
すれば４段が必要となる。バッファArrv７１の書き込み
ポインタＷ７２、読み出しポインタＲ７３は、それぞれ
２ビットである。これにより、リクエストの到着順に調
停処理を行うことが可能になる。

【００６７】バッファArrv７１への書き込みは、Ｗポイ
ンタ７２が示す先に常に書き込まれており、ラッチIn７
０に何もない場合、バッファArrv７１へ０が書き込まれ
ている。ラッチIn７０のどこかにビットがあればＷポイ
ンタ７２が＋１される。

【００６８】バッファArrv７１からの読み出しは、Ｒポ
インタ７３により常に実行されている。バッファArrv７
１は、Ｒポインタ７３の示すポインタ先から読み出され
る。読み出し先の読み出しレジスタは、７４（Ｔ０）と
７５（Ｔ１）との２つが用意されており、どちらのレジ
スタに読み出すかはＲポインタ７３のポインタ２ビット
の下位ビットＲ（１）の値による。すなわち、Ｒ（１）
が０であればＴ０に読み出され、Ｒ（１）が１であれば
Ｔ１に読み出される。

【００６９】また、バッファArrv７１に有効なデータが
格納されているか否かは、Ｗ−Ｒの計算を行って判定す
ることができる。すなわち、Ｗ−Ｒ＞０であれば有効な
データが格納されていると判定することができ、それ以
外では、有効なデータは格納されていないと判定する。
また、読み出しレジスタＴ０またはＴ１は、Ｒ（１）が
０でＴ０の出力がオール０であれば、Ｔ０が空きと判定
され、Ｒ（１）が１でＴ１の出力がオール０であればＴ
１が空きと判定される。この２つの条件が検出されたら
Ｒ＋１を行う。また、レジスタＴ０とＴ１とに対するク
ロックは常に出しておき前述の条件が成立したとき、レ
ジスタに書き込まれたとみなされる。

【００７０】読み出しレジスタとして、レジスタＴ０と
Ｔ１との２つが用意されるのは、ボデイ長１のリクエス
トが２サイクルに渡って連続してくる場合の処理を連続
して行うことを可能にするためである。そして、レジス
タＴ０またはＴ１には、同時刻にきたリクエストが格納
される。そのなかから優先度回路７６により、１つのリ
クエストが選択され、そのボデイ長が１になるまで、こ
のレジスタ値を変化させないようにしておく。ボディ長
カウンタが１となれば、個別にリクエストビットをリセ
ットして次の予約許可信号を生成する。

【００７１】読み出しレジスタ７４（Ｔ０）、７５（Ｔ
１）に格納される同時刻に到着したリクエストの中から
１つを選択する優先度回路７６は、Ｒポインタ７３の下
位ビットＲ（１）の値が０であれば、読み出しレジスタ
Ｔ１を使用し、Ｒポインタ７３の下位ビットＲ（１）の
値が１であれば、読み出しレジスタＴ０を使用して優先
度を取る。優先度回路７６は、リクエストの１つを選択
すると、信号cret０、１、２、３を出力する。この信号
は、このなかのどれか１つり信号が１となっている信号
であり、ａｎｄ回路７８に入力されると共に、デイレイ
ラッチＴｄ７７にラッチされる。

【００７２】ａｎｄ回路７８は、前述の信号cret０、
１、２、３と、信号とデイレイラッチＴｄに格納された
信号の否定信号とのそれぞれとををａｎｄし、これによ
り、信号cret０、１、２、３をパルス信号である信号ar
et０、１、２、３として出力する。この、信号aret０、
１、２、３は、予約許可信号を出す予約許可信号ラッチ
Ｒｓ７９にラッチされる。信号aretは、パルス（１サイ
クル）信号であるため、ラッチされた後の信号も１サイ
クルである。これにより、入力ポートへ予約許可信号ｇ
が１サイクルのパルスとして返送される。

【００７３】カウンタ制御部８０〜８３は、すでに説明
したように、そのボディ長カウンタに、転送するボディ
データのボディ長をセットしており、メッセージがＳＤ
の場合、優先度回路７６からの信号cretを受けたとき、
また、メッセージがＢＣの場合、前述で説明した入力ポ
ートからの信号ｃｄを受けたとき、対応する入力ポート
のボデイ長カウンタをカウントダウンしてゆく。そし
て、カウンタ値が１（転送するボディ長が１）の場合、
直ちに、また、カウンタ値が１でない場合、カウントダ
ウンによりカウント値が１になったとき、使用中のレジ
スタＴ０またはＴ１をリセットする。

【００７４】前述した本発明の実施形態によれば、メッ
セージ送付信号をヘッダ送付信号とボデイ送付信号とに
分け、出力ポートのセレクタゲート切り替えを、前記ボ
デイ送付信号の到着と同時に行うようにしたので、切り
替えロス時間をゼロにすることができる。

【００７５】また、本発明の実施形態によれば、出力ポ
ートのセレクタゲートの予約許可信号の優先度判定の間
隔を、優先度回路で選択されたポートのヘッダに指示さ
れるボデイ長に対応するサイクル分あけるように制御し
ているので、異なるポート間でのボデイデータがセレク
タゲートでぶつかることがないように、また、リクエス
トが競合しているときに、転送間に空きができないよう
に制御することができる。

【００７６】さらに、本発明の実施形態によれば、出力
ポートにおけるセレクタゲート予約許可信号の返送先入
力ポートを決める調停を、入力ポートからのセレクタゲ
ート予約リクエスト信号の到着順による選択と、ポート
番号順による選択の２段階としているので、ブロードキ
ャストメッセージが複数入力ポートにきた場合にも、こ
れを１つに絞ることなく個別の出力ポートの調停回路で
１つに絞ることができる。

【００７７】

【発明の効果】以上説明したように本発明によれば、メ
ッセージ転送におけるロスサイクルをなくし、セレクタ
ゲートの使用効率を向上させることができ、また、セレ
クタゲートでのボディデータの衝突、あるいは、ロスサ
イクルの発生を防止することができ、さらに、出力ポー
トにおけるセレクタゲート予約許可信号を作成する調停
回路を、ブロードキャストメッセージに合うように制御
することができる。

【図面の簡単な説明】

【図１】本発明の制御方法が適用されるクロスバースイ
ッチを使用して構成される並列計算機システムの構成を
示すブロック図である。

【図２】入力ポートの制御動作を説明するフローチャー
トである。

【図３】出力ポートの制御動作を説明するフローチャー
トである。

【図４】複数のポート同一のポートに通常メッセージを
場合のタイムチャートを示す図である。

【図５】出力ポートに設けられるリクエスト調停回路の
構成を示すブロック図である。

【符号の説明】

１０クロスバースイッチ２１〜２４入力レジスタ３１〜３４セレクタ４１〜４４出力レジスタ５１〜５４メッセージ転送線６１〜６４機能ユニット７０リクエスト信号受信ラッチ７１リクエスト信号到着順記憶バッファ７２バッファ書き込みポインタ７３バッファ読み出しポインタ７４、７５バッファ読み出しレジスタ７６優先度回路７７優先度回路出力信号のディレイラッチ７８ａｎｄ回路７９予約許可信号ラッチ８０〜８４ボディ長カウント制御部

Claims

【特許請求の範囲】

【請求項１】複数の機能ユニットと、内部に備えられ
る複数個の入力ポートと出力ポートとの間の経路を切り
替えるセレクタゲートを有し、前記複数の機能ユニット
相互間をスター接続するクロスバースイッチの制御方法
において、前記機能ユニットとクロスバースイッチとの
間のメッセージ転送を、ヘッダ送付信号とボデイ送付信
号とに分け、前記セレクタゲート切り替えを、前記ボデ
イ送付信号が入力ポート経由で出力ポートに伝えられた
時点で行うことを特徴とするクロスバースイッチの制御
方法。
【請求項２】ボデイデータの転送開始を前記機能ユニ
ットに指示する制御信号を設け、このボデイデータ転送
開始を指示する制御信号は、ヘッダに示される転送先出
力ポートからのセレクタゲート予約許可信号がきたとき
発行され、次のセレクタゲート予約許可信号は、許可し
た転送メッセージのヘッダに示されるボデイ長に対応す
るサイクルが経過した後に発行されることを特徴とする
請求項１記載のクロスバースイッチの制御方法。
【請求項３】前記セレクタゲート予約許可信号の返送
先入力ポートを決める調停は、入力ポートからのセレク
タゲート予約リクエスト信号の到着順による選択と、ポ
ート番号順による選択との２段階で行われることを特徴
とする請求項１または２記載のクロスバースイッチの制
御方法。
【請求項４】請求項１、２または３記載の制御方法に
より制御されるクロスバースイッチにより、複数の計算
機、メモリ、ＩＯバスユニットを相互に接続して構成し
たことを特徴とする並列計算機システム。