JP4791530B2 - 電子デバイス及びフロー制御方法 - Google Patents

電子デバイス及びフロー制御方法 Download PDF

Info

Publication number
JP4791530B2
JP4791530B2 JP2008506006A JP2008506006A JP4791530B2 JP 4791530 B2 JP4791530 B2 JP 4791530B2 JP 2008506006 A JP2008506006 A JP 2008506006A JP 2008506006 A JP2008506006 A JP 2008506006A JP 4791530 B2 JP4791530 B2 JP 4791530B2
Authority
JP
Japan
Prior art keywords
header
flow control
packet
processing units
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008506006A
Other languages
English (en)
Other versions
JP2008536430A (ja
Inventor
ピー ガングワール,オム
ラドゥレスク,アンドレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008536430A publication Critical patent/JP2008536430A/ja
Application granted granted Critical
Publication of JP4791530B2 publication Critical patent/JP4791530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/29Flow control; Congestion control using a combination of thresholds
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/35Flow control; Congestion control by embedding flow control information in regular packets, e.g. piggybacking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/39Credit based

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

本発明は、電子デバイス及び電子デバイス内のフロー制御方法に関する。
ネットワーク・オン・チップ(NOC)は、いわゆるIPブロック、すなわち、intellectual propertyブロック間の将来のオン・チップ相互接続のための可能な手段となりうるスケーラブルなインターコネクト構成であると認められていた。IPブロックは、通常はCPU、メモリ、デジタル信号プロセッサなどの特定機能を有するチップ上のモジュールである。IPブロックは、NoCを介し互いに通信する。NoCは、典型的にはネットワークインタフェース及びルータから構成される。ネットワークインタフェースは、IPブロックとNoCとの間のインタフェースを提供する。すなわち、それらはIPブロックからの情報をNoCが理解することができる情報に、又はそれと反対に変換する。ルータは、1つのネットワークインタフェースからのデータを他のネットワークインタフェースに転送する。ベストエフォート通信では、通信のスループットの遅延に関して保証はない。ギャランティタイプのスループットサービスでは、遅延及びスループットの正確な数値が要求される。
NoC内の通信はパケットベースであり、すなわち、パケットはルータ間若しくはルータとネットワークインタフェースとの間で転送される。パケットは、典型的にはヘッダとペイロードから構成される。ネットワークインタフェースがIPブロックからNoCへの情報を変換するとき、ネットワークインタフェースは、典型的にはメーカー/コンシューマ(IPブロック)とネットワークとの間のレート差と共にラウンドチップ遅延を隠蔽するため、ある種のバッファリングを実行する。Andrei Radulescuらによる“An Efficient On−Chip NI Offering Guaranteed Services,Shared−Memory Abstraction,and Flexible Network Configuration”(IEEE transactions on computer−aided design of integrated circuits and systems,volume 24,No.1,January 2005)では、ネットワークインタフェースにおけるバッファのオーバフローを回避するため、クレジットに基づくフロー制御機構の実現が記載されている。コンシューマネットワークインタフェースは、コンシューマが使用しているネットワークインタフェースからデータを削除するとき、メーカーのネットワークインタフェースにクレジットを送信する。クレジット値は、先のクレジットが送信された後、コンシューマにより使用されるデータ量を示している。限定数のビットが、クレジット情報を転送するため確保され、典型的にはパケットヘッダにピギーバック(piggyback)される。
本発明の課題は、改良されより効率的なフロー制御を備えた電子デバイス及びフロー制御方法を提供することである。
上記課題は、請求項1記載の電子デバイス及び請求項6記載のフロー制御方法により解決される。
このため、複数の処理ユニットと、前記複数の処理ユニットを接続するインターコネクト手段と、前記処理ユニットの1つと前記インターコネクト手段との間に配置され、前記処理ユニットと前記インターコネクト手段との間の通信を可能にする複数のインタフェース手段とを有する電子デバイスが提供される。前記処理ユニット間の通信は、前記インタフェース手段と前記インターコネクト手段とを介したパケットベース通信である。各パケットはまず、ペイロードに先行する第1ヘッダを有する。前記インタフェース手段は、フロー制御クレジット情報に基づき2つの処理ユニット間の通信フローを制御し、前記第1ヘッダを各パケットに挿入し、さらに要求されるフロー制御クレジット情報の量に従って、第2ヘッダをパケットに挿入するフロー制御手段を有する。
従って、より多くのクレジット情報が、十分なクレジット情報が導入可能となるように、必要に応じて通信に挿入可能となる。
本発明の一特徴によると、フロー制御手段は、フロー制御のスタティックな実現が達成されるように、所定の位置に第2ヘッダを挿入することが可能となる。
本発明の一特徴によると、インタフェース手段は、フロー制御情報を有するスロットテーブルを有し、フロー制御手段は、スロットテーブルに格納されているフロー制御情報に従って第2ヘッダを挿入するよう構成される。
本発明の一特徴によると、フロー制御手段は、フロー制御クレジット情報が所定値を超える場合、第2ヘッダを挿入するよう構成される。従って、フロー制御は、ダイナミックに実行され、通信の実際の要求により良好にマッチさせることが可能となる。
本発明はまた、複数の処理ユニットと、前記複数の処理ユニットを接続するインターコネクト手段と、前記処理ユニットの1つと前記インターコネクト手段との間に配置され、前記処理ユニットと前記インターコネクト手段との間の通信を可能にする複数のインタフェース手段とを有する電子デバイスにおけるフロー制御方法に関する。前記処理ユニット間の通信は、前記インタフェース手段と前記インターコネクト手段とを介したパケットベース通信である。各パケットはまず、ペイロードに先行する第1ヘッダを有する。2つの処理ユニット間の通信フローは、フロー制御クレジット情報に基づき制御される。前記第1ヘッダが、各パケットに挿入される。さらに要求されるフロー制御クレジット情報の量に従って、第2ヘッダが挿入される。
本発明は、NoCを介した通信に追加的な冗長ヘッダを導入し、当該追加的ヘッダがフロー制御クレジット情報を搬送するのに使用されるというアイデアに基づくものである。
本発明の上記及び他の特徴は、以下の図面に関連して後述される実施例を参照することにより明らかになるであろう。
図1aは、第1実施例によるネットワーク・オン・チップ(NoC)インターコネクトを備えたシステム・オン・チップの基本構成を示す。複数のIPブロックIPが、NoCを介し互いに接続されている。NoCは、IPブロックIPとNoCとの間のインタフェースを提供するネットワークインタフェースNIを有する。NoCはさらに、複数のルータRを有する。ネットワークインタフェースNIは、IPブロックからの情報をNoCにより処理可能なプロトコルに、又はその反対に変換する。ルータRは、1つのネットワークインタフェースNIからのデータを他のネットワークインタフェースに転送する。ネットワークインタフェースNI間の通信は、それらの間にあるルータRの個数に依存するだけでなく、ルータRのトポロジーにも依存する。ルータRは完全接続、2次元メッシュ接続、リニアアレイ接続、トーラス接続、折り畳みトーラス接続、バイナリツリー接続又はファットツリー接続されるかもしれない。IPブロックIPは、CPU、メモリ、デジタル信号プロセッサなどの特定若しくは専用機能を備えたチップ上のモジュールとして実現することができる。
NoCを介し転送されるIPブロックIPからの情報は、ネットワークインタフェースNIにおいて可変長のパケットに変換される。IPブロックIPからの情報は、典型的には、ネットワークを介し転送される実データ及びアドレスに先行するコマンドを有する。ネットワークインタフェースNIは、IPブロックIPからの情報をパケットと呼ばれる部分に分割し、各パケットにパケットヘッダを追加する。このようなパケットヘッダは、ネットワークを介したデータの送信を可能にする付加情報を有する(例えば、デスティネーションアドレス、ルーティングパス、フロー制御情報など)。従って、各パケットは、NoCを介し移動可能なフリット(フロー制御デジット)に分割される。フリット(flit)は、制御が行われる最小単位としてみなすことができる。エンド・ツーエンドフロー制御は、デスティネーションバッファにおいて利用可能なスペースが十分ない場合にはデータが送信されないことを保証する必要がある。
図1bは、図1aによるNoCにおける通信に利用されるパケットの概略表示を示す。各パケットは、あるペイロードPに先行するヘッダhを有する。フロー制御の効率を改善するため、クレジットCが導入され、パケットのヘッダhにピギーバックされる。このため、パケットヘッダは、典型的には、パス及びキュー識別子などのルーティング情報を有し、さらに、いくつかのビットがクレジット情報のため確保される。例えば、5ビットがクレジット情報を送信するのに使用される場合、1回に送信可能な最大クレジット数は、2=32となる。
図2は、図1aによるNoCの一部のブロック図を示す。特に、それに係るマスタネットワークインタフェースMIPを有するマスタMIPとして動作するIPブロックと、それに係るスレーブネットワークインタフェースを有するスレーブSIPとして動作するIPブロックとが示される。IPブロックMIPとIPブロックSIPとの間の通信は、2つの係るチャネルと各自のバッファとの接続を介し実行される。説明のため、それらの間のルータは省略されている。これら2つのチャネルは、マスタネットワークインタフェースMIPからスレーブネットワークインタフェースSIPへのフォワードチャネルFCと、スレーブネットワークインタフェースSNIからマスタネットワークインタフェースMNIへのリバースチャネルRCとを有する。マスタネットワークインタフェースMIPは、フォワードマスタバッファFMBとリバースマスタバッファRMBとを有する。スレーブネットワークインタフェースは、フォワードスレーブバッファFSBとリバーススレーブバッファRSBとを有する。ネットワークインタフェースにおけるバッファのオーバフローを回避するため、ある種のフロー制御機構が実現されるべきである。第1実施例によるフロー制御機構は、クレジット情報に基づく。コンシューマネットワークインタフェースは、コンシューマがコンシューマネットワークインタフェースからデータを削除すると、メーカーのネットワークインタフェースにクレジットを送信する。実際のクレジット値は、先のクレジットが送信された後、コンシューマにより使用されたデータ量を示す。好ましくは、いくつかのビットがクレジット情報を送信するため確保され、図1bに示されるような効率性の理由によりパケットヘッダにピギーバックすることが可能である。
図3は、図1aによるネットワークインタフェースのための連続的なスロット割当ての表示を示す。ギャランティーされるスループット接続は、スロットテーブルが利用可能な帯域幅をスロットに分割する時分割多重アクセス(TDMA)スキームに基づく。ある量の帯域幅が、接続のためスロットテーブルの特定数のスロットを確保することによって、特定の接続に対して確保することが可能である。特定の接続からのデータが、割り当てられた数のビットが使用された場合、当該接続はさらなるスロットを待機する必要がある。接続の内部では、連続するスロットのブロックがパケットの特定サイズを規定する。このような連続するスロットのブロック又は数のスタートにおいて(スロット境界SB)において、ヘッダHが挿入され、ワードの残りがペイロードPとみなすことができる。
ある接続のすべてのスロットが連続的に割り当てられる場合、1つのヘッダHのみが、c個のワードの最大値によりスロットテーブルの繰り返しにおいて送信される。所与のサイズのスロットテーブルと、1つのスロットから他のスロットに移動するのに必要とされる時間について、ヘッダレートは1/(slot_table_size*slot_duration)となる。c個のワードのクレジット値がヘッダ毎に送信される場合、ワードに関するクレジットのレートは、毎秒(header_rate*c)ワードとなる。しかしながら、クレジットデータレートがコンシューマデータレート未満である場合、システムは不安定なものとなる。
図4は、第1実施例によるスロット割当ての表示を示す。クレジット情報のデータレートがコンシューマデータレート未満である場合、システムは不安定なものとなる可能性我利、クレジットデータレートを増加する必要がある。これは、スロット境界SBを示すのに実際に使用されるものより多くのヘッダHを挿入することによって実行される。すなわち、冗長なヘッダが挿入される。これは、好ましくは、クレジット情報の転送を可能にするため、リバースチャネルRCにおいて自動的に実行される。新たなヘッダの自動挿入は、スタティック又はダイナミックに実行可能である。図4において、冗長な追加的なヘッダの挿入の自動実現が示される。第1実施例による追加的ヘッダの挿入は、プライアリティに関して固定され、固定されたパケット長PLにより示すことができる。いくつかのワード若しくはいくつかのスロットに関する固定されたパケット長は、連続するスロットのブロック内のパケット長の乗数においてヘッダを挿入することを要求する。ここでは、パケット長は、十分なヘッダHがクレジット情報を送信するため設けられるように決定される必要がある。
図5は、第2実施例によるスロット割当ての表示を示す。第2実施例はまた、追加的な冗長ヘッダHのスタティックな挿入に基づく。ここで、ヘッダは、付加ビットをスロットテーブルに導入することによって挿入される。ネットワークインタフェースNIは、スロットテーブルにおけるこれらの付加ビットを調べ、さらなるクレジット情報の送信を可能にするため、ヘッダを挿入する。
図6は、第3実施例によるスロットテーブル割当ての表示を示す。第3実施例によるヘッダ挿入は、ダイナミックに実行される。すなわち、転送される必要があるクレジット値が所定の閾値、すなわち、cに達したときに、ヘッダが生成される。従って、可変長のパケットが、連続するスロットのブロック内に生成される。このような方式は、フロー制御レートを保証するため、要求される最小数のヘッダをもたらす。
第1、第2及び第3実施例の任意の組み合わせが可能である。ネットワークインタフェースは、例えば、一方又は両方の条件が存在する場合、ヘッダを挿入することが可能である。すなわち、連続するスロットの個数は、固定されたパケット長にクロス(cross)又は等しくなり、あるいはクレジット値は所定のクレジット値をクロスする。
より小さな所定値又は短いパケット長を選択することによって、コンシューマサイドにおいて要求されるバッファリング量は、追加的なヘッダHを送信することを犠牲にして低下する。これらの値がプログラム可能である場合、各トレードオフが実行可能である。さらなるプログラム可能性及びフレキシビリティが、各チャネルFCとRCについてこれらの値を個別に選択することによって導入することが可能である。
さらなるクレジット情報を送信するため、追加的な冗長ヘッダを挿入するコンセプトが、ギャランティタイプのスループット接続に関して説明されたが、第1、第2及び第3実施例によるヘッダ挿入はまた、ベストエフォートタイプ接続に適用可能である。
図7は、ネットワークインタフェースのブロック図を示す。ネットワークインタフェースNIは、入力キューBi、リモートスペースレジスタRS、リクエストジェネレータRG、ルーティング情報レジスタRI、クレジットカウンターCC、スロットテーブルST、スケジューラS、ヘッダユニットHU、ヘッダ挿入ユニットHIU及びパケット長ユニットPLUを有するフロー制御手段FCMを有する。入力キューBiは、IPブロックIPからデータを受信するのに使用される。アドレスなどのルーティング情報は、コンフィギュラブルなルーティング情報レジスタRIに格納される。クレジットカウンターCCは、データが出力キューにおいて使用されるとインクリメントされ、新たなヘッダがヘッダに含まれるクレジット値と共に送信されるとデクリメントされる。ルーティング情報レジスタRIからのルーティング情報と、クレジットカウンターCCの値とが、ヘッダユニットHUに転送される。ヘッダHの一部を構成する。リクエストジェネレータRGは、リモートスペースレジスタに格納されるリモートスペース及びキュー充填に基づくデータを送信するため、キューに対するリクエストを生成する。すべてのキューに対するリクエストが、次のキューを選択するため、スケジューラSに入力される。これは、スロットテーブルSTからの情報に基づきスケジューラにより実行することが可能である。キューの1つが選択されるとすぐに、ヘッダ挿入ユニットHUIが、さらなる冗長ヘッダの挿入が必要であるか決定する。ヘッダが要求されるとき、現在のスロットが連続するもののうち最初のものである場合、ヘッダが挿入される。さらなるヘッダ挿入の条件が充足される場合、(冗長)ヘッダが挿入される。このような条件は、送信されるべきクレジット及び/又はパケット長が閾値より大きい場合であるかもしれない。
図8は、図7のヘッダ挿入ユニットのブロック図を示す。ヘッダ挿入ユニットHIUは、ヘッダHが挿入されるべきか決定するのに使用される。ヘッダ挿入ユニットHIUは、スロットSにおける現在のキューを選択するため信号q(s)を受信する。あるキューがスロットSにおいて選択された場合、q(s)=1となる。ユニットU6は、先のスロットにおけるキューq(s−1)を決定するのに使用される。信号q(s)とq(s−1)は、これら2つの入力が等しいか否か決定するユニットU1に入力される。信号q(s)とq(s−1)とが異なる場合、新たなパケットがスタートし、新たなヘッダが挿入される必要がある。
ヘッダ挿入ユニットHIUはまた、クレジットCの現在値と共にパケット長pck_lengthを受け取る。これら2つの値は、ユニットU4及びU5においてそれぞれ予め格納されている閾値と比較される。すなわち、パケット長がパケット長閾値PLTと比較され、現在のクレジットがクレジット閾値と比較される。ユニットU4及びU5の出力は、ANDユニットU3に入力される。すなわち、パケット長とクレジット値が各自の閾値を超える場合、新たな追加的な冗長ヘッダが挿入される。好ましくは、ヘッダ挿入は、マルチワードフリットの第1ワードにおいてのみ許可される。
さらなるフロー制御ヘッダの挿入は、IPブロックがこのような機能を考慮する必要がなくなるように、ネットワークインタフェースにより自動的に考慮される。チャンル毎のヘッダ数とバッファサイズとの間のトレードオフが実行可能である。
すなわち、パケット長が閾値を超える場合、及び/又は現在のクレジット値がクレジット閾値を超える場合、さらなる冗長ヘッダが挿入可能である。あるいは、若しくはさらに、追加的な冗長ヘッダの挿入は、スロットテーブルの付加ビットの存在に従って実行することが可能である。スロットテーブルにおける付加ビットの使用は、ユニットU1が要求されないという効果を有する。
本発明はまた、単一のチップ又は複数のチップに基づくデータ処理システムにより実現可能である。データ処理システムは、単一又は複数の上述した電子デバイスを有するようにしてもよい。
上記実施例は本発明を限定するものでなく例示するものであり、添付した請求項の範囲を逸脱することなく、当業者は他の多数の実施例を設計可能であるということに留意すべきである。請求項において、括弧内の参照符号は請求項を限定するものとして解釈されるべきでない。“有する”という単語は、請求項に列記した以外の要素又はステップの存在を排除するものでない。要素に先行する“ある”という単語は、そのような要素が複数存在することを排除するものでない。複数の手段を列記した装置クレームにおいて、これらの手段のいくつかは、単一かつ同一のハードウェアアイテムにより実現可能である。ある手段が互いに異なる従属クレームに記載されているという事実は、これらの手段の組み合わせが効果的に利用することができないことを示すものでない。
さらに、請求項の参照符号は、請求項の範囲を限定するものとして解釈されるべきでない。
図1aは、第1実施例によるNocの基本的なアーキテクチャを示す。 図1bは、パケットの構成の概略図を示す。 図2は、図1aによるNoCの一部の概略図を示す。 図3は、図1aによるNoCに対する連続するスロットの割当ての例を示す。 図4は、第1実施例による図1aによるNoCに対する連続するスロットの割当ての図を示す。 図5は、第2実施例による図1aによるNoCに対する連続するスロットの割当ての図を示す。 図6は、第3実施例による図1aによるNoCに対する連続するスロットの割当ての図を示す。 図7は、ネットワークインatフェースの基本的なアーキテクチャを示す。 図8は、図7によるネットワークインタフェースのヘッダ挿入ユニットのブロック図を示す。

Claims (9)

  1. 複数の処理ユニットと、
    前記複数の処理ユニットを接続するインターコネクト手段と、
    前記処理ユニットの1つと前記インターコネクト手段との間に配置され、前記処理ユニットと前記インターコネクト手段との間の通信を可能にする複数のインタフェース手段と、
    を有する電子デバイスであって、
    前記処理ユニット間の通信は、前記インタフェース手段と前記インターコネクト手段とを介したパケットベース通信であり、
    各パケットは、ペイロードに先行する第1ヘッダを有し、
    前記インタフェース手段は、フロー制御クレジット情報に基づき2つの処理ユニット間の通信フローを制御し、前記第1ヘッダを各パケットに挿入し、さらに要求されるフロー制御クレジット情報の量に従って、クレジットデータレートがコンシューマデータレート未満となるのを回避するのに十分な数の第2ヘッダをパケットに挿入するフロー制御手段を有する電子デバイス。
  2. 前記フロー制御手段は、前記第2ヘッダを所定の位置に挿入するよう構成される、請求項1記載の電子デバイス。
  3. 前記インタフェース手段は、フロー制御情報を有するスロットテーブルを有し、
    前記フロー制御手段は、前記スロットテーブルに格納されているフロー制御情報に従って前記第2ヘッダを挿入するよう構成される、請求項1記載の電子デバイス。
  4. 前記フロー制御手段は、前記フロー制御クレジット情報が所定値を超える場合、前記第2ヘッダを挿入するよう構成される、請求項1記載の電子デバイス。
  5. 前記フロー制御手段は、所定の位置に前記第2ヘッダを挿入し、前記インタフェース手段に配置されるスロットテーブルに格納されているフロー制御情報に従って前記第2ヘッダを挿入し、及び/又は前記フロー制御クレジット情報が所定値を超える場合、前記第2ヘッダを挿入するよう構成される、請求項1記載の電子デバイス。
  6. 複数の処理ユニットと、前記複数の処理ユニットを接続するインターコネクト手段と、前記処理ユニットの1つと前記インターコネクト手段との間に配置され、前記処理ユニットと前記インターコネクト手段との間の通信を可能にする複数のインタフェース手段とを有する電子デバイスであって、前記処理ユニット間の通信は、前記インタフェース手段と前記インターコネクト手段とを介したパケットベース通信であり、各パケットは、ペイロードに先行する第1ヘッダを有する電子デバイスにおけるフロー制御方法であって、
    フロー制御クレジット情報に基づき2つの処理ユニット間の通信フローを制御するステップと、
    前記第1ヘッダを各パケットに挿入するステップと、
    さらに要求されるフロー制御クレジット情報の量に従って、クレジットデータレートがコンシューマデータレート未満となるのを回避するのに十分な数の第2ヘッダをパケットに挿入するステップと、
    を有する方法。
  7. 前記第2ヘッダは、所定の位置に挿入される、請求項6記載の方法。
  8. 前記第2ヘッダは、前記インタフェース手段におけるフロー制御情報を有するスロットテーブルに格納される前記フロー制御情報に従って挿入される、請求項6記載の方法。
  9. 前記第2ヘッダは、前記フロー制御クレジット情報が所定値を超える場合に挿入される、請求項6記載の方法。
JP2008506006A 2005-04-13 2006-04-03 電子デバイス及びフロー制御方法 Expired - Fee Related JP4791530B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05102914 2005-04-13
EP05102914.8 2005-04-13
PCT/IB2006/051002 WO2006109207A1 (en) 2005-04-13 2006-04-03 Electronic device and method for flow control

Publications (2)

Publication Number Publication Date
JP2008536430A JP2008536430A (ja) 2008-09-04
JP4791530B2 true JP4791530B2 (ja) 2011-10-12

Family

ID=36685851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506006A Expired - Fee Related JP4791530B2 (ja) 2005-04-13 2006-04-03 電子デバイス及びフロー制御方法

Country Status (5)

Country Link
US (1) US20090122703A1 (ja)
EP (1) EP1875681A1 (ja)
JP (1) JP4791530B2 (ja)
CN (1) CN101160852A (ja)
WO (1) WO2006109207A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2904445B1 (fr) * 2006-07-26 2008-10-10 Arteris Sa Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce
WO2008038235A2 (en) * 2006-09-27 2008-04-03 Ecole Polytechnique Federale De Lausanne (Epfl) Method to manage the load of peripheral elements within a multicore system
CN101075961B (zh) * 2007-06-22 2011-05-11 清华大学 片上网络设计用的一种自适应打包方法
US20090109996A1 (en) * 2007-10-29 2009-04-30 Hoover Russell D Network on Chip
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US20090125703A1 (en) * 2007-11-09 2009-05-14 Mejdrich Eric O Context Switching on a Network On Chip
US8261025B2 (en) 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US8526422B2 (en) * 2007-11-27 2013-09-03 International Business Machines Corporation Network on chip with partitions
US7903642B2 (en) * 2007-12-04 2011-03-08 Nokia Corporation Multi-processor architecture for a device
US8490110B2 (en) * 2008-02-15 2013-07-16 International Business Machines Corporation Network on chip with a low latency, high bandwidth application messaging interconnect
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US8423715B2 (en) 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US20090282211A1 (en) * 2008-05-09 2009-11-12 International Business Machines Network On Chip With Partitions
US8392664B2 (en) * 2008-05-09 2013-03-05 International Business Machines Corporation Network on chip
US20090282419A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip
US8494833B2 (en) * 2008-05-09 2013-07-23 International Business Machines Corporation Emulating a computer run time environment
US8438578B2 (en) * 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US20090307408A1 (en) * 2008-06-09 2009-12-10 Rowan Nigel Naylor Peer-to-Peer Embedded System Communication Method and Apparatus
US8195884B2 (en) 2008-09-18 2012-06-05 International Business Machines Corporation Network on chip with caching restrictions for pages of computer memory
US8045472B2 (en) 2008-12-29 2011-10-25 Apple Inc. Credit management when resource granularity is larger than credit granularity
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
WO2014065879A1 (en) * 2012-10-22 2014-05-01 Venkatraman Iyer High performance interconnect physical layer
US9524261B2 (en) 2012-12-21 2016-12-20 Apple Inc. Credit lookahead mechanism
US9571402B2 (en) * 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US9473388B2 (en) 2013-08-07 2016-10-18 Netspeed Systems Supporting multicast in NOC interconnect
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US9568970B1 (en) 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
US20170116154A1 (en) * 2015-10-23 2017-04-27 The Intellisis Corporation Register communication in a network-on-a-chip architecture
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
US11036660B2 (en) * 2019-03-28 2021-06-15 Intel Corporation Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices
US20220231962A1 (en) * 2019-05-23 2022-07-21 Hewlett Packard Enterprise Development Lp System and method for facilitating data request management in a network interface controller (nic)
US11899984B1 (en) * 2022-07-26 2024-02-13 Beijing Tenafe Electronic Technology Co., Ltd. Virtual queue for messages
US11907147B1 (en) 2022-07-28 2024-02-20 Beijing Tenafe Electronic Technology Co., Ltd. Programmable message inspection engine implemented in hardware that generates an output message using a content modification plan and a destination control plan

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779321B2 (ja) * 1987-09-18 1995-08-23 日本電気株式会社 フレーム伝送方法
US5432824A (en) * 1994-07-06 1995-07-11 Mitsubishi Electric Research Laboratories, Inc. Credit/rate-based system for controlling traffic in a digital communication network
JP2964937B2 (ja) * 1996-01-08 1999-10-18 日本電気株式会社 適応クレジット制御型転送方法
US6046979A (en) * 1998-05-04 2000-04-04 Cabletron Systems, Inc. Method and apparatus for controlling the flow of variable-length packets through a multiport switch
US7305486B2 (en) * 2000-06-30 2007-12-04 Kanad Ghose System and method for fast, reliable byte stream transport
JP3525867B2 (ja) * 2000-07-07 2004-05-10 日本電気株式会社 通信装置および通信端末
US6826147B1 (en) 2000-07-25 2004-11-30 Nortel Networks Limited Method and apparatus for aggregate flow control in a differentiated services network
SE522704C2 (sv) * 2000-10-09 2004-03-02 Ericsson Telefon Ab L M Överföring av ljuddata och icke ljuddata mellan en bärbar ch kommunikationsapparat och en extern terminal
US20020087720A1 (en) * 2000-12-28 2002-07-04 Davis Arlin R. System and method for communications management and control over an unreliable communications network
US6975593B2 (en) * 2001-04-03 2005-12-13 Sun Microsystems, Inc. Method for triggering flow control packets
US7085846B2 (en) * 2001-12-31 2006-08-01 Maxxan Systems, Incorporated Buffer to buffer credit flow control for computer network
JP3486182B2 (ja) * 2002-01-17 2004-01-13 和田 耕一 通信装置及びその通信制御方法とプログラム
JP2006502642A (ja) * 2002-10-08 2006-01-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランザクションを確立するための集積回路および方法
CN101483454B (zh) * 2002-12-20 2013-07-24 美商内数位科技公司 移动网络中以媒体存取控制层调度数据传输
US7047310B2 (en) * 2003-02-25 2006-05-16 Motorola, Inc. Flow control in a packet data communication system
WO2005008978A1 (ja) * 2003-07-18 2005-01-27 Fujitsu Limited 送信主導型フロー制御装置
JP4686539B2 (ja) * 2004-04-05 2011-05-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路及びタイムスロット割当て方法

Also Published As

Publication number Publication date
US20090122703A1 (en) 2009-05-14
EP1875681A1 (en) 2008-01-09
CN101160852A (zh) 2008-04-09
WO2006109207A1 (en) 2006-10-19
JP2008536430A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4791530B2 (ja) 電子デバイス及びフロー制御方法
US20080205432A1 (en) Network-On-Chip Environment and Method For Reduction of Latency
US8077603B2 (en) IEEE 1394 gateway for fault-tolerant communication
US8531968B2 (en) Low cost implementation for a device utilizing look ahead congestion management
Feliciian et al. An asynchronous on-chip network router with quality-of-service (QoS) support
US20080186998A1 (en) Network-On-Chip Environment and Method for Reduction of Latency
US8619622B2 (en) Network on chip with quality of service
US7352765B2 (en) Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control
JP4995101B2 (ja) 共有リソースへのアクセスを制御する方法及びシステム
EP1891778B1 (en) Electronic device and method of communication resource allocation.
EP1249978B1 (en) Device and method for transmission in a switch
US20080232387A1 (en) Electronic Device and Method of Communication Resource Allocation
US20080123541A1 (en) Method For Allocating Data To At Least One Packet In An Integrated Circuit
US7990898B2 (en) IEEE 1394 network for deterministic and/or fault-tolerant communication
JP4758476B2 (ja) 集積回路及び集積回路上のネットワークにおける調停方法
US20050063308A1 (en) Method of transmitter oriented link flow control
US7631137B2 (en) Data processing system and method for converting and synchronising data traffic
US20050063305A1 (en) Method of updating flow control while reverse link is idle
US20050063306A1 (en) Method of early buffer return
Wikander A multi-chip architecture for high-capacity packet switching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees