JP2582598B2 - 不定形通信網のノード装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、通信網の制御、とくに不定形通信網のノー
ド装置に関する。

従来技術 不定形通信網は、本願の出願人と同じ出願人による特
許出願、たとえば特開昭58−139543に提案されている。
これは、多入力一出力信号の通信制御要素をノードとし
て多結合構造に接続して通信網を構成し、各ノードでは
ディジタル信号を先着順論理により転送する通信網形態
をとっている。

同じ出願人による特願昭61−218026（特開昭63−7434
9号公報）では、ノードに出入りする各チャネル間の接
続ゲートを遊休状態にて閉成しておき、先着入力の検出
でそれ以外のチャネルの接続ゲートを断とし、パケット
の欠落を防止している。各ノードでは、ある入力チャネ
ルで先着入力を検出すると、それに対応する出力チャネ
ルにアクティブ信号を返送する機能を有する。アクティ
ブ信号を返送されたノードはこれによって、往信号を送
出した出力チャネルが相手のノードにおいて先着入力チ
ャネルとして認識されたことがわかる。

このような従来の不定形通信システムは、いずれもシ
リアル通信に対応したものである。したがって、パラレ
ル通信をサポートするためには、ホストから出力される
パラレル信号をシリアル信号に変換し、シリアル信号の
形でシステムに入力していた。

目 的 本発明はこのような従来技術の欠点を解消し、パラレ
ル信号を直接スイッチングできる不定形通信網のノード
装置を提供することを目的とする。

構 成 本発明は上記の目的を達成させるため、端末またはノ
ード装置への送信線と送信線に対応する受信線とを含む
伝送路に接続されるノード装置であって、それぞれ受信
線が接続される複数の入力手段と、それぞれ送信線が接
続される複数の出力手段と、入力手段と出力手段を接続
する接続手段と、接続手段を制御して入力手段を選択的
に出力手段に接続させる制御手段とを有する不定形通信
網のノード装置において、制御手段は、入力手段に接続
され前記入力手段のうち最先に信号の到来した入力手段
を識別する入力検出手段を含み、制御手段は、接続手段
を制御して、入力手段のうちすでに設定されている通信
に含まれない伝送路について遊休状態にある入力手段を
前記出力手段のうち少なくとも入力手段に対応する出力
手段を除く全出力手段に接続し、入力検出手段における
識別に応動して接続手段を制御し、前記入力手段のうち
識別された入力手段を除く全入力手段について出力手段
との間の接続を断とし、これによって前記識別された入
力手段から前記出力手段のうちこの識別された入力手段
に対応するもの以外の全出力手段へ信号を転送させ、接
続手段は、前記入力手段のうちの複数を、また前記出力
手段のうちの複数を、それぞれ１単位として接続動作を
行ない、制御手段が１単位の入力手段に含まれる少なく
とも１つの入力手段に到来する入力信号に応動して接続
手段を制御することによって、接続手段は、１単位の入
力手段を１単位の出力手段に接続する不定形通信網のノ
ード装置を特徴とする。

以下、本発明をその実施例に基づいて具体的に説明す
る。

本発明によるノード装置を適用した不定形通信網は、
第６図に例示するようにノード装置10が伝送路12によっ
て２次元または３次元に格子状に接続される格子状通信
網として有利に実現されるが、その網構成は本質的に不
定形である。たとえば線形、ループ状など他の形状の網
構成をとってもよい。

ノード装置10には複数の、この例では８本の入出力ポ
ートが設けられ、それらには伝送路12を介して他のノー
ド装置10、および（または）端末14が接続可能である。
入出力ポートの数に制限はなく、少なくとも１つ以上あ
ればよい。ノード装置10は、入出力ポートの容量内であ
れば、伝送路12を介して接続されるノード装置10や端末
14の数に制限はない。また、網全体を単一のノード装置
10にて形成してもよく、また、複数のノード装置10をた
とえば単一の印刷配線板に搭載して全体をあたかも１つ
のノード装置として扱い、実質的な入出力ポート容量を
増大させてもよい。

端末14は、本実施例では非同期にてデータを送受信可
能な端末装置であり、パソコンなどの処理システム、フ
ァイルステーションやプリントステーションなどのサー
ビスステーションなどを含む。データはメッセージパケ
ットの形で転送されるのが有利である。端末14は後述の
ように、全二重端末の場合、自局宛てのパケットを受信
すると直ちに応答信号を送出する方式のものが有利に使
用される。

伝送路12は、たとえば光ファイバによる光伝送路、ま
たは撚り線や同軸ケーブルなどの電気伝送路であり、本
実施例ではデータがアナログまたはディジタルで伝送さ
れる。これは全二重構成をとっている。ノード装置10と
端末14の間の伝送路12は、半二重構成をとってもよい。
また、トラヒックに応じてノード装置10相互間の伝送路
12を複数本設けてもよい。

第１図を参照すると、ノード装置10は、伝送路12から
の受信線が接続される入力ポート（Ｉ−PORT）20と、伝
送路12への送信線が接続される出力ポート（Ｏ−PORT）
30を有し、両者がスイッチングゲート部（SGU）40を介
して相互に接続されている。入力ポート20は本実施例で
は８つの受信ないしは入力チャネルを有し、また出力ポ
ート30はこれに対応して８つの送信ないしは出力チャネ
ルを有する。これによってノード装置10には、伝送路12
を介して他のノード装置10や端末14を全体で８つまで接
続可能である。それぞれの出力チャネルは、それと同じ
番号の、すなわち「対応する」出力チャネルが同じ方路
の伝送路12に接続される。

スイッチングゲート部40は、任意の入力チャネルを任
意の出力チャネルに選択的に相互接続するゲート回路で
ある。入力ポート20はまた、制御ゲート部（CGU）50を
介して開始制御部（SAU）60および終了制御部（EAU）70
に接続されている。制御ゲート部50は、入力ポート20か
らの信号を開始制御部60に、また開始制御部60、障害記
憶部（DMU）210および終了制御部70からの制御信号をス
イッチングゲート部40および終了制御部70に適切に接続
制御するゲート回路である。開始制御部60は、入力信号
が最先に到来した入力チャネルを識別し、また各入力チ
ャネルに入力信号があるか否かの検出を行なう機能部で
ある。終了制御部70は、すでに設定されている通信径路
の入力チャネルに入力信号がなくなったことを検出して
その通信の終了処理を行なう回路である。スイッチング
ゲート部40、開始制御部60および終了制御部70は、ゲー
トセットバス80により相互に接続されている。

スイッチングゲート部40にはまた、アクティブ信号を
送出するためのアクティブ信号送出部（AFU）200が接続
され、これは開始制御部60にも接続されている。開始制
御部60および終了制御部70にはまた、障害が発生したチ
ャネルを記憶する障害記憶部210が接続されている。障
害記憶部210はゲートセットバス80にも接続されてい
る。

スイッチングゲート部40、制御ゲート部50、開始制御
部60、終了制御部70、アクティブ信号送出部200および
障害記憶部210は、それらを含む本装置全体を制御する
シーケンス制御部（SCU）90によって制御される。

スイッチングゲート部40の特定の構成は、簡略のため
入出力各４チャネルの場合を第２図に示すように、出力
チャネル数に対応した、すなわちこの例では４つの４入
力NANDゲート42を有する。それらの１つの入力端子に
は、アクティブ信号出力部200からの信号線125が接続さ
れている。この構成例は、同時に２本の信号線を使用し
て２ビット並列に通信を行なうパラレル通信用の回路で
ある。これは、説明の簡略のために２本の信号線ａおよ
びｂによる並列通信に適用した例であり、合計８本の信
号線、つまり４ポートを収容している。本発明によれ
ば、他のいかなる本数の並列通信でも同様にしてスイッ
チングゲート部40が構成される。

スイッチングゲート部40はさらに、合計で4x（４−
１）個の２入力NANDゲート44および200と、4x（４−
１）/2のSR型フリップフロップ46、ANDゲート48および
排他的論理和（EXOR）ゲート49とが図示のように接続さ
れて構成されている。

このスイッチングゲート部40は、図示のように１つの
ポートについて信号線ａおよびｂの２種類設けられてい
る。より詳細には、たとえば入力ポート＃０は入力信号
線０−ａおよび０−ｂで１組すなわち１単位であり、両
信号線にて信号が並列に転送される。また出力ポートに
ついても、たとえば＃２は出力信号線０−ａおよび０−
ｂで１組であり、やはり両信号線にて信号が同時に並列
に転送される。

後述の説明でわかるように本実施例では、信号線ａが
動作上「主」であり、同ｂが「従」となる。本実施例で
はスイッチングゲート部40以外の他のユニットには、入
力ポートおよび出力ポートとしての信号はすべて、ａ側
のものが用いられ、ｂ側の信号がそれに用いられること
はない。したがって、スイッチングゲート部40以外のユ
ニットは、各ポートの主たるａ側だけをスイッチするよ
うに動作し、従となるｂ側の信号についてそれらのユニ
ットは、これが存在しているのか、またこれが何本ある
かなどについては一切関知しないように構成されてい
る。従となる信号線のスイッチングについては、スイッ
チングゲート部40においてａ側のスイッチに応動して、
その従となる信号線のスイッチを動作させるように行な
われる。

より詳細には、ａ側について各入力チャネルの２入力
ANDゲート41の出力43は、各出力チャネルのうちそれぞ
れに対応するものを除くすべての出力チャネルの４入力
NANDゲート42の１つの入力にNANDゲート44を介して共通
に接続されている。さらに、NANDゲート44の前段には、
入力チャネル数に対応した、すなわちこの例では４つの
２入力ANDゲート41が同202とともに配設されている。

ｂ側についても同様に、各入力チャネルの２入力AND
ゲート202の出力206は、各出力チャネルのうちそれぞれ
に対応するものを除くすべての出力チャネルの３入力NA
NDゲート204の１つの入力にNANDゲート200を介して共通
に接続されている。さらに、NANDゲート200の前段で
は、この例では４つの２入力ANDゲート41とともに同202
の一方の入力45が制御ゲート部50から付勢されると、入
力ポート20とスイッチングゲート部40の内部回路が選択
的に接続される。

相互接続する入出力チャネルが指定され、ゲートセッ
トバス80の指定されたチャネルの制御線が高レベルにな
ると、スイッチングゲート部40は、シーケンス制御部90
からのWRITE 0入力の負のクロック信号に応動して両チ
ャネル間を相互接続する。指定されたチャネルと指定さ
れていないチャネルの間の接続は断とする。また、この
とき指定されなかったチャネルについては、当時の接続
状態を保持する。これによって、１つのノード装置10で
同時に複数の入出力チャネルの組合せについての通信径
路を許容するマルチチャネル接続が行なわれる。

このようにして、一回の制御で全NANDゲート44の状態
を設定することができる。またこの構成によれば、NAND
ゲート44の状態を保持するための機能部、すなわちフリ
ップフロップ46の数を最小にすることができる。

このようなスイッチングゲート部40の構成を簡略に表
現したのが第３図である。同図において、縦線および横
線は信号線を示し、横線が入力ポートからの入力、縦線
が出力ポートへの出力を示す。これらお信号線の交点に
ある正方形および円の信号がスイッチの配置とタイプを
示している。正方形の記号は、スイッチングゲート部40
のNANDゲート44、NADゲート48、EXORゲート49およびSR
フリップフロップ46を含むスイッチを示し、円の信号は
その他のNANDゲート200とNANDゲート44を示している。
信号線の交点上に何の記号もない箇所はスイッチが設け
られていない。これらのスイッチが導通しているとき
は、その横線が縦線と接続され、信号が入力ポートから
出力ポートへ流れる。

同図にて曲線で示すように、ａ側とｂ側、および対角
線を基準として対称の位置にある交点のスイッチは、常
に同時に動作する。したがって、一般には信号線の各交
点にSRフリップフロップ46を配設してそれらのスイッチ
の動作状態を保持するように構成してもよいが、本実施
例では記憶保持素子としてのフリップフロップはそれら
１組の交点について１つだけを残して他は設けていな
い。また、自己のポートに信号を折り返すことも本実施
例では必要ないので、対角線上の交点にもフリップフロ
ップは設けられていない。このような構成により回路構
成が大幅に簡略化されている。

特定の２つの入出力ポートがスイッチングゲート部40
にて接続されている状態が第４図に示されている。この
例では、ポート＃０が同＃２と接続されている。

本ノード装置10はアクティブ信号出力部200を有し、
これは、自局ノードとその入出力チャネルが正常に動作
している、すなわちアクティブであることを示す「アク
ティブ信号」を発生する機能部である。アクティブ信号
は、その信号長以外は一切制限されない。その信号長
は、開始制御部60のフリップフロップを動作させるのに
必要な最小の時間より長く、後述の第１の期間からリン
ク時定数を引いた長さより短く設定される。

開始制御部60の特定の構成は、先着入力信号検出部お
よび入力信号検出部からなる。先着入力信号検出部は、
最初に入力信号が到来したチャネルを先着順論理に従っ
て識別する機能部である。入力信号検出部は、入力ポー
ト20に入力信号が到来したか否かを検出する回路であ
る。

シーケンス制御部90は第１および第２の所定の期間を
規定する。第１の所定の期間は、「リンク時定数」と
「アクティブ検出時定数」の和に相当し、同じ送信源か
らの最初の、すなわち第１番目の往信号の検出から開始
する時間であり、他の径路を通ってきた同一の第１番目
の往信号や、アクティブ信号の到来の有無を検出するこ
とにより、障害ポートを検出するための時間である。そ
の長さは、隣接ノード装置10間または対端末14間の最大
許容距離を往復する伝搬遅延時間と、アクティブ信号に
要する時間との和に実質的に等しく設定される。通常は
これに若干の余裕時間が付加される。この時間内にアク
ティブ信号が終了する。

第２の所定の期間、すなわち「入力信号検出時定数」
は、第１の所定の期間の終了から始まり、他の径路を通
ってきた同一の第１番目の往信号と衝突を起した他の第
１の往信号の信号検出時間であり、アクティブ信号は終
了している。その長さは、たとえば、マンチェスタコー
ディングの場合は１ビット、NRZIで連続６ビットの
「１」に「０」を装入する符号化則の場合は７ビット以
上の時間長をとる。通常はこれに若干の余裕時間が付加
され、それらの２倍、すなわちそれぞれ２ビットまたは
14ビットの時間長に設定される。

通信の終了は、終了制御部70において通信終了検出時
定数による時間だけ信号のない状態、または所定の論理
状態が継続したことによって識別される。「通信終了検
出時定数」、すなわち第３の所定の期間は、往信号また
は復信号のあとにそれ以上信号が続かず、全２重通信の
場合の通信の不成立、および通信が終了したことを検出
するための信号検出時間である。その長さは、マンチェ
スタコーディングの場合は１ビット、NRZIで連続６ビッ
トの「１」に「０」を挿入する符号化則の場合は７ビッ
ト以上の時間長をとる。通常はそれらの２倍、すなわち
それぞれ２ビットまたは14ビットの時間長に設定され
る。通常はこれに若干の余裕時間が付加される。

本実施例の場合、「ネットワーク時定数」、すなわち
第４の所定の期間は、半２重通信、全２重通信と半２重
通信を含む場合の通信の不成立、通信の終了を検出する
ための、信号の有無を検出するのに要する時間である。
その長さは、最大実効ネットワーク長を往復する伝搬遅
延時間と、端末が往信号または復信号を受信し始めてか
ら復信号または往信号を送信するのに要する時間との和
に実質的に等しく設定される。通常はこれに若干の余裕
時間が付加される。

通信の終了を含めてその他の制御は、主となるａ側か
らの信号を監視することによって行なわれる。ｂ側の信
号監視は行なわなくてもよい。しかし、ａ側およびｂ側
の双方の信号線について監視するように構成してもよ
い。その場合、１つの方路に含まれる、すなわち、同時
にパラレル通信されるすべての信号線に信号がなくなっ
たことを検出して通信の終了と判断し、それらの信号線
のいずれかから信号が到来するとスイッチングゲート部
40が動作を開始するようにするのであれば、スイッチン
グゲート部40以外のユニットへの出力ポートについての
制御入力を、各ポートのすべての入力信号線の論理和を
とったものとするように構成すればよい。その構成例を
第５図に示す。

同図の構成例では、各ポートについて同時にパラレル
通信されるａおよびｂの２本の入力信号線の論理和をOR
ゲート220でとり、スイッチングゲート部40以外のユニ
ット、たとえば制御ゲート部50および終了制御部70への
出力ポートについての制御入力としてこれを供給する。

以上のような構成を、並列通信すべき信号線の数に応
じて拡張することによって、任意の本数のパラレル通信
に対応することができる。たとえば、スイッチングゲー
ト部40をノード装置10に着脱可能に構成し、入出力ポー
トの数が異なるスイッチングゲート部40を用意して接続
することによって、従となるポートの数が可変となるよ
うにしてもよい。

効 果 従来ではパラレル信号はシリアル信号に変換してから
でないと不定形通信網を利用できなかったが、本発明に
よればこのようにパラレル信号のまま利用することがで
き、パラレル−シリアル変換器を設ける必要がない。本
発明は、ローカルエリアネットワークのOSI物理レイヤ
ーネットワークレイヤのみならず、公衆回線網の網およ
び網制御にも効果的に適用される。

【図面の簡単な説明】

第１図は本発明による不定形通信網のノード装置の実施
例を示す機能ブロック図、 第２図は同ノード装置におけるスイッチングゲート部の
特定の回路構成例を示す回路図、 第３図は同スイッチングゲート部の構成を簡略に表現し
た模式図、 第４図は特定の２つの入出力ポートがスイッチングゲー
ト部にて接続されている状態を模式的に示す模式図、 第５図は、同ノード装置においてパラレル信号の全部を
スイッチング制御部以外の要素の制御に利用する場合の
特定の構成例を示す機能ブロック図、 第６図は本発明を格子状通信網に適用した通信網構成の
例を示す中継方式図である。 主要部分の符号の説明 10……ノード装置 40……スイッチングゲート部 50……制御ゲート部 60……開始制御部 70……終了制御部 80……ゲートセットバス 90……シーケンス制御部 200……アクティブ信号出力部 210……障害記憶部 ０−a,0−ｂ……入出力チャネル

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】端末またはノード装置への送信線と該送信
   線に対応する受信線とを含む伝送路に接続されるノード
   装置であって、 それぞれ該受信線が接続される複数の入力手段と、 それぞれ該送信線が接続される複数の出力手段と、 該入力手段と該出力手段を接続する接続手段と、 該接続手段を制御して該入力手段を選択的に該出力手段
   に接続させる制御手段とを有する不定形通信網のノード
   装置において、 前記制御手段は、 前記入力手段に接続され、該入力手段のうち最先に信号
   の到来した入力手段を識別する入力検出手段を含み、 前記制御手段は、 前記接続手段を制御して、前記入力手段のうちすでに設
   定されている通信に含まれない伝送路について遊休状態
   にある入力手段を前記出力手段のうち少なくとも該入力
   手段に対応する出力手段を除く全出力手段に接続し、 前記入力検出手段における識別に応動して前記接続手段
   を制御し、前記入力手段のうち該識別された入力手段を
   除く全入力手段について出力手段との間の接続を断と
   し、これによって該識別された入力手段から前記出力手
   段のうち該識別された入力手段に対応するもの以外の全
   出力手段へ前記信号を転送させ、 前記接続手段は、前記入力手段のうちの複数を、また前
   記出力手段のうちの複数を、それぞれ１単位として前記
   接続動作を行ない、 前記制御手段が該１単位の入力手段に含まれる少なくと
   も１つの入力手段に到来する入力信号に応動して前記接
   続手段を制御することによって、該接続手段は、該１単
   位の入力手段を１単位の出力手段に接続することを特徴
   とする不定形通信網のノード装置。
2. 【請求項２】特許請求の範囲第１項記載の装置におい
   て、前記制御手段は、前記１単位の入力手段の１つに到
   来する入力信号に応動して前記接続手段を制御すること
   を特徴とするノード装置。
3. 【請求項３】特許請求の範囲第１項記載の装置におい
   て、前記制御手段は、前記１単位の入力手段のすべてに
   到来する入力信号に応動して前記接続手段を制御するこ
   とを特徴とするノード装置。
4. 【請求項４】特許請求の範囲第１項記載の装置におい
   て、前記接続手段は、前記１単位の入力手段のうちの１
   つが主となり、残りが従となって前記接続動作を行な
   い、該主となる入力手段からの信号によって動作して該
   主となる入力手段を前記１単位の出力手段の１つに接続
   するとともに、従となる入力手段を該１単位の出力手段
   の残りのものに接続することを特徴とするノード装置。
5. 【請求項５】特許請求の範囲第１項記載の装置におい
   て、前記制御手段は、前記主となる入力手段を監視して
   通信の終了を制御することを特徴とするノード装置。
6. 【請求項６】特許請求の範囲第４項記載の装置におい
   て、前記制御手段は、前記１単位の入力手段をすべて監
   視して通信の終了を制御することを特徴とするノード装
   置。
7. 【請求項７】特許請求の範囲第１項ないし第６項のいず
   れかに記載の装置において、前記接続手段は該ノード装
   置に着脱可能に接続され、入出力手段の数が異なる接続
   手段を接続することによって前記従となる入力手段の数
   が変更可能であることを特徴とするノード装置。