JPH0683261B2 - ヘッダ駆動形パケット交換機 - Google Patents
ヘッダ駆動形パケット交換機Info
- Publication number
- JPH0683261B2 JPH0683261B2 JP12947187A JP12947187A JPH0683261B2 JP H0683261 B2 JPH0683261 B2 JP H0683261B2 JP 12947187 A JP12947187 A JP 12947187A JP 12947187 A JP12947187 A JP 12947187A JP H0683261 B2 JPH0683261 B2 JP H0683261B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- packet
- input
- header
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概 要〕 システムに必要な全入出回線を分割して、それぞれ分割
した入回線毎に入モジュールと、出回線毎に出モジュー
ルとの２段構成を採用し、各入モジュールでパケットに
出モジュール・出回線情報を付加して順次、当該出モジ
ュールから出回線へデータパケットの転送を行って、大
容量化に対処でるきるようにしたヘッダ駆動形パケット
交換機である。
した入回線毎に入モジュールと、出回線毎に出モジュー
ルとの２段構成を採用し、各入モジュールでパケットに
出モジュール・出回線情報を付加して順次、当該出モジ
ュールから出回線へデータパケットの転送を行って、大
容量化に対処でるきるようにしたヘッダ駆動形パケット
交換機である。
本発明は、パケット交換機に関し、特にISDN（ディジタ
ル総合サービス網）やパケット網における高速パケット
交換ノード（非X.25プロトコルベース）でのヘッダ駆動
形のパケット交換機に関するものである。
ル総合サービス網）やパケット網における高速パケット
交換ノード（非X.25プロトコルベース）でのヘッダ駆動
形のパケット交換機に関するものである。
近年の高速通信に対応するため、パケット形式によるデ
ィジタルデータ通信は益々その必要性が高まっている
が、パケット交換処理能力の向上且つ高速化のため、パ
ケットヘッダに基づいてハードウェア自律で回線交換形
スイッチによるパケット交換を行うというヘッダ駆動形
パケット交換機の実用化が要求されて来ている。
ィジタルデータ通信は益々その必要性が高まっている
が、パケット交換処理能力の向上且つ高速化のため、パ
ケットヘッダに基づいてハードウェア自律で回線交換形
スイッチによるパケット交換を行うというヘッダ駆動形
パケット交換機の実用化が要求されて来ている。
第６図は本出願人が特願昭62−36736号（出願日：昭和6
2年２月19日）において既に提案したヘッダ駆動形パケ
ット交換機を概念的に示したもので、図中、IBは入回線
対応に接続されたデータパケットDP用の入力バッファ、
SW1は入力バッファIBの各出力を入力するスイッチ機
構、PHはスイッチ機構SW1を介して入力バッファIB、即
ち入回線に非対応に設置されているパケットヘッダ処理
回路であって入力バッファIBのデータパケットDPのヘッ
ダ情報に基づいてヘッダ情報の書き替えと出回線へのデ
ータパケットのルーチング情報の付加を行うもの、CTL1
は転送要求のあった入力バッファIBと空のパケットヘッ
ダ処理回路PHとの接続及びデータパケットDPの転送を制
御する制御器、SW2はスイッチ機構、OBは出力バッフ
ァ、CTL2はパケットヘッダ処理回路PHとこのパケットヘ
ッダ処理回路PH内のデータパケットを、転送すべき出回
線に接続された出力バッファOBとの接続及びそのデータ
パケットDP′の転送を制御する制御器、SGUは呼制御パ
ケット終端装置、そしてCPUは呼制御パケット終端装置S
GUからの呼制御パケットによりパケットヘッダ処理回路
PH内のルーチング変換テーブル（第７図参照）の呼毎の
設定を行う演算処理装置、である。
2年２月19日）において既に提案したヘッダ駆動形パケ
ット交換機を概念的に示したもので、図中、IBは入回線
対応に接続されたデータパケットDP用の入力バッファ、
SW1は入力バッファIBの各出力を入力するスイッチ機
構、PHはスイッチ機構SW1を介して入力バッファIB、即
ち入回線に非対応に設置されているパケットヘッダ処理
回路であって入力バッファIBのデータパケットDPのヘッ
ダ情報に基づいてヘッダ情報の書き替えと出回線へのデ
ータパケットのルーチング情報の付加を行うもの、CTL1
は転送要求のあった入力バッファIBと空のパケットヘッ
ダ処理回路PHとの接続及びデータパケットDPの転送を制
御する制御器、SW2はスイッチ機構、OBは出力バッフ
ァ、CTL2はパケットヘッダ処理回路PHとこのパケットヘ
ッダ処理回路PH内のデータパケットを、転送すべき出回
線に接続された出力バッファOBとの接続及びそのデータ
パケットDP′の転送を制御する制御器、SGUは呼制御パ
ケット終端装置、そしてCPUは呼制御パケット終端装置S
GUからの呼制御パケットによりパケットヘッダ処理回路
PH内のルーチング変換テーブル（第７図参照）の呼毎の
設定を行う演算処理装置、である。
次にこの従来例の動作を説明する。
パケット端末装置（図示せず）からのデータパケットDP
は入回線を通って入力バッファIBに蓄積される。このデ
ータパケットDPは、パケットデータとしてのユーザデー
タDTとパケットヘッダ情報としてのバーチャルコール番
号VCから構成されており、入力バッファIBにおいて入回
線番号が付加される。制御器CTL1は空のパケットヘッダ
処理回路PHを見付出して入力バッファIBのうちの転送要
求の競合整理を行って１つの入力バッファを決定すると
ともにスイッチ機構SW1を制御して入力バッファIB−パ
ケットヘッダ処理回路PH間の接続を行う。これにより、
入回線番号が付加されたデータパケットDPが、捕捉され
たパケットヘッダ処理回路PHに転送される。
は入回線を通って入力バッファIBに蓄積される。このデ
ータパケットDPは、パケットデータとしてのユーザデー
タDTとパケットヘッダ情報としてのバーチャルコール番
号VCから構成されており、入力バッファIBにおいて入回
線番号が付加される。制御器CTL1は空のパケットヘッダ
処理回路PHを見付出して入力バッファIBのうちの転送要
求の競合整理を行って１つの入力バッファを決定すると
ともにスイッチ機構SW1を制御して入力バッファIB−パ
ケットヘッダ処理回路PH間の接続を行う。これにより、
入回線番号が付加されたデータパケットDPが、捕捉され
たパケットヘッダ処理回路PHに転送される。
転送先のパケットヘッダ処理回路PHでは、着信したデー
タパケットDPの入回線番号とバーチャルコール番号VCと
により、呼制御パケットに応じて演算処理装置CPUによ
って既に作成されたルーチング変換テーブル（第７図参
照）を検索して対応する出回線番号と次バーチャルコー
ル番号を求め、メモリにこの出回線番号を書き込むとと
もにバーチャルコール番号を次バーチャルコール番号に
書き替える。
タパケットDPの入回線番号とバーチャルコール番号VCと
により、呼制御パケットに応じて演算処理装置CPUによ
って既に作成されたルーチング変換テーブル（第７図参
照）を検索して対応する出回線番号と次バーチャルコー
ル番号を求め、メモリにこの出回線番号を書き込むとと
もにバーチャルコール番号を次バーチャルコール番号に
書き替える。
制御器CTL2では、パケットヘッダ処理回路PHのメモリに
示されたルーチング情報としての出回線番号により当該
出回線に接続されるようにスイッチ機構SW2を制御す
る。
示されたルーチング情報としての出回線番号により当該
出回線に接続されるようにスイッチ機構SW2を制御す
る。
上記の従来のヘッダ駆動形パケット交換機では、データ
パケット毎のスイッチ（SW1、SW2）制御に対しソフトウ
ェアの関与無しでハードウェア自律の構成となってお
り、これ自体で大規模なデータパケットに対応できる優
れたパケット交換が実現できるものであるが、次の欠点
があった。
パケット毎のスイッチ（SW1、SW2）制御に対しソフトウ
ェアの関与無しでハードウェア自律の構成となってお
り、これ自体で大規模なデータパケットに対応できる優
れたパケット交換が実現できるものであるが、次の欠点
があった。
入回線、出回線数が増大したとき、即ち大伝送容量を
必要とするとき、又は処理するパケット数の増大によっ
て回線使用率が増大したとき、入力バッファIB又は出力
バッファOBと、パケットヘッダ処理回路PHとの接続制御
部を構成する制御器CLT1、CT2、及びスイッチ機構SW1、
SW2においてハードウェアに起因する動作限界（即ち使
用するLSIの処理速度限界）による動作上のボルトネッ
ク障害が発生する。
必要とするとき、又は処理するパケット数の増大によっ
て回線使用率が増大したとき、入力バッファIB又は出力
バッファOBと、パケットヘッダ処理回路PHとの接続制御
部を構成する制御器CLT1、CT2、及びスイッチ機構SW1、
SW2においてハードウェアに起因する動作限界（即ち使
用するLSIの処理速度限界）による動作上のボルトネッ
ク障害が発生する。
パケットヘッダ処理回路PHが回線非対応に設けられハ
ント形式で入力データパケットを捕捉するため、全ての
パケットヘッダ処理回路PHに同一のルーチング情報を呼
毎に同報通信で演算処理装置CPUより設定するが、伝送
容量（入回線）及び呼数が増大すると、パケットヘッダ
処理回路PH内において次バーチャルコール番号と出回線
番号を保持するメモリの容量が増大してしまう。
ント形式で入力データパケットを捕捉するため、全ての
パケットヘッダ処理回路PHに同一のルーチング情報を呼
毎に同報通信で演算処理装置CPUより設定するが、伝送
容量（入回線）及び呼数が増大すると、パケットヘッダ
処理回路PH内において次バーチャルコール番号と出回線
番号を保持するメモリの容量が増大してしまう。
従って、本発明の目的は、上記のパケットヘッダ処理回
路の回線非対応・ハント形式を維持した上で、伝送容量
の増大に対処できるヘッダ駆動形パケット交換機を実現
することにある。
路の回線非対応・ハント形式を維持した上で、伝送容量
の増大に対処できるヘッダ駆動形パケット交換機を実現
することにある。
第１図は上記の目的を達成するための本発明に係るヘッ
ダ駆動形パケット交換機を概念的に示した図で、このパ
ケット交換機は、必要なＮ本の全入及び出回線をそれぞ
れｎ本づつの入及び出回線に分割して接続されたｊ個の
入モジュールIMl〜IMj及び出モジュールOMl〜OMjで２段
構成されている。そして、各入モジュールIMl〜IMjは、
回線非対応にパケットヘッダ処理回路PHをハントし出回
線・出モジュール情報及びヘッダ情報の書き替えを行う
ハント制御部HCと、全出モジュールOMl〜OMjに対応して
設けられ、ハント制御部HCの同一出モジュールへの転送
をその要求順に行うためのリンク部Ll〜Ljとを有してい
る。また、各出モジュールOMl〜OMjは、ハント制御部HC
からのパケットのヘッダ情報に指示された出回線へのパ
ケット転送を行うものである。
ダ駆動形パケット交換機を概念的に示した図で、このパ
ケット交換機は、必要なＮ本の全入及び出回線をそれぞ
れｎ本づつの入及び出回線に分割して接続されたｊ個の
入モジュールIMl〜IMj及び出モジュールOMl〜OMjで２段
構成されている。そして、各入モジュールIMl〜IMjは、
回線非対応にパケットヘッダ処理回路PHをハントし出回
線・出モジュール情報及びヘッダ情報の書き替えを行う
ハント制御部HCと、全出モジュールOMl〜OMjに対応して
設けられ、ハント制御部HCの同一出モジュールへの転送
をその要求順に行うためのリンク部Ll〜Ljとを有してい
る。また、各出モジュールOMl〜OMjは、ハント制御部HC
からのパケットのヘッダ情報に指示された出回線へのパ
ケット転送を行うものである。
また、入−出モジュール間の転送線路が、入モジュール
のｎ本の入回線分の伝送容量に相当する伝送容量を有し
ていることが好ましい。
のｎ本の入回線分の伝送容量に相当する伝送容量を有し
ていることが好ましい。
第１図に示した本発明のヘッダ駆動形パケット交換機で
は、システム全体でＮ本の入回線及び出回線が必要であ
る時、これをｎ本づつにまとめてｊ（ｊ＝Ｎ÷ｎ）個の
入モジュールOMl〜OMj及び出モジュールOMl〜OMjで２段
構成してモジュールの処理能力を軽減し、各入モジュー
ルIMl〜IMjでは、ハント制御部HCにおいて従来例と同様
に回線非対応にパケットヘッダ処理回路PHをハント（捕
捉）した上、パケットの出回線・出モジュール情報及び
ヘッダ情報の書き替えを行ってその出モジュールに対応
したリンク部L1〜Ljに送られる。リンク部L1〜Ljは全出
モジュールOMl〜OMjに対応して設けられており、ハント
制御部HCの同一出モジュールへの転送をその要求順に行
うことによりパケットの廃棄・順序の逆転を防止する。
転送先の出モジュールOM1〜OMjは、ハント制御部HCから
のパケットのヘッダ情報に指示された出回線へパケット
を転送する。
は、システム全体でＮ本の入回線及び出回線が必要であ
る時、これをｎ本づつにまとめてｊ（ｊ＝Ｎ÷ｎ）個の
入モジュールOMl〜OMj及び出モジュールOMl〜OMjで２段
構成してモジュールの処理能力を軽減し、各入モジュー
ルIMl〜IMjでは、ハント制御部HCにおいて従来例と同様
に回線非対応にパケットヘッダ処理回路PHをハント（捕
捉）した上、パケットの出回線・出モジュール情報及び
ヘッダ情報の書き替えを行ってその出モジュールに対応
したリンク部L1〜Ljに送られる。リンク部L1〜Ljは全出
モジュールOMl〜OMjに対応して設けられており、ハント
制御部HCの同一出モジュールへの転送をその要求順に行
うことによりパケットの廃棄・順序の逆転を防止する。
転送先の出モジュールOM1〜OMjは、ハント制御部HCから
のパケットのヘッダ情報に指示された出回線へパケット
を転送する。
また、入−出モジュール間の転送線路が、入回線ｎ本分
の伝送容量に相当する伝送容量を有していれば、パケッ
ト交換機内（入モジュール−出モジュール間）でのバッ
ファビジーによるパケットの廃棄が無くパケット転送が
実現できる。
の伝送容量に相当する伝送容量を有していれば、パケッ
ト交換機内（入モジュール−出モジュール間）でのバッ
ファビジーによるパケットの廃棄が無くパケット転送が
実現できる。
以下、本願発明に係るヘッダ駆動形パケット交換機の実
施例を説明する。
施例を説明する。
第２図は第１図に示した本発明のヘッダ駆動形パケット
交換機の一実施例を示しており、この実施例では、第１
図に示した入モジュールIM1〜IMj内の各ハント制御部HC
は第６図に示した従来のヘッダ駆動形パケット交換機と
同様に、入力バッファIBと、制御器CTL1と、スイッチ機
構SW1と、パケットヘッダ処理回路PHと、で構成されて
いるが、但し本発明では、第６図の制御器CTL2、スイッ
チ機構SW2、及び出力バッファOBの部分の機能は出モジ
ュールOM1〜OMjでの機能により実現されている。また、
本発明では、システム全体に必要なＮ本の全入回線をｎ
本づつｊ個に束ね、各ｎ本の入回線について各入モジュ
ールIMl〜IMj内にハント制御部HCを設けることによって
伝送容量、トラヒック量の増大に備えている。
交換機の一実施例を示しており、この実施例では、第１
図に示した入モジュールIM1〜IMj内の各ハント制御部HC
は第６図に示した従来のヘッダ駆動形パケット交換機と
同様に、入力バッファIBと、制御器CTL1と、スイッチ機
構SW1と、パケットヘッダ処理回路PHと、で構成されて
いるが、但し本発明では、第６図の制御器CTL2、スイッ
チ機構SW2、及び出力バッファOBの部分の機能は出モジ
ュールOM1〜OMjでの機能により実現されている。また、
本発明では、システム全体に必要なＮ本の全入回線をｎ
本づつｊ個に束ね、各ｎ本の入回線について各入モジュ
ールIMl〜IMj内にハント制御部HCを設けることによって
伝送容量、トラヒック量の増大に備えている。
各入モジュールIMl〜IMjにおけるリンク部Ll〜Lj（第２
図ではＬで総称して示す）は、第３図に示すように、ハ
ント制御部HCのパケットヘッダ処理回路がｎ本の入回線
と非対応にｋ個（ｋ≠ｎ）設けられているとすると、こ
れらｋ個のパケットヘッダ処理回路PH1〜PHk（第２図で
はPHで総称して示す）の各々の出力が全て各リンク部L1
〜Ljに送られるようになっている。そして、各リンク部
L1〜Ljは、各パケットヘッダ処理回路PH1〜PHkからのパ
ケットを蓄積するバッファとしてのFIFOメモリF1〜Fk
と、このメモリF1〜Fkの各処理要求を記憶するFIFOメモ
リRMと、このFIFOメモリRMに指示された処理順序に従っ
てFIFOメモリFl〜Fkの出力を出モジュールOM1〜OMjへ転
送するゲートSDと、で構成されている。
図ではＬで総称して示す）は、第３図に示すように、ハ
ント制御部HCのパケットヘッダ処理回路がｎ本の入回線
と非対応にｋ個（ｋ≠ｎ）設けられているとすると、こ
れらｋ個のパケットヘッダ処理回路PH1〜PHk（第２図で
はPHで総称して示す）の各々の出力が全て各リンク部L1
〜Ljに送られるようになっている。そして、各リンク部
L1〜Ljは、各パケットヘッダ処理回路PH1〜PHkからのパ
ケットを蓄積するバッファとしてのFIFOメモリF1〜Fk
と、このメモリF1〜Fkの各処理要求を記憶するFIFOメモ
リRMと、このFIFOメモリRMに指示された処理順序に従っ
てFIFOメモリFl〜Fkの出力を出モジュールOM1〜OMjへ転
送するゲートSDと、で構成されている。
各出モジュールOM1〜OMjは、第４図に示すように、全入
モジュールIM1〜IMjに対応して設けられ出回路番号に対
応してデータパケットを振り分ける入力バッファBFl〜B
FJ（第２図ではBFで総称して示す）と、出モジュールの
ｎ本の出回線に対応して設けられ各々が全入力バッファ
BFl〜BFJの出力を受ける出力バッファOB1〜OBn（第２図
ではOBで総称して示す）と、各出力バッファOB1〜OBnに
組み合わせて設けられ入力バッファBFl〜BFJから同一出
回線への転送をその要求順に行うように出力バッファOB
1〜OBnを制御する制御部CT1〜CTn（第２図ではCTで総称
して示す）と、で構成されている。そして、各出力バッ
ファOB1〜OBnは制御部CT1〜CTnからの処理指示信号によ
って入力バッファBF1〜BFJからの出力パケットをメモリ
M1に送るゲートスイッチGSと、メモリM1からメモリM2に
送られたパケットを制御部CT1〜CTnの指示に従って出回
線に転送する出力ゲートOGと、を備えている。
モジュールIM1〜IMjに対応して設けられ出回路番号に対
応してデータパケットを振り分ける入力バッファBFl〜B
FJ（第２図ではBFで総称して示す）と、出モジュールの
ｎ本の出回線に対応して設けられ各々が全入力バッファ
BFl〜BFJの出力を受ける出力バッファOB1〜OBn（第２図
ではOBで総称して示す）と、各出力バッファOB1〜OBnに
組み合わせて設けられ入力バッファBFl〜BFJから同一出
回線への転送をその要求順に行うように出力バッファOB
1〜OBnを制御する制御部CT1〜CTn（第２図ではCTで総称
して示す）と、で構成されている。そして、各出力バッ
ファOB1〜OBnは制御部CT1〜CTnからの処理指示信号によ
って入力バッファBF1〜BFJからの出力パケットをメモリ
M1に送るゲートスイッチGSと、メモリM1からメモリM2に
送られたパケットを制御部CT1〜CTnの指示に従って出回
線に転送する出力ゲートOGと、を備えている。
次に、第２図乃至第４図に示す本発明の一実施例の動作
を説明する。
を説明する。
まず、各入力モジュールIM1〜IMjでは、入力バッファIB
にデータパケットが到着すると、パケットのヘッダ情報
（バーチャルコール番号）が制御器CTL1に転送され、制
御器CTL1はその入力バッファと空のパケットヘッダ処理
回路PHとを接続し、その空のパケットヘッダ処理回路PH
への送信開始を指示する。パケットヘッダ処理回路PHで
は、パケットの到着により、パケットに対してヘッダ情
報を新しいバーチャルコール番号に書き替え且つ出回線
と出モジュールの番号情報の付加を行って当該番号の出
モジュールに対応したリンク部Ｌにパケットを転送する
（第５図参照）。そして、転送終了と同時に制御器CTL1
に空表示信号を送る。リンク部Ｌではパケットヘッダ処
理回路PHに対応したFIFOメモリF1〜Fkのいずれかにパケ
ットが到着すると、FIFOメモリRMにそのFIFO番号が設定
され、ゲートSDはメモリRMの設定順にFIFOメモリF1〜Fk
からパケットを取り出して転送先の出モジュールへ送
る。これにより、パケットの転送の順序が逆転が防止で
きる。
にデータパケットが到着すると、パケットのヘッダ情報
（バーチャルコール番号）が制御器CTL1に転送され、制
御器CTL1はその入力バッファと空のパケットヘッダ処理
回路PHとを接続し、その空のパケットヘッダ処理回路PH
への送信開始を指示する。パケットヘッダ処理回路PHで
は、パケットの到着により、パケットに対してヘッダ情
報を新しいバーチャルコール番号に書き替え且つ出回線
と出モジュールの番号情報の付加を行って当該番号の出
モジュールに対応したリンク部Ｌにパケットを転送する
（第５図参照）。そして、転送終了と同時に制御器CTL1
に空表示信号を送る。リンク部Ｌではパケットヘッダ処
理回路PHに対応したFIFOメモリF1〜Fkのいずれかにパケ
ットが到着すると、FIFOメモリRMにそのFIFO番号が設定
され、ゲートSDはメモリRMの設定順にFIFOメモリF1〜Fk
からパケットを取り出して転送先の出モジュールへ送
る。これにより、パケットの転送の順序が逆転が防止で
きる。
転送先の出モジュールOMl〜OMjの何れかにパケットが到
着すると、その出モジュール内で入モジュールに対応し
て設けられたFIFOメモリとしての入力バッファBF1〜BFj
のいずれかに蓄積される。そして、その入力バッファは
先にパケットに付加された出回線情報から、その出回線
に対応する出力バッファOB1〜OBnのうちのいずれかのゲ
ートスイッチGSの制御部CTに対して転用要求を送る。こ
のとき、制御部CT1〜CTnのうちの当該出力バッファと組
み合わされたものは、各入力バッファBF1〜BFjの転送要
求を順次受け入れるようになっているので、ゲートスイ
ッチGSはその制御部CTで指示された順番に入力バッファ
BF1〜BFjからパケットをメモリM1（M2）に格納し、もし
このときメモリM1（M2）が出回線への転送動作を実行中
には、もう一つのメモリM2（M1）へデータを転送する。
このようにメモリを２面用意することにより、パケット
の受け入れと出回線への送出とを同時に行うことがで
き、以て出回線の使用効率を高めることができる。尚、
出回線へのパケットの転送には、入モジュールで付加さ
れた出回線情報は削除される。
着すると、その出モジュール内で入モジュールに対応し
て設けられたFIFOメモリとしての入力バッファBF1〜BFj
のいずれかに蓄積される。そして、その入力バッファは
先にパケットに付加された出回線情報から、その出回線
に対応する出力バッファOB1〜OBnのうちのいずれかのゲ
ートスイッチGSの制御部CTに対して転用要求を送る。こ
のとき、制御部CT1〜CTnのうちの当該出力バッファと組
み合わされたものは、各入力バッファBF1〜BFjの転送要
求を順次受け入れるようになっているので、ゲートスイ
ッチGSはその制御部CTで指示された順番に入力バッファ
BF1〜BFjからパケットをメモリM1（M2）に格納し、もし
このときメモリM1（M2）が出回線への転送動作を実行中
には、もう一つのメモリM2（M1）へデータを転送する。
このようにメモリを２面用意することにより、パケット
の受け入れと出回線への送出とを同時に行うことがで
き、以て出回線の使用効率を高めることができる。尚、
出回線へのパケットの転送には、入モジュールで付加さ
れた出回線情報は削除される。
以上のように、本発明のヘッダ駆動形パケット交換機に
よれば、従来からのパケットヘッダ処理回路を回線非対
応でハント（捕捉）形式により入回線からのパケット転
送を行うことを前提にして、必要な全入出回線を細分化
し、それぞれを入モジュール及び出モジュールて対処す
るように構成したので、トラヒック量に対応して小容量
から大容量まで同一の入モジュール、出モジュールの増
設で済み、また、各入モジュールにおけるルーチング変
換テーブルを分散化できるので、メモリ容量の削減とな
る。更に、モジュール間を全入回線分の伝送容量に相当
する伝送容量の線路で結合すれば、入モジュール−出モ
ジュール間でのバッファビジーによるパケットの廃棄を
無くすこともできる。
よれば、従来からのパケットヘッダ処理回路を回線非対
応でハント（捕捉）形式により入回線からのパケット転
送を行うことを前提にして、必要な全入出回線を細分化
し、それぞれを入モジュール及び出モジュールて対処す
るように構成したので、トラヒック量に対応して小容量
から大容量まで同一の入モジュール、出モジュールの増
設で済み、また、各入モジュールにおけるルーチング変
換テーブルを分散化できるので、メモリ容量の削減とな
る。更に、モジュール間を全入回線分の伝送容量に相当
する伝送容量の線路で結合すれば、入モジュール−出モ
ジュール間でのバッファビジーによるパケットの廃棄を
無くすこともできる。
第１図は本発明に係るヘッダ駆動形パケット交換機の原
理ブロック図、 第２図は本発明に係るヘッダ駆動形パケット交換機の一
実施例を示すブロック図、 第３図は本発明によるヘッダ駆動形パケット交換機に用
いられる入モジュールの出側部分の一実施例を示す図、 第４図は本発明によるヘッダ駆動形パケット交換機に用
いられる出モジュールの一実施例を示す図、 第５図は本発明でのルーチング・ヘッダ情報の変換テー
ブルを示す図、 第６図は従来のヘッダ駆動形パケット交換機の構成を示
す図、 第７図は従来例におけるルーチング・ヘッダ情報の変換
テーブルを示す図、である。 第１図乃至第４図において、IMl〜IMjは入モジュール、
OMl〜OMjは出モジュール、HCはハント制御部、Ll〜Lj、
Ｌはリンク部、IBは入力バッファ、CTL1は制御器、SW1
はスイッチ機構、PH、PHl〜PHkはパケットヘッダ処理回
路、BFl〜BFj、BFは入力バッファ、CTl〜CTn、CTは制御
部、OBl〜OBn、OBは出力バッファ、をそれぞれ示す。 尚、図中、同一符号は同一又は相当部分を示す。
理ブロック図、 第２図は本発明に係るヘッダ駆動形パケット交換機の一
実施例を示すブロック図、 第３図は本発明によるヘッダ駆動形パケット交換機に用
いられる入モジュールの出側部分の一実施例を示す図、 第４図は本発明によるヘッダ駆動形パケット交換機に用
いられる出モジュールの一実施例を示す図、 第５図は本発明でのルーチング・ヘッダ情報の変換テー
ブルを示す図、 第６図は従来のヘッダ駆動形パケット交換機の構成を示
す図、 第７図は従来例におけるルーチング・ヘッダ情報の変換
テーブルを示す図、である。 第１図乃至第４図において、IMl〜IMjは入モジュール、
OMl〜OMjは出モジュール、HCはハント制御部、Ll〜Lj、
Ｌはリンク部、IBは入力バッファ、CTL1は制御器、SW1
はスイッチ機構、PH、PHl〜PHkはパケットヘッダ処理回
路、BFl〜BFj、BFは入力バッファ、CTl〜CTn、CTは制御
部、OBl〜OBn、OBは出力バッファ、をそれぞれ示す。 尚、図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橘 哲夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岩渕 英介 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−204842（ＪＰ，Ａ)
Claims (3)
- 【請求項１】必要なＮ本の全入及び出回線をそれぞれｎ
本づつの入及び出回線に分割して接続されたｊ個の入モ
ジュール（IMl〜IMj）及び出モジュール（OMl〜OMj）で
構成され、 各入モジュール（IMl〜IMj）が、回線非対応に設けられ
たパケットヘッダ処理回路（PHl〜PHk）をハントし出回
線・出モジュール情報及びヘッダ情報の書き替えを行う
ハント制御部（HC）と、全出モジュール（OMl〜OMj）に
対応して設けられ、該ハント制御部（HC）の同一出モジ
ュールへの転送をその要求順に行うためのリンク部（Ll
〜Lj）とを有し、各出モジュール（OMl〜OMj）が、前記
ヘッダ情報に指示された出回線へのパケット転送をその
要求順に行うことを特徴としたヘッダ駆動形パケット交
換機。 - 【請求項２】前記入モジュール−出モジュール間の転送
線路が、入モジュールのｎ本の入回線分の伝送容量に相
当する伝送容量を有している特許請求の範囲第１項に記
載のヘッダ駆動形パケット交換機。 - 【請求項３】前記出モジュール（OMl〜OMj）の各々が、
全入モジュール（IMl〜IMj）に対応して設けられ、出回
線番号に対応してデータパケットを振り分ける入力バッ
フア（BFl〜BFj）と、出モジュールのｎ本の出回線に対
応して設けられ各々が全入力バッファ（BFl〜BFj）の出
力を受ける出力バッファ（OBl〜OBn）と、各出力バッフ
ァ（OBl〜OBn）に組み合わせて設けられ前記入力バッフ
ァから同一出回線への転送をその要求順に行うように該
出力バッファ（OBl〜OBn）を制御する制御部（CTl〜CT
n）とを有している特許請求の範囲第１項又は第２項に
記載のヘッダ駆動形パケット交換機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12947187A JPH0683261B2 (ja) | 1987-05-26 | 1987-05-26 | ヘッダ駆動形パケット交換機 |
| US07/198,089 US4837761A (en) | 1987-05-26 | 1988-05-24 | Header driven type packet switching system |
| CA000567672A CA1297570C (en) | 1987-05-26 | 1988-05-25 | Header driven type packet switching system |
| DE3887001T DE3887001T2 (de) | 1987-05-26 | 1988-05-26 | System für eine kopfgeleitete Vermittlung von Datenpaketen. |
| EP88108415A EP0292962B1 (en) | 1987-05-26 | 1988-05-26 | Header driven type packet switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12947187A JPH0683261B2 (ja) | 1987-05-26 | 1987-05-26 | ヘッダ駆動形パケット交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294036A JPS63294036A (ja) | 1988-11-30 |
| JPH0683261B2 true JPH0683261B2 (ja) | 1994-10-19 |
Family
ID=15010311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12947187A Expired - Lifetime JPH0683261B2 (ja) | 1987-05-26 | 1987-05-26 | ヘッダ駆動形パケット交換機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4837761A (ja) |
| EP (1) | EP0292962B1 (ja) |
| JP (1) | JPH0683261B2 (ja) |
| CA (1) | CA1297570C (ja) |
| DE (1) | DE3887001T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005867A (en) | 1986-09-16 | 1999-12-21 | Hitachi, Ltd. | Time-division channel arrangement |
| JP2972257B2 (ja) * | 1990-01-24 | 1999-11-08 | 株式会社日立製作所 | パケット交換機 |
| US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
| BE905982A (fr) * | 1986-12-19 | 1987-06-19 | Electronique Et Telecomm Bell | Reseau de commutation de paquets. |
| JPH0714164B2 (ja) * | 1987-02-19 | 1995-02-15 | 富士通株式会社 | ヘッダ駆動パケット交換機 |
| DE3738177A1 (de) * | 1987-11-10 | 1989-05-18 | Siemens Ag | Vermittlungsknoten fuer die vermittlung von in datenpaketen uebertragenen datensignalen |
| JP2582598B2 (ja) * | 1987-12-24 | 1997-02-19 | 株式会社リコー | 不定形通信網のノード装置 |
| EP0329005B1 (de) * | 1988-02-19 | 1993-11-03 | Siemens Aktiengesellschaft | Verfahren zum Einrichten von über Koppelvielfache einer mehrstufigen Koppelanordnung verlaufenden virtuellen Verbindungen |
| US5233603A (en) * | 1988-04-21 | 1993-08-03 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
| ATE103442T1 (de) * | 1988-12-23 | 1994-04-15 | Siemens Ag | Modular erweiterbares digitales einstufiges koppelnetz in atm (asynchronous transfer mode) - technik fuer eine schnelle paketvermittelte informationsuebertragung. |
| US5016245A (en) * | 1988-12-23 | 1991-05-14 | Siemens Aktiengesellschaft | Modular expandable digital single-stage switching network in ATM (Asynchronous Transfer Mode) technology for a fast packet-switched transmission of information |
| US5072440A (en) * | 1989-03-01 | 1991-12-10 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| DE58907901D1 (de) * | 1989-03-03 | 1994-07-21 | Siemens Ag | Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung. |
| US5148428A (en) * | 1989-05-02 | 1992-09-15 | Bell Communictions Research, Inc. | Modular architecture for very large packet switch |
| CA2006241A1 (en) * | 1989-05-02 | 1990-11-02 | Tony T. Lee | Modular architecture for very large packet switch |
| DE8905982U1 (de) * | 1989-05-12 | 1989-07-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrstufige Koppeleinrichtung |
| US5042032A (en) * | 1989-06-23 | 1991-08-20 | At&T Bell Laboratories | Packet route scheduling in a packet cross connect switch system for periodic and statistical packets |
| US5210744A (en) * | 1989-06-28 | 1993-05-11 | Mitsubishi Denki Kabushiki Kaisha | Cell exchange apparatus |
| US4955017A (en) * | 1989-08-29 | 1990-09-04 | At&T Bell Laboratories | Growable packet switch architecture |
| US4955016A (en) * | 1989-08-29 | 1990-09-04 | At&T Bell Laboratories | Interconnect fabric providing connectivity between an input and arbitrary output(s) of a group of outlets |
| JPH03182140A (ja) * | 1989-12-11 | 1991-08-08 | Mitsubishi Electric Corp | 共通バッファ形交換装置 |
| JP2738762B2 (ja) * | 1990-01-24 | 1998-04-08 | 株式会社日立製作所 | 高速パケット交換機 |
| DE59007068D1 (de) * | 1990-04-27 | 1994-10-13 | Siemens Ag | Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden. |
| JPH04229747A (ja) * | 1990-08-17 | 1992-08-19 | Hitachi Ltd | パケット交換方法、およびパケット交換システム |
| JP3107216B2 (ja) * | 1990-08-17 | 2000-11-06 | 株式会社日立製作所 | ルーチング方法および無瞬断テーブル変更方法 |
| JPH0630025A (ja) * | 1991-07-08 | 1994-02-04 | Nec Corp | 非同期時分割交換方式 |
| JPH04176232A (ja) * | 1990-11-09 | 1992-06-23 | Hitachi Ltd | パケット通信方式およびパケット通信装置 |
| JP2947628B2 (ja) * | 1991-03-11 | 1999-09-13 | 富士通株式会社 | スイッチ制御装置 |
| JPH0514296A (ja) * | 1991-06-29 | 1993-01-22 | Nec Corp | 信号処理回路の切換回路 |
| US5398235A (en) * | 1991-11-15 | 1995-03-14 | Mitsubishi Denki Kabushiki Kaisha | Cell exchanging apparatus |
| JP3025717B2 (ja) * | 1992-02-04 | 2000-03-27 | シャープ株式会社 | データ伝送装置 |
| SE515177C2 (sv) * | 1992-06-01 | 2001-06-25 | Ericsson Telefon Ab L M | Kvadratisk väljararkitektur |
| MX9306994A (es) * | 1992-12-15 | 1994-06-30 | Ericsson Telefon Ab L M | Sistema de control de flujo para interruptores de paquete. |
| US5504741A (en) * | 1993-02-15 | 1996-04-02 | Mitsubishi Denki Kabushiki Kaisha | Data queuing apparatus and ATM cell switch based on shifting and searching |
| JP3178949B2 (ja) * | 1993-09-30 | 2001-06-25 | 富士通株式会社 | Ａｔｍスイッチ方式 |
| EP0692893B1 (de) * | 1994-07-12 | 2000-03-01 | Ascom AG | Vorrichtung zur Vermittlung in digitalen Datennetzen für asynchronen Transfermodus |
| US5787086A (en) * | 1995-07-19 | 1998-07-28 | Fujitsu Network Communications, Inc. | Method and apparatus for emulating a circuit connection in a cell based communications network |
| WO1997010656A1 (en) * | 1995-09-14 | 1997-03-20 | Fujitsu Network Communications, Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| US5991298A (en) * | 1996-01-16 | 1999-11-23 | Fujitsu Network Communications, Inc. | Reliable and flexible multicast mechanism for ATM networks |
| US5748905A (en) * | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2503513A1 (fr) * | 1981-04-03 | 1982-10-08 | Cit Alcatel | Autocommutateur temporel a commande repartie |
| US4596010A (en) * | 1984-05-03 | 1986-06-17 | At&T Bell Laboratories | Distributed packet switching arrangement |
| JPH0628361B2 (ja) * | 1984-11-27 | 1994-04-13 | 国際電信電話株式会社 | パケツト交換方式 |
| US4761778A (en) * | 1985-04-11 | 1988-08-02 | Massachusetts Institute Of Technology | Coder-packetizer for random accessing in digital communication with multiple accessing |
| JPS61256847A (ja) * | 1985-05-09 | 1986-11-14 | Nec Corp | パケツト交換機 |
| US4670871A (en) * | 1985-06-27 | 1987-06-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reliable synchronous inter-node communication in a self-routing network |
| JPH0771111B2 (ja) * | 1985-09-13 | 1995-07-31 | 日本電気株式会社 | パケツト交換処理装置 |
| JPH06298842A (ja) * | 1993-04-19 | 1994-10-25 | Nippon Steel Corp | ブロック共重合体の製造方法 |
-
1987
- 1987-05-26 JP JP12947187A patent/JPH0683261B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-24 US US07/198,089 patent/US4837761A/en not_active Expired - Fee Related
- 1988-05-25 CA CA000567672A patent/CA1297570C/en not_active Expired - Lifetime
- 1988-05-26 EP EP88108415A patent/EP0292962B1/en not_active Expired - Lifetime
- 1988-05-26 DE DE3887001T patent/DE3887001T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0292962A3 (en) | 1990-09-12 |
| US4837761A (en) | 1989-06-06 |
| DE3887001D1 (de) | 1994-02-24 |
| EP0292962A2 (en) | 1988-11-30 |
| EP0292962B1 (en) | 1994-01-12 |
| CA1297570C (en) | 1992-03-17 |
| JPS63294036A (ja) | 1988-11-30 |
| DE3887001T2 (de) | 1994-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683261B2 (ja) | ヘッダ駆動形パケット交換機 | |
| US4491945A (en) | Fast packet switch | |
| US5406322A (en) | Packet-switched ring network having direct access to low and high bandwidth memories | |
| EP0112340B1 (en) | End-to-end information memory arrangement in a line controller | |
| US5815501A (en) | ATM-ethernet portal/concentrator | |
| JP3037476B2 (ja) | Ａｔｍセル組立・分解方式 | |
| US5214642A (en) | ATM switching system and adaptation processing apparatus | |
| US4486877A (en) | Packet switching loop-around network and facilities testing | |
| JP3397144B2 (ja) | パケット処理装置とパケット処理方法とパケット交換機 | |
| US4488289A (en) | Interface facility for a packet switching system | |
| JPH0628361B2 (ja) | パケツト交換方式 | |
| JPH07202942A (ja) | パケット交換機 | |
| JPH06152634A (ja) | Ａｔｍ方式による送信装置及び通信システム | |
| JPH0714164B2 (ja) | ヘッダ駆動パケット交換機 | |
| EP0241152A2 (en) | Automatic telecommunication switching system | |
| WO2001005123A1 (en) | Apparatus and method to minimize incoming data loss | |
| JP2610859B2 (ja) | 自己ルーチング交換機 | |
| JPH03135248A (ja) | パケット交換網での選択式パケット廃棄方式 | |
| JP2927465B2 (ja) | 分散型交換モジュール間結合方式 | |
| JPH022757A (ja) | パケット転送方式 | |
| JP2670073B2 (ja) | 自己ルーチング交換方式 | |
| JP2594918B2 (ja) | 分散形交換システム | |
| JP2770909B2 (ja) | Ａｔｍ交換機におけるセル順序保存制御装置 | |
| JP2778520B2 (ja) | マルチキャスト方法及び交換スイッチ | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ |