KR100803482B1 - 전압/전류 변환 장치 - Google Patents
전압/전류 변환 장치 Download PDFInfo
- Publication number
- KR100803482B1 KR100803482B1 KR1020017003867A KR20017003867A KR100803482B1 KR 100803482 B1 KR100803482 B1 KR 100803482B1 KR 1020017003867 A KR1020017003867 A KR 1020017003867A KR 20017003867 A KR20017003867 A KR 20017003867A KR 100803482 B1 KR100803482 B1 KR 100803482B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- converter
- voltage
- ref
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000012545 processing Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
- H03F3/45533—Measuring at the common emitter circuit of the differential amplifier
- H03F3/45538—Controlling the input circuit of the differential amplifier
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
칩(100)에 구현되는 전압(Vin)/전류(Iout) 변환 장치(1)는 제 1 V/I 변환기(3)를 포함하며, 이 변환기(3)의 동작은 상기 칩에 형성된 변환 저항(Rconv)에 기초한다. 이 저항은 알려지지 않은 제조 공차(α)를 갖는다. 이것은 보상 저항(Vconv)을 갖는 제 2 V/I 변환기(13)의 존재에 의해 보상되는데, 상기 보상 저항도 역시 상기 칩 상에 또한 형성되고 동일한 제조 공차(α)를 갖는다. 또한, 외부 저항(Rref)에 기초하여 동작하는 제 3 V/I 변환기(23)가 존재한다. 제 2 V/I 변환기(13)는 기준 전압(Vref)을 보상 전류 신호(Icomp)로 변환하며, 제 3 V/I 변환기(23)는 기준 전압(Vref)를 기준 전류 신호(Iref)로 변환한다. 출력 전류(Iout)는 제 1 V/I 변환기(3)의 출력 전류 신호(I1)를 기준 전류 신호(Iref)에는 비례하며 보상 전류 신호(Icomp)에는 반비례하는 인자로 승산함으로써 제공된다.
Description
본 발명은 제 1 전기량을 제 2 전기량으로 변환하는 방법 및 장치에 관한 것이다. 본 발명은 특히 전압을 전류로 변환하는 것, 보다 구체적으로는 단일 칩에 구현된 전압/전류 변환기에 관한 것이다.
이러한 변환기들은 널리 알려져 있다. 일반적으로 말해서, 변환기는 예컨대 그 변환이 트랜스컨덕턴스(transconductance)에 기초하는 타입이거나, 또는 그 변환이 전기 저항에 기초하는 타입의 두 개의 서로 다른 타입으로 분류된다. 상기 먼저 언급한 타입의 변환기는 예컨대 1992 IEEE 인터내셔널 솔리드 스테이트 회로 컨퍼런스, ISSC92/세션 4/신호 처리/논문 WP4.2/ 에서 Geert, A, de Veirman, Richard G. Yamasaki에 의해 발표된 "27MHz 프로그램 가능 바이폴라 0.05°이퀴리플 선형-위상 저역통과 필터"(27MHz Programmable Bipolar 0.05°Equiripple Linear-Phase Lowpass Filter)에 공지되어 있다. 그러나 트랜스컨덕턴스의 단점은 이의 선형성(linearity)이 비교적 낮다는 것이다.
발명의 개요
본 발명의 목적은 트랜스컨덕턴스 기반 변환기보다 뛰어난 선형성을 갖는 변환기를 제공하는 것이다.
두 번째 언급한 타입 즉, 변환이 전기 저항에 기초하는 타입의 변환기들은 일반적으로 양호한 선형성을 갖는다. 이는 입력전압의 변화(variation)(dV)시 출력 전류(dI)에서의 변화가 충분히 넓은 범위에 걸쳐 일정하다는 것이다. 이하, 변환계수 λ는 λ=dI/dV로 정의될 것이다. 이 변환 계수 λ가 사전에 정확히 알려지도록 하는 식으로 변환기를 제작할 수 있도록 하는 것이 바람직하다. 일반적으로, 이 변환 계수 λ는 변환 저항의 저항값에 좌우된다. 만일 보정 변환기가 개별 부품으로 구성되면, 저항값이 원하는 변환 저항값과 대응하는 변환저항이 선택될 수 있다. 그러나, 만일 변환기가 칩상에 집적화된 온-칩 회로의 일부를 형성하는 경우, 그 변환 저항의 저항값이 변환을 위해 요구되는 저항값과 정확히 대응하도록 하기가 매우 어렵다. 그 칩의 제작 시 일반적으로 발생하며 처리 조건들에서의 변화에 의해 야기되는 변화는 또한 "공차(tolerance)" α로 언급될 것이다. 주지할 사항으로, 이 공차는 사전에 알려지지 않으며 일반적으로 웨이퍼마다 다른 상당한 값을 가질 수 있다. 온-칩 집적 저항들은 특히 30%의 공차를 갖는다.
그러므로, 본 발명의 목적은 이러한 공차에 대한 보상을 제공하고자 하는 것이다.
본 발명은 복수의 저항들을 단일 칩에 제작하는 경우, 이들 모든 저항들을 동일한 처리 단계를 통해 제작해서, 이들 모든 저항들이 실질적으로 동일한 부정확성 즉 공차를 갖게 할 수 있다는 관점에 기초하고 있다.
이와 같은 관점에 기초하여, 본 발명은 변환 저항과 보상 저항을 갖는 변환기를 제공하는 것으로, 상기 변환 저항 및 보상 저항은 동일한 처리 단계로 형성된다.
본 발명은 또한 각각 관련 변환 저항을 가짐과 아울러 상기 모든 변환기들에 공통인 단일 보상 저항을 갖는 복수의 변환기들을 포함하고 있는 칩을 제공하는 것으로, 상기 모든 변환 저항들 및 상기 보상 저항은 동일한 처리 단계로 형성된다.
본 발명의 다른 중요한 측면에 따르면, 정확한 기준 전류가 단일 칩에 제공되는데, 이 기준 전류는 예컨대 외부 기준 저항에 기초하며, 상기 정확한 기준 전류로부터 유도되는 전류는 V/I 변환기의 출력 전류로서 공급되고, 상기 출력 전류와 상기 기준 전류간의 비율(ratio)은 한편으로는 변환 저항에 의해 결정되는 전류와 그리고 다른 한편으로는 보상 저항에 의해 결정되는 전류간의 비율로 정의된다.
본 발명의 이들 및 추가의 측면, 특징 및 장점들은 첨부 도면을 참조로 한 예로서 주어지는 실시예에 대한 다음의 상세한 설명을 통해 명확해질 것이다.
도 1은 본 발명의 동작원리를 예시하는 기능 블록도,
도 2a-2c는 기능 블록도,
도 3은 복수의 V/I 변환기를 포함하는 칩에 대한, 도 2c와는 다른 기능 블록도,
도 4a-4c는 결합된 V/I 변환기와 승산 스테이지의 예를 예시하는 도면.
이제, 본 발명의 동작 원리에 대해 도 1의 기능 블록 선도를 참조로 하여 설명하기로 한다. 저항은 기호 예컨대, R로 표기되고, 이 저항의 실제 저항값은 대괄호내의 이의 참조부호, 예컨대 [R]로 표기되며, 또한 "평가 저항(rated resistance)"으로 언급되는 상기 저항의 의도하거나 또는 원하는 저항값은 대괄호 내에서 그 끝에 별표가 붙은 참조부호, 예컨대[R*]로 표기될 것이다.
도 1은 본 발명을 구현하며, 참조번호 1로 표시된 V/I 변환기 장치를 도시하는 것이다. 이 V/I 변환기 장치(1)는 칩(100)에 실현되며, 이 칩(100)에 제작된 보다 광범위한 회로 장치의 부분을 형성할 수 있다.
V/I 변환기 장치(1)는 입력 전압(Vin)을 수신하는 신호 입력단(2)과 출력 전류(Iout)를 공급하는 신호 출력단(5)을 가지고 있다. V/I 변환기 장치(1)의 변환 인자 dIout/dVin이 만족할 정도로 소정 값 λ*와 같은 것이 바람직한 것으로 가정한다.
입력 신호(Vin)가 제 1 V/I 변환기(3)에 인가되며, 이 제 1 V/I 변환기(3)는 이 출력(4)에 전류 출력 신호(I1)를 공급한다. 제 1 V/I 변환기(3)를 통한 전압의 전류로의 변환은 변환 저항(Rconv)에 기초한다. 제 1 V/I 변환기(3)는 높은 선형성을 갖도록 설계되었으며, 변환 인자 λ1(λ1 = dI1/dVin)은 1/[Rconv]와 같다. 당업자에게 자명한 바와 같이, 약간의 조정을 통해 다음의 설명은 변환 저항값의 역수에는 같지 않지만 임의의 일정 비례 계수에 대해서, 그 역수에 비례하도록 변환기에도 적용될 수 있다는 점에 주의한다.
제 1 V/I 변환기(3)의 설계 시, 저항(Rconv)은 이의 평가 저항[Rconv *]이 1/λ*와 같아지게 하는 식으로 설계된다. 그러나, 실제적으로는 저항(Rconv)은 식 [Rconv]=α[Rconv *]에 따라서 이의 평가 저항[Rconv *]으로부터 편차를 지니는 실제 저항값 [Rconv]을 갖게될 것이다. 결과적으로, 변환 인자의 실제값 λ1은 공식 λ1=1/α[Rconv *]=λ*/α에 따라서 평가값 λ*로부터 편차를 지니게 될 것이다. 여기서, α는 그 크기가 사전에 알려지지 않는 인자이다. 실제적으로 발생하는 α의 값은 그 칩에서 변환 저항을 제작할 때의 실제 처리 조건들에 종속되는 것으로 나타난다.
본 발명의 한 측면에 따르면, 칩(100)은 전압 입력(12) 및 전류 출력(14)을 갖는 제 2 V/I 변환기(13)를 포함하며, 이 변환기의 동작은 보상 저항(Rcomp)으로 언급되는 제 2 저항에 기초한다. 이 보상 저항(Rcomp)은 공칭 저항값[Rcomp *]을 갖는다. 칩(100)에서의 보상 저항(Rcomp)은 변환 저항(Rconv)과 같은 처리로 제작하는 것이 중요하며, 그 결과로서 보상 저항(Rcomp)은 변환 저항(Rconv)과 같은 특성을 갖게 되고, 특히 보상 저항(Rcomp)의 실제 저항값[Rcomp]은 [Rcomp]=α[Rcomp *]이 된다.
기준 전압(Vref)이 제 2 V/I 변환기(13)의 전압 입력(12)에 인가된다. 이 기준 전압(Vref)은 칩(100)자체에 기존 공식에 따라 발생되는데, 도 1은 이러한 목적으로 칩(100)이 기준 전압원(30)을 포함하는 것을 도시하고 있다. 제 1 V/I 변환기(3)에 대해 이전에 제시된 바와 유사한 방식으로, 제 2 V/I 변환기(13)는 그 출력단(14)을 통해 출력 전류(Icomp)를 공급하는데, 이 출력 전류는 다음 식에 따라 기준 전압(Vref)에 의존하게 된다.
Icomp =Vref/(α[Rcomp
*])
본 발명의 추가의 측면에 따르면, 칩(100)은 전압 입력단(22) 및 전류 출력단(24)을 갖는 제 3 V/I 변환기(23)를 포함하는데, 이 제 3 V/I 변환기의 동작은 그 저항값[Rref]이 정확히 알려진 기준 저항(Rref)에 기초한다. 이 기준저항(Rref)은 칩(100)의 일부를 형성하지 않아서 외부 저항이 되며, 그 결과로서 저항값[Rref]은 사전에 정확하게 결정될 수 있다. 외부 기준 저항(Rref)의 연결을 위해, 도 1에 도시한 제 3 V/I 변환기(23)에 대해 두 개의 저항 입력 단자(25)가 도시되어 있는데, 실제로는 제 3 V/I 변환기(23)가 단지 1개의 저항 입력 단자(25)를 갖도록 하는 것도 가능하며, 이 경우에 외부 기준저항(Rref)은 상기 하나의 저항 입력 단자(25)와 접지 사이에 연결된다.
제 2 기준 전압이 제 3 V/I 변환기(23)의 전압 입력단(22)에 인가된다. 이 제 2 기준 전압은 상기 제 1 기준 전압과 유사하게 칩(100)에서 자체적으로 알려지는 식으로 발생될 수 있다. 도 1에 보인 예에서는, 제 2 기준전압이 제 2 V/I 변환기(13)에 인가되는 이 제 1 기준전압(Vref)과 같다. 이하의 설명으로부터 당업자에게 자명해질 것과 같이, 제 2 기준전압은 상기 기준 전압(Vref)에 비례하는 것을 만족하면 되며, 일부 사소한 조정만을 요구하게 된다. 상기 제 1 V/I 변환기(3)와 관련하여 앞에서 설명된 방식과 유사하게, 제 3 V/I 변환기(23)는 그 출력단(24)을 통해 출력 전류(Iref)를 공급하며, 이 출력 전류는 식 Iref =Vref/[Rref]에 따라 기준전압(Vref)에 의존하게 된다.
V/I 변환기 장치(1)는 또한 전류 제산기(divider)(40) 및 승산기(50)를 포함한다. 전류 제산기(40)는 출력 전류(I1)를 받기 위하여 제 1 입력단(41)이 상기 제 1 V/I 변환기(3)의 출력단(4)에 연결되며, 출력 전류(Icomp)를 수신하기 위하여 제 2 입력단(42)이 상기 제 2 V/I 변환기(13)의 출력단(14)에 연결된다. 전류 제산기(40)는 몫 I1/Icomp를 표시하는 신호(X)를 그 출력단(43)에 공급하도록 되어있다.
승산기(50)는 상기 신호(X)를 수신하기 위해 제 1 입력단(51)이 전류 제산기(40)의 출력(43)에 연결되고, 출력 전류(Iref)를 수신하기 위해 제 2 입력(52)이 상기 제 3 V/I 변환기(23)의 출력(24)에 연결된다. 승산기(50)는 X와 Iref의 곱을 나타내는 출력 전류(Iout)를 그 출력단(53)에 공급하도록 되어있으며, 출력단(53)은 상기 V/I 변환기 장치(1)의 출력단(5)에 연결된다.
그러나, 대안적으로 상기 승산기(50) 및 전류 제산기(40)의 순서는 반대로 될 수도 있음이 분명해질 것이다. 또한, I1, Icomp 및 Iref를 위한 3개의 입력을 갖는 결합된 제산기/승산기 소자의 이용 및 그 출력에 (IrefㆍI1)/Icomp와 같은 출력 전류(Iout)를 공급하도록 하는 것도 또한 가능하다. 모든 경우에서, 상기 제 1 V/I 변환기(3)의 부정확한 출력신호(I1)는 사실 상기 제 1 V/I 변환기(3)의 부정확성의 측정치인 조정 보정 인자 λ=Iref/Icomp에 의해 승산된다.
따라서, 출력전류(Iout)는 다음과 같이 된다.
Iout =Iref × I1/Icomp =
=(Vref/[Rref]) × (Vin/α[Rconv *]) × (α[Rcomp *]/Vref) =
=Vin/[Rconv *]×[Rcomp *]/[Rref] (1)
식(1)으로부터, 변환기 장치(1)의 출력 전류(Iout)는 부정확성 인자 α에 독립적임이 분명하다. 또한, 식(1)으로부터, 기준 전압(Vref)의 정확한 값이 출력전류(Iout)에 영향을 주지 않음이 분명하다. 이는 기준 전압(Vref)이 정확히 알려진 값을 가질 필요가 없으며, 심지어 기준 전압(Vref)이 시간에 따라 정확히 일정할 필요가 없음을 함축한다.
더욱이, 주목할 사항으로, 만일 [Rref]가 상기 보상 저항의 소정의 평가값[Rcomp *]과 같도록 선택되면, V/I 변환기 장치(1)의 변환계수 α는 제 1 V/I 변환기(3)의 평가 변환 계수 λ1와 같게 된다. 다른 한편으로, 변화 또는 조정 가능한 변환 계수 λ를 갖는 전압/전류 변환기를 제공하는 것이 바람직할 수 있다. 본 발명에 따르면, 이는 여러 가지 방식으로 달성될 수 있다. 만일 평가 저항값 [Rconv *] 및 [Rcomp *]이 서로 같도록 선택되면, 이 변환계수 λ는 Rref의 역수와 같게 될 것이다. 그러나, 대안적으로 본 발명에 따른 V/I 변환기 장치(1)에 복수의 보상 저항(Rcomp)들을 제공하는 것이 가능한 바, 이 저항들 중 하나 또는 그 이상은 제어가능 스위치에 의해 선택될 수 있다. 예컨대, 이 제어가능 스위치는 예컨대 직렬버스와 같은 제어 입력을 통해 제어될 수 있다. 이어, 변환 계수 λ를 외부 제어신호에 의해 미리 알려진 복수의 정확한 값으로 설정하는 것이 가능하며, 필요한 선택 스위치 및 선택 보상 저항이 신호 왜곡을 야기할 수 있는 임의의 스위치를 포함하는 신호 경로 없이 칩에 제공된다.
도 1에 기능적으로 예시된 제조 공차 보상을 갖는 본 발명에 따른 온-칩 V/I 변환기 장치(1)의 예는 다른 방식들로 보여질 수 있다. 도 2a는 V/I 변환기 장치(1)를 간단히 전압 입력단(2), 전류 출력단(5) 및 외부 저항을 위한 단자(25)를 갖는 개체로서 고려할 수 있음을 예시하고 있다. 이어서, 그 보상이 V/I 변환기 장치(1)에 합체된다. 도 2b는 대안으로 V/I 변환기(3)를 전압 입력(2) 및 전류 출력(4)을 갖는 전압/전류 변환기로서 간주하고, 입력(41), 출력(53) 및 외부저항을 위한 단자(25)를 갖는 제 1 보상 디바이스(6)를 정의하는 것이 가능함을 예시하고 있다. 그러면, 이 제 1 보상 디바이스(6)는 전술한 바와 같은 부품들(13, 23, 30, 40, 50)의 조합을 포함하게 되며, 이는 당업자에게 자명할 것이다. 이후에, 입력 신호(Vin)를 전류신호(I1)로 변환하는 V/I 변환기(3)는 제 1 V/I 변환기라고도 언급될 것이다.
도 2c는 제 1 V/I 변환기(3)에 대해, 입력(41) 및 출력(53)과 보상 파라미터(Icomp, Iref)를 수신하기 위한 입력 단자(42,45)를 갖는 제 2 보상 디바이스(7)를 정의하는 것도 가능함을 예시한다. 그 경우, 이 제 2 보상 디바이스(7)는 전술한 바와 같이 부품들(40,50)의 조합을 포함하며, 이는 당업자에게 자명할 것이다. 그 보상 파라미터(Icomp,Iref)가 출력(14,24) 및 외부 저항을 위한 단자(25)를 갖는 파라미터 소스(8)에 의해 공급된다. 그러면 이 파라미터 소스(8)는 전술한 바와 같은 부품들(13, 23, 30)의 조합을 포함하며, 이는 당업자에게 자명할 것이다.
도 3은 본 발명에 따른 복수의 보상된 변환기들을 포함하는 칩(100)의 특별 버전을 예시한 것이다. 명확하게, 도 1에 도시한 복수의 보상 변환기(1)의 제작에 의해서 그러한 버전을 실현하는 것이 또한 가능하다. 그러나, 도 3은 도 2c와 유사한 표현으로, 본 발명의 바람직한 특성에 따라, 관련된 제 2 보상 디바이스(7(1-N)) 및 상기 제 2 보상 디바이스(7(1-N))에 공통인 단일 파라미터 소스(8)와 함께 복수의 제 1 V/I 변환기들(3(1-N))은 칩(100)에 구현될 수 있다. 보다 특별하게, 단일의 공통 외부 기준 저항(Rref)을 이용하는 것도 가능하다.
도 4a는 본 발명에 따른 제 1 V/I 변환기(3)의 실시예를 도시하고 있다. 이제, 전압 입력(2)은 두 개의 입력 단자(2a,2b)를 갖는 대칭 전압 입력이 되며, 전류 출력(4)은 각 트랜지스터(302a,302b)의 콜렉터에 연결되는 두 개가 출력 단자(4a,4b)를 갖는다. 입력 단자(2a,2b)는 각 연산 증폭기(301a,301b)의 비반전 입력에 연결되며, 이 연산 증폭기(301a,301b)의 출력은 각 트랜지스터(302a,302b)의 베이스에 연결된다. 연산증폭기(301a, 301b)의 반전입력에 각각 연결된 트랜지스터(302a,302b)의 이미터는 변환 저항기(Rconv)의 각 단부에 연결된다. 그 결과, 변환 저항기(Rconv)의 양단에 전위차가 생기며, 이 전위차는 두 개의 입력단자(2a,2b)양단의 전위차와 같아서 결과적으로 Vin과 같게 된다.
트랜지스터(302a,302b)의 이미터는 각 전류원(303a,303b)에 연결되는데, 이 전류원(303a,303b)은 각각 크기가 비-임계적인(non-critical) 바이어스 전류(Ibias)를 발생하도록 되어있다. 변환 저항(Rconv)양단의 전위차는 변환 저항(Rconv)을 통하여 전류(I1=Vin/Rconv)를 생성한다. 이 전류는 트랜지스터(302a,302b)에 의해 발생되어야 하며, 그 결과, 트랜지스터(302a,302b)의 콜렉터 전류에서의 차는 I1과 같게된다. 따라서, 출력단(4)에서 나타나는 출력신호(I1)는 전류차 신호가 되는 바, 단자(4a,4b)에서 흐르는 전류(I1a,I1b)의 정확한 값을 알 필요가 없게된다.
주지할 사항으로, 출력 전류신호(I1)를 접지에 관하여 단일 출력 단자에 공급하는 대안적인 버전도 가능하다.
도 4b는 도 2c에 예시한 바와 같은 해석에 의한 본 발명에 따른 제 2 보상 디바이스(7)의 실시예를 예시한 것이다.
도 4b에 도시한 본 발명에 따른 제 2 보상 디바이스(7)는 5개의 트랜지스터 (701-705)를 포함한다. 제 1 트랜지스터(701)의 콜렉터는 입력 전류(I41)를 수신하기 위한 전류 입력(41)에 연결된다. 제 1 트랜지스터(701)의 이미터는 접지에 연결된다. 제 1 트랜지스터(701)의 베이스는 제 2 트랜지스터(702)의 이미터와, 그리고 기준 전류(Iref)를 수신하기 위한 기준전류 입력(52)에 연결된다.
제 2 트랜지스터(702)의 베이스는 제 3 트랜지스터(703)의 베이스에 연결되고, 제 3 트랜지스터(703)의 베이스는 제 4 트랜지스터(704)의 베이스와 그리고 보상 전류(Icomp)를 수신하기 위한 보상전류 입력단(42)에 연결된다. 제 4 트랜지스터(704)의 이미터는 접지에 연결된다.
제 2 트랜지스터(702)와 제 3 트랜지스터(703)의 베이스는 제 5 트랜지스터(705)의 이미터에 연결되고, 제 5 트랜지스터(705)의 베이스는 전류 입력(41)에 연결된다. 제 2, 제 3, 제 5 트랜지스터(702, 703, 705)의 콜렉터들은 포지티브(+) 전원에 연결된다.
제 4 트랜지스터(704)의 콜렉터는 전류 출력(53)에 연결되어 I53 =I41 × (Iref/Icomp)인 전류(I53)를 공급한다.
전술한 바와 같이, 도 4a 및 도 4b는 제 1 V/I 변환기(3) 및 제 2 보상 디바이스(7)의 가능한 실제적인 예를 보인 것이다. 추가의 실제적인 대안들이 가능한데, 상기 변환기 및 보상 디바이스가 서로 연결될 수 있도록 하기 위해 상기 대안들이 어떻게 선정 및/또는 변형되는지는 당업자에게 자명하게될 것이다. 도 4a의 제 1 V/I 변환기(3) 및 도 4b의 제 2 보상 디바이스(7)의 직접적인 연결이 이루어지도록 하기 위해, 도 4b의 제 2 보상 디바이스(7)는 추가의 전류원(706)을 구비하는데, 이 전류원(706)은 전류 입력단(41)에 연결되어 전류 세기 2*Ibias를 공급하며, 그 결과로서 도 4a의 제 1 V/I 변환기(3)의 출력 브랜치 및 도 4b의 제 2 보상 디바이스(7)의 입력 브랜치를 통하는 전류들의 전류 방향이 서로 매칭되게 된다.
따라서, 도 4b에 도시한 본 발명에 따른 제 2 보상 디바이스(7)는 이 디바이스의 입력단(41)에서 수신되는 (절대)전류의 세기(I41)를 원하는 파라미터(Iref/Icomp)로 승산 시킴으로써 상기 전류 세기(I41)에 대해 보상을 하는 데 적합하다. 이는 만일 입력 전류(I41)가 I1과 같기만 하면 충분하다. 만일 도 4a에 예시한 예에서와 같이, 제 1 V/I 변환기(3)가 그 출력전류(I1)를 차전류(differential current)로서 두 개의 입력 단자(4a,4b)에 공급하면, 도 4b에 도시한 제 2 보상 디바이스(7)는 2중으로 제공되어야 하는데, 이 경우 각 "절반(half)"의 입력(41a,41b)은 제 1 V/I 변환기(3)의 각 출력(4a,4b)에서 발생되는 전류(I1a,I1b)를 항상 수신하며, 각 "절반"의 출력(53a, 53b)은 원하는 파라미터(Iref/Icomp)에 의해 승산되는 전류(I53a,I53b)을 항상 공급하는바, 그 결과로서 그 중요한 출력 신호 Iout =I53은 다시 차 신호(I53a-I53b)가 된다.
도 4c는 도 2c에 예시된 바와 같은 해석에서 본 발명에 따른 파라미터 소스(8)의 실제적인 예를 보인 것이다.
도 4c에 보인 파라미터 소스(8)는 그 출력이 제 1 트랜지스터(802)의 베이스에 연결된 제 1 연산증폭기(801)를 포함한다. 제 1 트랜지스터(802)의 이미터는 제 1 연산증폭기(801)의 반전 입력 및 보상 저항(Rcomp)의 일단에 연결되며, 보상 저항(Rcomp)의 타단은 접지에 연결된다. 연산증폭기(801)의 비반전 입력은 기준 전압(Vref)을 수신하도록 기준 전압원(30)에 연결된다. 보상 저항(Rcomp)의 양단 전압은 Vref와 같으며, 그 결과 전류는 제 1 트랜지스터(802)의 콜랙터-이미터 경로에서 생성되는 Vref/Rcomp와 같다. 이 전류는 제 1 트랜지스터(802)의 콜렉터에 연결된 보상 전류 출력(14)에서 보상 전류(Icomp)로서 나타난다.
마찬가지로, 파라미터 소스(8)는 그 출력단이 제 2 트랜지스터(812)의 베이스에 연결된 제 2 연산증폭기(811)를 포함한다. 제 2 트랜지스터(812)의 이미터는 제 2 연산증폭기(811)의 반전 입력단과 그리고 단자(25)를 통해 기준 저항(Rref)의 일단에 연결되며, 기준 저항(Rref)의 타단은 접지에 연결된다. 연산증폭기(811)의 비반전 입력단은 기준 전압(Vref)을 수신하도록 기준 전압원(30)에 연결된다. 기준 저항(Rref)의 양단 전압은 Vref와 같게단되어 결과적으로 Vref/Rref와 같은 전류가 제 2 트랜지스터(812)의 콜렉터-이미터 경로에서 생성된다. 상기 전류는 제 2 트랜지스터(812)의 콜렉터에 연결된 기준 전류 출력단(24)에서 기준 전류(Iref)로서 나타난다.
설명한 바와 같이, Vref의 정확한 값은 기준 저항(Rref)과 보상 저항(Rcomp)가 같은 기준 전압(Vref)를 수신하는 한 비임계이다.
바람직하게, 전술한 제 1 V/I 변환기(3) 및 제 2 보상 디바이스(7)(승산기)의 기능이 단일칩에 집적된다. 이는 칩(100)에서 요구되는 영역을 감소시킨다. 더욱이, 이는 변환기에서 발생된 전류가 승산기에서 직접 이용될 수 있는 장점을 갖는다.
따라서, 본 발명은 칩(100)에 구현되는 전압(Vin)을 전류(Iout)로 변환시키기 위한 장치(1)를 제공한다. 이 장치는 칩에 제작된 변환 저항(Rconv)에 기초하여 동작하는 제 1 V/I 변환기(3)를 포함한다. 이 저항은 알려지지 않은 제조 공차 α를 갖는다. 이는 같은 제조 공차 α를 갖는 온-칩 보상 저항(Rcomp)를 또한 갖는 제 2 V/I 변환기(13)의 존재로 보상된다. 더욱이, 외부 저항(Rref)에 기초하여 동작하는 제 3 V/I 변환기(23)가 있다. 제 2 V/I 변환기(13)는 기준 전압(Vref)을 보상 전류 신호(Icomp)로 변환하고, 제 3 V/I 변환기(23)는 기준 전압(Vref)를 기준 전류 신호(Iref)로 변환한다. 출력 전류(Iout)는 제 1 V/I 변환기(3)의 출력 신호(I1)을 기준 전류 신호(Iref)와 직접 비례하며 보상 전류 신호(Icomp)와 반비례하는 인수와 승산시킴으로써 얻어진다.
본 발명의 범위는 전술한 예들로만 국한되지 않으며, 첨부한 특허청구의 범위에서 정의된 발명의 범위 내에서 본 발명에 대한 다양한 변화 및 변형이 가능함이 당업자에게 자명할 것이다.
예컨대, 본 발명은 전압/전류 변환의 경우에 대해 상기에서 설명하였다. 역으로, 본 발명은 그 변환이 변환 저항에 기초하는 실시예들에서 전류/전압 변환에도 또한 적용될 수 있다.
그러나, 본 발명은 측정량의 전기적 측정 신호(전압, 전류, 주파수 등)로의 변환에도 보다 광범위하게 적용될 수 있는바, 여기에서 상기 변환은 변환 요소의 특성들에 기초하지만 그 특성들이 정확하게 사전 설정되지 않는다. 이것의 예들로서 온도 센서 및 압력센서가 있다. 본 발명에 따르면, 측정은 제 1 변환 요소를 포함하고 제 1 측정 신호를 공급하는 제 1 센서에 의해 수행된다. 제 2 센서는 본 발명의 중요한 양상에 따르면 상기 제 1 변환 요소의 특성들과 실질적으로 동일한 특성을 갖는 제 2 변환 요소를 포함한다. 이는 예컨대 제 2 변환 요소 및 제 1 변환요소를 동일한 처리 단계에서 제작하고, 제 2 변환요소 및 제 1 변환요소를 같은 칩에 구현함으로써 달성된다. 제 2 센서에 의해, 보상 신호를 제공하도록 보상 측정이 기준 신호에 대해 수행된다. 더욱이, 정확한 기준 신호를 공급하는 소스가 제공된다. 만일 제 1 측정 신호가 기준신호와 보상신호의 몫과 승산되면, 처리 변화에 의해 야기된 제 1 변환 요소의 특성들에서의 어떤 변화들에 실질적으로 독립적인 보상 변환 신호가 얻어지며, 그 결과는 측정될 량에 따르게 된다.
더욱이, 본 발명은 조정 가능한 승산 인수를 갖는 승산기를 구비하는 것이 바람직한 모든 경우에서도 사용될 수 있다.
Claims (16)
- 삭제
- 삭제
- 삭제
- 삭제
- 입력 전압(Vin)을 수신하기 위한 신호 입력단(2)과 출력 전류(Iout)를 공급하기 위한 신호 출력단(5)을 구비하여, 전압(Vin)을 전류(Iout)로 변환하는 장치(1)로서,입력단이 상기 신호 입력단(2)에 연결되고, 제 1 변환 저항(Rconv)을 포함하며, 상기 제 1 변환 저항(Rconv)에 기초하여 자신의 입력단에 수신되는 전압 신호(Vin)를 변환시킴으로써 제 1 전류 신호(I1)를 공급하는 제 1 V/I 변환기(3)-상기 제 1 변환 저항(Rconv)은 공차 계수 α를 가짐-와,정확한 기준 전류 신호(Iref)에는 비례하나 정확하지 않은 제 2 전류 신호(Icomp)에는 반비례하는 계수를 상기 제 1 전류 신호(I1)에 승산하여 상기 출력 전류(Iout)를 공급하는 보상 수단(7, 13, 23)을 포함하되,상기 보상 수단(7, 13, 23)은상기 제 1 변환 저항(Rconv)의 공차 계수(α)와 동일한 공차 계수(α)를 가지는 제 2 변환 저항(Rcomp)을 포함하는 제 2 V/I 변환기(13)와,제 1 기준 전압(Vref)을 상기 제 2 V/I 변환기(13)의 입력단(12)에 공급하는 수단(30)을 포함하며,상기 제 2 V/I 변환기(13)는 상기 제 2 변환 저항(Rcomp)에 기초하여 상기 제 1 기준 전압(Vref)을 변환함으로써 상기 제 2 전류 신호(Icomp)를 공급하는전압-전류 변환 장치.
- 삭제
- 제 5 항에 있어서,상기 제 2 V/I 변환기(13)는 복수의 보상 저항(Rcomp) 및 상기 복수의 보상 저항(Rcomp)에 결합되는 제어가능 스위치를 포함하는전압-전류 변환 장치.
- 제 5 항에 있어서,상기 보상 수단(7, 13, 23)은외부 기준 저항(Rref)으로의 연결을 위한 입력 단자(25)를 갖는 제 3 V/I 변환기(23)와,제 2 기준 전압을 상기 제 3 V/I 변환기(23)의 입력단(22)에 공급하는 수단을 포함하며,상기 제 3 V/I 변환기(23)는 상기 외부 기준 저항(Rref)에 기초하여 상기 제 2 기준 전압을 변환함으로써 상기 기준 전류 신호(Iref)를 공급하는전압-전류 변환 장치.
- 제 8 항에 있어서,상기 제 1 및 제 2 기준 전압을 공급하기 위한 공통 전압원(30)을 포함하는전압-전류 변환 장치.
- 제 5 항 및 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,상기 제 1 V/I 변환기(3) 및 상기 제 2 V/I 변환기(13)는 단일 칩(100) 상에 형성되는전압-전류 변환 장치.
- 제 10 항에 있어서상기 보상 수단(7, 13, 23)은 상기 단일 칩(100) 상에 형성되는전압-전류 변환 장치.
- 제 11 항에 있어서,상기 단일 칩(100)은복수의 제 1 V/I 변환기(3(1-N))와,상기 복수의 제 1 V/I 변환기(3(1-N)) 중 대응하는 어느 하나와 각각 결합하는 복수의 보상 수단(7(1-N))을 포함하며,정확한 상기 기준 전류 신호(Iref)를 공급하는 수단(23)은 상기 복수의 보상 수단(7(1-N))에 공통인전압-전류 변환 장치.
- 제 5 항에 있어서,상기 제 1 V/I 변환기(3)의 변환 기능 및 상기 보상 수단(7)의 보상 기능이 단일 회로에서 구현되는전압-전류 변환 장치.
- 제 5 항에 있어서,상기 제 1 V/I 변환기(3)는두 개의 입력 단자(2a, 2b)와,두 개의 출력 단자(4a, 4b)와,각각의 콜렉터가 상기 두 개의 출력 단자(4a, 4b)에 연결된 두 개의 트랜지스터(302a, 302b)와,각각의 비반전 입력단이 상기 입력 단자(2a, 2b)에 연결되고, 각각의 출력단이 상기 트랜지스터 각각의 베이스에 연결되며, 각각의 반전 입력단이 상기 트랜지스터 각각의 이미터에 연결되는 두 개의 연산증폭기(301a, 301b)를 포함하며,상기 두 개의 트랜지스터(302a, 302b)의 이미터들은 각각 상기 제 1 변환 저항(Rconv)의 각 단에 연결되고,상기 두 개의 트랜지스터(302a, 302b)의 이미터들은 각각 바이어스 전류(Ibias)를 발생시키는 각각의 전류원(303a, 303b)에 각각 연결되는전압-전류 변환 장치.
- 제 5 항에 있어서,상기 보상 수단(7, 13, 23) 중 보상 디바이스(7)는콜렉터가 전류 입력단(41; 41a, 41b)에 연결되고 이미터가 접지에 연결된 제 1 트랜지스터(701)와,이미터가 상기 제 1 트랜지스터(701)의 베이스 및 기준 전류 입력단(52)에 연결된 제 2 트랜지스터(702)와,베이스가 상기 제 2 트랜지스터(702)의 베이스에 연결되고 이미터가 보상 전류 입력단(42)에 연결된 제 3 트랜지스터(703)와,베이스가 상기 제 3 트랜지스터(703)의 이미터에 연결되고, 이미터가 접지에 연결되며, 콜렉터가 전류 출력단(53; 53a, 53b)에 연결된 제 4 트랜지스터(704)와,베이스가 상기 제 1 트랜지스터(701)의 콜렉터에 연결되고, 에미터가 상기 제 2 트랜지스터(702)의 베이스 및 상기 제 3 트랜지스터(703)의 베이스에 연결된 제 5 트랜지스터(705)를 포함하는전압-전류 변환 장치.
- 제 5 항에 있어서,상기 보상 수단(7, 13, 23)은 파라미터 소스(8)를 포함하며,상기 파라미터 소스(8)는비반전 입력단이 상기 제 1 기준 전압(Vref)을 공급하는 상기 수단(30)에 연결된 제 1 연산증폭기(801)와,베이스가 상기 제 1 연산증폭기(801)의 출력단에 연결되고, 이미터가 상기 제 1 연산증폭기(801)의 반전 입력단에 연결되며, 콜렉터가 보상 전류 출력단(14)에 연결된 제 1 트랜지스터(802)와,일단이 상기 제 1 트랜지스터(802)의 이미터에 연결되고, 타단이 접지에 연결된 보상 저항(Rcomp)과,비반전 입력단이 제 2 기준 전압을 공급하는 수단에 연결된 제 2 연산증폭기(811)와,베이스가 상기 제 2 연산증폭기(811)의 출력단에 연결되고, 이미터가 상기 제 2 연산증폭기(811)의 반전 입력단 및 저항 입력 단자(25)에 연결되며, 콜렉터가 기준 전류 출력단(24)에 연결된 제 2 트랜지스터(812)를 포함하는전압-전류 변환 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99202478 | 1999-07-28 | ||
EP99202478.6 | 1999-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010075381A KR20010075381A (ko) | 2001-08-09 |
KR100803482B1 true KR100803482B1 (ko) | 2008-02-14 |
Family
ID=8240502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017003867A KR100803482B1 (ko) | 1999-07-28 | 2000-07-19 | 전압/전류 변환 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6324083B1 (ko) |
EP (1) | EP1119907B1 (ko) |
JP (1) | JP2003505966A (ko) |
KR (1) | KR100803482B1 (ko) |
DE (1) | DE60037569T2 (ko) |
WO (1) | WO2001008300A1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60230330D1 (de) * | 2002-01-24 | 2009-01-22 | Nxp Bv | Elektronische schaltung für strom-spannungsumwandlung |
TWI260857B (en) * | 2002-05-15 | 2006-08-21 | Ind Tech Res Inst | High linearily CMOS transconductor circuit |
GB2506538B (en) * | 2009-07-28 | 2014-07-02 | Skyworks Solutions Inc | Process, voltage and temperature sensor |
CN102611453B (zh) * | 2012-04-23 | 2016-09-21 | 承德承信自动化工程有限公司 | 一种数模转换装置 |
JP2015041808A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社東芝 | アナログ信号処理装置 |
JP6797849B2 (ja) * | 2018-01-26 | 2020-12-09 | 株式会社東芝 | 電圧電流変換回路 |
US10845832B2 (en) | 2018-09-10 | 2020-11-24 | Analog Devices International Unlimited Company | Voltage-to-current converter |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2019148A (en) * | 1978-04-13 | 1979-10-24 | American Optical Corp | Voltage-to-current converter |
US4841228A (en) * | 1986-07-11 | 1989-06-20 | Hewlett-Packard Company | Apparatus for indicating the resistive characteristic of a capacitor |
US4883992A (en) * | 1988-09-06 | 1989-11-28 | Delco Electronics Corporation | Temperature compensated voltage generator |
JPH0219148A (ja) * | 1988-07-07 | 1990-01-23 | Tetsuyoshi Fukuoka | 外反母趾予防具 |
EP0502570A1 (en) * | 1991-03-06 | 1992-09-09 | Koninklijke Philips Electronics N.V. | Controllable voltage-to-current converter having third-order distortion reduction |
JPH052570A (ja) * | 1991-06-25 | 1993-01-08 | Gurafuiko:Kk | クロスバースイツチおよびそれを使用した並列処理装置 |
US5815012A (en) * | 1996-08-02 | 1998-09-29 | Atmel Corporation | Voltage to current converter for high frequency applications |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4100433A (en) * | 1977-01-04 | 1978-07-11 | Motorola, Inc. | Voltage to current converter circuit |
JP3411988B2 (ja) * | 1992-09-21 | 2003-06-03 | 株式会社東芝 | 可変電圧電流変換回路 |
AU4883197A (en) * | 1997-10-23 | 1999-05-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Differential voltage-to-current converter |
-
2000
- 2000-07-19 WO PCT/EP2000/006962 patent/WO2001008300A1/en active IP Right Grant
- 2000-07-19 KR KR1020017003867A patent/KR100803482B1/ko not_active IP Right Cessation
- 2000-07-19 DE DE60037569T patent/DE60037569T2/de not_active Expired - Fee Related
- 2000-07-19 JP JP2001512700A patent/JP2003505966A/ja not_active Withdrawn
- 2000-07-19 EP EP00949386A patent/EP1119907B1/en not_active Expired - Lifetime
- 2000-07-24 US US09/624,525 patent/US6324083B1/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2019148A (en) * | 1978-04-13 | 1979-10-24 | American Optical Corp | Voltage-to-current converter |
US4841228A (en) * | 1986-07-11 | 1989-06-20 | Hewlett-Packard Company | Apparatus for indicating the resistive characteristic of a capacitor |
JPH0219148A (ja) * | 1988-07-07 | 1990-01-23 | Tetsuyoshi Fukuoka | 外反母趾予防具 |
US4883992A (en) * | 1988-09-06 | 1989-11-28 | Delco Electronics Corporation | Temperature compensated voltage generator |
EP0502570A1 (en) * | 1991-03-06 | 1992-09-09 | Koninklijke Philips Electronics N.V. | Controllable voltage-to-current converter having third-order distortion reduction |
JPH052570A (ja) * | 1991-06-25 | 1993-01-08 | Gurafuiko:Kk | クロスバースイツチおよびそれを使用した並列処理装置 |
US5815012A (en) * | 1996-08-02 | 1998-09-29 | Atmel Corporation | Voltage to current converter for high frequency applications |
Also Published As
Publication number | Publication date |
---|---|
JP2003505966A (ja) | 2003-02-12 |
WO2001008300A1 (en) | 2001-02-01 |
DE60037569D1 (de) | 2008-02-07 |
DE60037569T2 (de) | 2008-12-11 |
KR20010075381A (ko) | 2001-08-09 |
EP1119907B1 (en) | 2007-12-26 |
US6324083B1 (en) | 2001-11-27 |
EP1119907A1 (en) | 2001-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851375B2 (ja) | インピーダンス測定装置 | |
US7415256B2 (en) | Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver | |
JPH053166B2 (ko) | ||
US4498053A (en) | Current amplifier | |
KR100803482B1 (ko) | 전압/전류 변환 장치 | |
KR100724095B1 (ko) | 정밀 전류, 전압 및 전력 측정장치 | |
US5735605A (en) | Thermocouple temperature probe adapter | |
JP6850338B2 (ja) | 温度センサー構成におけるフリッカーノイズ低減 | |
US4695806A (en) | Precision remotely-switched attenuator | |
GB2198307A (en) | Avoiding d.c. offsets and crossover distortion in voltage-to-current converters | |
EP0121278B1 (en) | Attenuator circuit | |
KR20000017019A (ko) | 필터 특성 조절 장치 및 그 조절 방법 | |
JP4839572B2 (ja) | 入力回路 | |
JP2000511029A (ja) | 誤差補正が行われた電圧―電流変換器 | |
JPH02107011A (ja) | 電荷増幅回路 | |
JP3189866B2 (ja) | 抵抗計校正装置 | |
JP3460932B2 (ja) | 絶対値回路 | |
JPS6339122B2 (ko) | ||
JP2000151311A (ja) | ゲイン制御装置 | |
KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
JPS596605A (ja) | 電流増幅器 | |
KR940004744B1 (ko) | 가변임피던스회로 | |
SU1404976A1 (ru) | Устройство дл измерени параметров комплексных сопротивлений | |
KR20000013422U (ko) | 온도 보상 기능을 갖는 전력 검출기 | |
JPH08320346A (ja) | 電気量測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
LAPS | Lapse due to unpaid annual fee |