JP2812132B2 - 校正機能付き掛算回路 - Google Patents
校正機能付き掛算回路Info
- Publication number
- JP2812132B2 JP2812132B2 JP7937493A JP7937493A JP2812132B2 JP 2812132 B2 JP2812132 B2 JP 2812132B2 JP 7937493 A JP7937493 A JP 7937493A JP 7937493 A JP7937493 A JP 7937493A JP 2812132 B2 JP2812132 B2 JP 2812132B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- amplifier
- output
- zero
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２つのデジタル値をそ
れぞれアナログ変換し、その２つのアナログ信号を掛け
合わせてアナログ信号で出力する掛算回路に係り、特に
直流誤差を補正する回路に関するものである。
れぞれアナログ変換し、その２つのアナログ信号を掛け
合わせてアナログ信号で出力する掛算回路に係り、特に
直流誤差を補正する回路に関するものである。
【０００２】
【従来の技術】任意波形発生器やファンクションジェネ
レータあるいはデジタル電力計などで使用されるアナロ
グ掛算回路はよく知られている。この種の掛算回路で
は、２つのデジタル信号をそれぞれアナログ変換し、適
宜増幅した後アナログ掛算器に入力して２つの信号の積
を得る。例えばデジタル電力計では、電圧および電流の
デジタル測定値をアナログ変換してアナログ掛算器に与
え、電圧と電流の積から電力を求めるようにしている。
レータあるいはデジタル電力計などで使用されるアナロ
グ掛算回路はよく知られている。この種の掛算回路で
は、２つのデジタル信号をそれぞれアナログ変換し、適
宜増幅した後アナログ掛算器に入力して２つの信号の積
を得る。例えばデジタル電力計では、電圧および電流の
デジタル測定値をアナログ変換してアナログ掛算器に与
え、電圧と電流の積から電力を求めるようにしている。
【０００３】図２はこのような従来の掛算回路の構成を
示す図である。図において、１は制御回路で、デジタル
・アナログ変換器（以下ＤＡ変換器という）２およびゲ
イン調整用のＤＡ変換器４を制御するもので、それぞれ
にデジタル値を与え、制御信号（図示せず）によりそれ
ぞれアナログ変換を行なわせる。ＤＡ変換器２（以下メ
インＤＡ変換器という）のアナログ出力は第１の増幅器
３で適宜増幅された後掛算器６に加えられる。他方ゲイ
ン調整用のＤＡ変換器４の出力も第２の増幅器５で適宜
増幅した後掛算器６へ導かれる。掛算器６では第１の増
幅器３の出力Ｘを第３の増幅器５の出力Ｙに応じたゲイ
ンＹで増幅し、Ｘ・Ｙを得る。この出力Ｘ・Ｙは更に第
３の増幅器７により適宜増幅されて出力端子８に導かれ
る。
示す図である。図において、１は制御回路で、デジタル
・アナログ変換器（以下ＤＡ変換器という）２およびゲ
イン調整用のＤＡ変換器４を制御するもので、それぞれ
にデジタル値を与え、制御信号（図示せず）によりそれ
ぞれアナログ変換を行なわせる。ＤＡ変換器２（以下メ
インＤＡ変換器という）のアナログ出力は第１の増幅器
３で適宜増幅された後掛算器６に加えられる。他方ゲイ
ン調整用のＤＡ変換器４の出力も第２の増幅器５で適宜
増幅した後掛算器６へ導かれる。掛算器６では第１の増
幅器３の出力Ｘを第３の増幅器５の出力Ｙに応じたゲイ
ンＹで増幅し、Ｘ・Ｙを得る。この出力Ｘ・Ｙは更に第
３の増幅器７により適宜増幅されて出力端子８に導かれ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の掛算回路においては、ＤＡ変換器や増幅器の
零点や掛算器のゲインは一度調整されるが、その後の使
用において温度ドリフトや経年変化等による直流誤差は
調整されず、その誤差は出力にそのまま現われてしまう
という問題があった。
うな従来の掛算回路においては、ＤＡ変換器や増幅器の
零点や掛算器のゲインは一度調整されるが、その後の使
用において温度ドリフトや経年変化等による直流誤差は
調整されず、その誤差は出力にそのまま現われてしまう
という問題があった。
【０００５】本発明の目的は、このような点に鑑み、補
正用のＤＡ変換器およびアナログ・デジタル変換器（以
下ＡＤ変換器という）を用い、経年変化や温度ドリフト
等の影響を除去することのできる校正機能付き掛算回路
を提供することにある。
正用のＤＡ変換器およびアナログ・デジタル変換器（以
下ＡＤ変換器という）を用い、経年変化や温度ドリフト
等の影響を除去することのできる校正機能付き掛算回路
を提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明では、メインＤＡ変換器および第１の増
幅器経由の信号と、ゲイン調整用ＤＡ変換器および第２
の増幅器経由の信号とを受け、この２つの信号の積に対
応した信号を出力するアナログ掛算器と、この掛算器の
出力を適宜増幅して出力する第３の増幅器を備えた掛算
回路において、前記第１の増幅器にオフセット補正用の
信号を与える第１の零点調整用ＤＡ変換器と、前記第２
の増幅器にオフセット補正用の信号を与える第２の零点
調整用ＤＡ変換器と、前記第３の増幅器にオフセット補
正用の信号を与える第３の零点調整用ＤＡ変換器と、前
記第３の増幅器の出力をモニタするＡＤ変換器と、前記
メインＤＡ変換器に与えるデータをｘ、ゲイン調整用Ｄ
Ａ変換器に与えるデータをｙとしたときの掛算器の各入
力がａｘ＋ｂ、ｃｙ＋ｄで表わされ、第３の増幅器の出
力がｅ＊（ａｘ＋ｂ）＊（ｃｙ＋ｄ）＋ｆで表わされる
とき、データｘ，ｙに０，１，−１の組合せを設定しそ
れら各条件下におけるＡＤ変換器の読取り値をもとに各
オフセットｂ，ｄ，ｆの補正値をそれぞれ求め、これら
補正値を各零点調整用ＤＡ変換器に設定することにより
回路の直流誤差が補償できるようにする制御演算回路を
備える。
るために本発明では、メインＤＡ変換器および第１の増
幅器経由の信号と、ゲイン調整用ＤＡ変換器および第２
の増幅器経由の信号とを受け、この２つの信号の積に対
応した信号を出力するアナログ掛算器と、この掛算器の
出力を適宜増幅して出力する第３の増幅器を備えた掛算
回路において、前記第１の増幅器にオフセット補正用の
信号を与える第１の零点調整用ＤＡ変換器と、前記第２
の増幅器にオフセット補正用の信号を与える第２の零点
調整用ＤＡ変換器と、前記第３の増幅器にオフセット補
正用の信号を与える第３の零点調整用ＤＡ変換器と、前
記第３の増幅器の出力をモニタするＡＤ変換器と、前記
メインＤＡ変換器に与えるデータをｘ、ゲイン調整用Ｄ
Ａ変換器に与えるデータをｙとしたときの掛算器の各入
力がａｘ＋ｂ、ｃｙ＋ｄで表わされ、第３の増幅器の出
力がｅ＊（ａｘ＋ｂ）＊（ｃｙ＋ｄ）＋ｆで表わされる
とき、データｘ，ｙに０，１，−１の組合せを設定しそ
れら各条件下におけるＡＤ変換器の読取り値をもとに各
オフセットｂ，ｄ，ｆの補正値をそれぞれ求め、これら
補正値を各零点調整用ＤＡ変換器に設定することにより
回路の直流誤差が補償できるようにする制御演算回路を
備える。
【０００７】
【作用】本発明の校正においては、メインＤＡ変換器に
与えるデータをｘ、ゲイン調整用ＤＡ変換器に与えるデ
ータをｙとしたとき、掛算器の各入力がａｘ＋ｂ、ｃｙ
＋ｄで表わされ、出力値がｅ＊（ａｘ＋ｂ）＊（ｃｙ＋
ｄ）＋ｆで表わされるものとして、オフセットｂ，ｄ，
ｆを補償する。メインＤＡ変換器とゲイン調整用ＤＡ変
換器に０，１，−１を適宜設定して各状態の出力値をも
とにオフセットｂ，ｄ，ｆの補正値をそれぞれ求める。
求めた補正値を設定することにより出力値はｅ＊ａ＊ｃ
＊ｘ＊ｙで表わされるようになり、直流誤差のない掛算
値を得ることができる。
与えるデータをｘ、ゲイン調整用ＤＡ変換器に与えるデ
ータをｙとしたとき、掛算器の各入力がａｘ＋ｂ、ｃｙ
＋ｄで表わされ、出力値がｅ＊（ａｘ＋ｂ）＊（ｃｙ＋
ｄ）＋ｆで表わされるものとして、オフセットｂ，ｄ，
ｆを補償する。メインＤＡ変換器とゲイン調整用ＤＡ変
換器に０，１，−１を適宜設定して各状態の出力値をも
とにオフセットｂ，ｄ，ｆの補正値をそれぞれ求める。
求めた補正値を設定することにより出力値はｅ＊ａ＊ｃ
＊ｘ＊ｙで表わされるようになり、直流誤差のない掛算
値を得ることができる。
【０００８】
【実施例】以下本発明を実施例につき詳細に説明する。
図１は本発明に係る掛算回路の一実施例を示す構成図で
ある。なお、図１において図２と同等部分には同一符号
を付してある。９はメインＤＡ変換器２と第１の増幅器
３の直列回路において生じるオフセット電圧を調整する
ための零点調整用のＤＡ変換器、１０はゲイン調整用Ｄ
Ａ変換器４と第２の増幅器５の直列回路において生じる
オフセット電圧を調整するための零点調整用のＤＡ変換
器、１２は第３の増幅器７の出力（出力端子８へ出力さ
れる電圧）をモニタするためのＡＤ変換器である。１３
は制御演算回路であり、メインＤＡ変換器２およびゲイ
ン調整用のＤＡ変換器４に適宜デジタル値を与える従来
と同等の機能のほか、ＡＤ変換器１２を通して出力端子
８の出力電圧を読み取りつつ各ＤＡ変換器に適宜の値を
与え、出力の直流誤差を補正する機能も有する。
図１は本発明に係る掛算回路の一実施例を示す構成図で
ある。なお、図１において図２と同等部分には同一符号
を付してある。９はメインＤＡ変換器２と第１の増幅器
３の直列回路において生じるオフセット電圧を調整する
ための零点調整用のＤＡ変換器、１０はゲイン調整用Ｄ
Ａ変換器４と第２の増幅器５の直列回路において生じる
オフセット電圧を調整するための零点調整用のＤＡ変換
器、１２は第３の増幅器７の出力（出力端子８へ出力さ
れる電圧）をモニタするためのＡＤ変換器である。１３
は制御演算回路であり、メインＤＡ変換器２およびゲイ
ン調整用のＤＡ変換器４に適宜デジタル値を与える従来
と同等の機能のほか、ＡＤ変換器１２を通して出力端子
８の出力電圧を読み取りつつ各ＤＡ変換器に適宜の値を
与え、出力の直流誤差を補正する機能も有する。
【０００９】メインＤＡ変換器２と第１の増幅器３によ
るオフセットは零点調整用のＤＡ変換器９の出力を増幅
器３に与えることにより調整でき、また、ゲイン調整用
のＤＡ変換器４と第２の増幅器５によるオフセットも第
２の零点調整用のＤＡ変換器１０の出力を増幅器５に与
えることにより調整することができる。さらにまた掛算
器６と第３の増幅器７によるオフセットも、第３の零点
調整用のＤＡ変換器１１の出力を増幅器７に与えること
により調整することができるようになっている。これら
零点調整用のＤＡ変換器９，１０，１１には制御演算回
路１３からそれぞれオフセット調整用のデータ（デジタ
ル値）が与えられる。
るオフセットは零点調整用のＤＡ変換器９の出力を増幅
器３に与えることにより調整でき、また、ゲイン調整用
のＤＡ変換器４と第２の増幅器５によるオフセットも第
２の零点調整用のＤＡ変換器１０の出力を増幅器５に与
えることにより調整することができる。さらにまた掛算
器６と第３の増幅器７によるオフセットも、第３の零点
調整用のＤＡ変換器１１の出力を増幅器７に与えること
により調整することができるようになっている。これら
零点調整用のＤＡ変換器９，１０，１１には制御演算回
路１３からそれぞれオフセット調整用のデータ（デジタ
ル値）が与えられる。
【００１０】このような構成における動作を次に説明す
る。ここで図１に示す回路がかりに誤差成分を持ってい
ない理想的な回路であるとする。そして計算の単純化の
ために増幅器３，５，７のゲインは共に１倍であるとし
て、制御演算回路１３の制御によりゲイン調整用のＤＡ
変換器４にＹを、またメインＤＡ変換器２にＸを出力さ
せた場合、出力端子８には電圧Ｘ・Ｙが現れる。しかし
実際にはそれぞれゲイン誤差とオフセット誤差を持って
いるため、それを補償しないかぎりは出力端子８にＸ・
Ｙは現れない。
る。ここで図１に示す回路がかりに誤差成分を持ってい
ない理想的な回路であるとする。そして計算の単純化の
ために増幅器３，５，７のゲインは共に１倍であるとし
て、制御演算回路１３の制御によりゲイン調整用のＤＡ
変換器４にＹを、またメインＤＡ変換器２にＸを出力さ
せた場合、出力端子８には電圧Ｘ・Ｙが現れる。しかし
実際にはそれぞれゲイン誤差とオフセット誤差を持って
いるため、それを補償しないかぎりは出力端子８にＸ・
Ｙは現れない。
【００１１】そこでいま、メインＤＡ変換器２と増幅器
３経由の出力をａｘ＋ｂ、ゲイン調整用のＤＡ変換器４
と増幅器５経由の出力をｃｙ＋ｄとする。出力端子７に
現れる出力Ｖout は、 Ｖout ＝ｅ＊（（ａｘ＋ｂ）＊（ｃｙ＋ｄ））＋ｆ ＝ｅ＊ａ＊ｃ＊ｘ＊ｙ ＋ｅ＊ａ＊ｄ＊ｘ ＋ｅ＊ｂ＊ｃ＊ｙ ＋ｅ＊ｂ＊ｄ＋ｆ ……(1) と表わされる。 ただし、＊は掛算記号 ａはメインＤＡ変換器２および増幅器３のゲイン誤差 ｂはメインＤＡ変換器２および増幅器３のオフセット誤
差 ｃはゲイン調整用のＤＡ変換器４および増幅器５のゲイ
ン誤差 ｄはゲイン調整用のＤＡ変換器４および増幅器５のオフ
セット誤差 ｅは掛算器６および増幅器７のゲイン誤差 ｆは掛算器６および増幅器７のオフセット誤差 である。
３経由の出力をａｘ＋ｂ、ゲイン調整用のＤＡ変換器４
と増幅器５経由の出力をｃｙ＋ｄとする。出力端子７に
現れる出力Ｖout は、 Ｖout ＝ｅ＊（（ａｘ＋ｂ）＊（ｃｙ＋ｄ））＋ｆ ＝ｅ＊ａ＊ｃ＊ｘ＊ｙ ＋ｅ＊ａ＊ｄ＊ｘ ＋ｅ＊ｂ＊ｃ＊ｙ ＋ｅ＊ｂ＊ｄ＋ｆ ……(1) と表わされる。 ただし、＊は掛算記号 ａはメインＤＡ変換器２および増幅器３のゲイン誤差 ｂはメインＤＡ変換器２および増幅器３のオフセット誤
差 ｃはゲイン調整用のＤＡ変換器４および増幅器５のゲイ
ン誤差 ｄはゲイン調整用のＤＡ変換器４および増幅器５のオフ
セット誤差 ｅは掛算器６および増幅器７のゲイン誤差 ｆは掛算器６および増幅器７のオフセット誤差 である。
【００１２】上記ａ〜ｆの各誤差が既知であれば出力を
Ｘ・Ｙとするための補正は可能である。本発明は要する
に、これらａ〜ｆの誤差を求め、各オフセットを補正す
る校正機能を有するものである。以下その校正手法につ
いて順を追って説明する。
Ｘ・Ｙとするための補正は可能である。本発明は要する
に、これらａ〜ｆの誤差を求め、各オフセットを補正す
る校正機能を有するものである。以下その校正手法につ
いて順を追って説明する。
【００１３】(1) 第１ステップ（ｄの補正値決定） 制御演算回路１３より各ＤＡ変換器に次のような値を与
え、ＡＤ変換器１２で出力値を測定する。 ＤＡ変換器２の入力ｘ＝１ ＤＡ変換器４の入力ｙ＝０ 零点調整用のＤＡ変換器９，１０，１１の入力は０と
する。 この場合の出力値（ＡＤＣ１）は、 ＡＤＣ１＝ｅ＊（（ａ＋ｂ）＊ｄ）＋ｆ ＝ｅ＊ａ＊ｄ＋ｅ＊ｂ＊ｄ＋ｆ ……(2) となる。次に上記、の条件だけを、 ｘ＝−１ ｙ＝０ と変えて同様に出力を求める。その出力（ＡＤＣ２）
は、 ＡＤＣ２＝ｅ＊（（−ａ＋ｂ）＊ｄ）＋ｆ ＝−ｅ＊ａ＊ｄ＋ｅ＊ｂ＊ｄ＋ｆ ……(3) である。
え、ＡＤ変換器１２で出力値を測定する。 ＤＡ変換器２の入力ｘ＝１ ＤＡ変換器４の入力ｙ＝０ 零点調整用のＤＡ変換器９，１０，１１の入力は０と
する。 この場合の出力値（ＡＤＣ１）は、 ＡＤＣ１＝ｅ＊（（ａ＋ｂ）＊ｄ）＋ｆ ＝ｅ＊ａ＊ｄ＋ｅ＊ｂ＊ｄ＋ｆ ……(2) となる。次に上記、の条件だけを、 ｘ＝−１ ｙ＝０ と変えて同様に出力を求める。その出力（ＡＤＣ２）
は、 ＡＤＣ２＝ｅ＊（（−ａ＋ｂ）＊ｄ）＋ｆ ＝−ｅ＊ａ＊ｄ＋ｅ＊ｂ＊ｄ＋ｆ ……(3) である。
【００１４】上式より、 ＡＤＣ１−ＡＤＣ２＝２＊ｅ＊ａ＊ｄ が導かれる。この場合において、オフセットｄを取り除
くために零調整用のＤＡ変換器１０に与える値を調整
し、ＡＤＣ１−ＡＤＣ２＝０すなわち、２＊ｅ＊ａ＊
（ｄ−ｄｖａｌ）＝０となるような補正値ｄｖａｌを求
める。この場合の制御は制御演算回路１３が行う。
くために零調整用のＤＡ変換器１０に与える値を調整
し、ＡＤＣ１−ＡＤＣ２＝０すなわち、２＊ｅ＊ａ＊
（ｄ−ｄｖａｌ）＝０となるような補正値ｄｖａｌを求
める。この場合の制御は制御演算回路１３が行う。
【００１５】(2) 第２のステップ（ｂの補正値決定） 制御演算回路１３より各ＤＡ変換器に改めて次のような
値を与え、ＡＤ変換器１２で出力値を測定する。 ＤＡ変換器２の入力ｘ＝０ ＤＡ変換器４の入力ｙ＝１ 他の零点調整用のＤＡ変換器９，１０，１１の入力は
０とする。 この場合の出力をＡＤＣ３とすると、 ＡＤＶ３＝ｅ＊（ｂ＊（ｃ＋ｄ））＋ｆ ＝ｅ＊ｂ＊ｃ＋ｅ＊ｂ＊ｄ＋ｆ ……(4) となる。次に、 ｘ＝０ ｙ＝−１ 他の零点調整用のＤＡ変換器９，１０，１１の入力は
０ として同様に出力を求める。この出力をＡＤＣ４とする
と、 ＡＤＣ４＝ｅ＊（ｂ＊（−ｃ＋ｄ））＋ｆ ＝−ｅ＊ｂ＊ｃ＋ｅ＊ｂ＊ｄ＋ｆ ……(5) である。
値を与え、ＡＤ変換器１２で出力値を測定する。 ＤＡ変換器２の入力ｘ＝０ ＤＡ変換器４の入力ｙ＝１ 他の零点調整用のＤＡ変換器９，１０，１１の入力は
０とする。 この場合の出力をＡＤＣ３とすると、 ＡＤＶ３＝ｅ＊（ｂ＊（ｃ＋ｄ））＋ｆ ＝ｅ＊ｂ＊ｃ＋ｅ＊ｂ＊ｄ＋ｆ ……(4) となる。次に、 ｘ＝０ ｙ＝−１ 他の零点調整用のＤＡ変換器９，１０，１１の入力は
０ として同様に出力を求める。この出力をＡＤＣ４とする
と、 ＡＤＣ４＝ｅ＊（ｂ＊（−ｃ＋ｄ））＋ｆ ＝−ｅ＊ｂ＊ｃ＋ｅ＊ｂ＊ｄ＋ｆ ……(5) である。
【００１６】上式より、 ＡＤＣ３−ＡＤＣ４＝２＊ｅ＊ｂ＊ｃ が導かれる。この場合において、ＤＡ変換器９に与える
値を調節して、ＡＤＣ３−ＡＤＣ４＝０すなわち、２＊
ｅ＊（ｂ−ｂｖａｌ）＊ｃ＝０となるような補正値ｂｖ
ａｌを求める。
値を調節して、ＡＤＣ３−ＡＤＣ４＝０すなわち、２＊
ｅ＊（ｂ−ｂｖａｌ）＊ｃ＝０となるような補正値ｂｖ
ａｌを求める。
【００１７】(3) 第３のステップ（ｆの補正値決定） 制御演算回路１３より各ＤＡ変換器に改めて次のような
値を与え、ＡＤ変換器１２で出力値を測定する。 ｘ＝０ ｙ＝０ 第１の零点調整用ＤＡ９にｂｖａｌを設定する 第２の零点調整用ＤＡ１０にｄｖａｌを設定する このときの出力値ＡＤＣ５は、 ＡＤＣ５＝ｆ である。そこで、零点調整用のＤＡ変換器１１に与える
値を調節して、ＡＤＣ５＝（ｆ−ｆｖａｌ）＝０になる
ｆの補正値ｆｖａｌを求める。
値を与え、ＡＤ変換器１２で出力値を測定する。 ｘ＝０ ｙ＝０ 第１の零点調整用ＤＡ９にｂｖａｌを設定する 第２の零点調整用ＤＡ１０にｄｖａｌを設定する このときの出力値ＡＤＣ５は、 ＡＤＣ５＝ｆ である。そこで、零点調整用のＤＡ変換器１１に与える
値を調節して、ＡＤＣ５＝（ｆ−ｆｖａｌ）＝０になる
ｆの補正値ｆｖａｌを求める。
【００１８】(4) 第４のステップ 制御演算回路１３より各ＤＡ変換器に改めて次のような
値を与え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る この条件に加えて、 第２の零点調整用ＤＡ変換器１０にｄ１（新たな任意
の値）を設定する このような条件下における出力ＡＤＣ６は、 ＡＤＣ６＝ｅ＊（ａ＊（ｃ＋ｄ１）） ＝ｅ＊ａ＊ｃ＋ｅ＊ａ＊ｄ１ ……(6) となる。
値を与え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る この条件に加えて、 第２の零点調整用ＤＡ変換器１０にｄ１（新たな任意
の値）を設定する このような条件下における出力ＡＤＣ６は、 ＡＤＣ６＝ｅ＊（ａ＊（ｃ＋ｄ１）） ＝ｅ＊ａ＊ｃ＋ｅ＊ａ＊ｄ１ ……(6) となる。
【００１９】次に、上記〜において、の条件だけ
を、 第３の零点調整用ＤＡ変換器１０にｄ２（新たな任意
の値）を設定 に変える。このときの出力ＡＤＣ７は、 ＡＤＣ７＝ｅ＊（ａ＊（ｃ＋ｄ２）） ＝ｅ＊ａ＊ｃ＋ｅ＊ａ＊ｄ２ ……(7) となる。そこで、(6) 式から(7) 式を引くことにより、 ｅ＊ａ＝（ＡＤＣ６−ＡＤＣ７）／（ｄ１−ｄ２） ……(8) を得る。
を、 第３の零点調整用ＤＡ変換器１０にｄ２（新たな任意
の値）を設定 に変える。このときの出力ＡＤＣ７は、 ＡＤＣ７＝ｅ＊（ａ＊（ｃ＋ｄ２）） ＝ｅ＊ａ＊ｃ＋ｅ＊ａ＊ｄ２ ……(7) となる。そこで、(6) 式から(7) 式を引くことにより、 ｅ＊ａ＝（ＡＤＣ６−ＡＤＣ７）／（ｄ１−ｄ２） ……(8) を得る。
【００２０】(5) 第５のステップ 制御演算回路１３より各ＤＡ変換器に次のような値を与
え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る この条件に加えて、 第１の零点調整用ＤＡ変換器９にｂ１（新たな任意の
値）を設定する このときの出力ＡＤＣ８は、 ＡＤＣ８＝ｅ＊（（ａ＋ｂ１）＊ｃ） ＝ｅ＊ａ＊ｃ＋ｅ＊ｃ＊ｂ１ ……(9) となる。
え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る この条件に加えて、 第１の零点調整用ＤＡ変換器９にｂ１（新たな任意の
値）を設定する このときの出力ＡＤＣ８は、 ＡＤＣ８＝ｅ＊（（ａ＋ｂ１）＊ｃ） ＝ｅ＊ａ＊ｃ＋ｅ＊ｃ＊ｂ１ ……(9) となる。
【００２１】次に上記の〜においての条件のみ
を、 第１の零点調整用ＤＡ変換器９にｂ２（新たな任意の
値）を設定 に変える。このときの出力ＡＤＣ９は、 ＡＤＣ９＝ｅ＊（（ａ＋ｂ２）＊ｃ） ＝ｅ＊ａ＊ｃ＋ｅ＊ｃ＊ｂ２ ……(10) となる。そこで、(9) 式から(10)式を引くことにより、 ｅ＊ｃ＝（ＡＤＣ８−ＡＤＣ９）／（ｂ１−ｂ２） ……(11) を得る。
を、 第１の零点調整用ＤＡ変換器９にｂ２（新たな任意の
値）を設定 に変える。このときの出力ＡＤＣ９は、 ＡＤＣ９＝ｅ＊（（ａ＋ｂ２）＊ｃ） ＝ｅ＊ａ＊ｃ＋ｅ＊ｃ＊ｂ２ ……(10) となる。そこで、(9) 式から(10)式を引くことにより、 ｅ＊ｃ＝（ＡＤＣ８−ＡＤＣ９）／（ｂ１−ｂ２） ……(11) を得る。
【００２２】(6) 第６ステップ 制御演算回路１３より各ＤＡ変換器に次のような値を与
え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する このときの出力ＡＤＣ１０は、 ＡＤＣ１０＝ｅ＊ａ＊ｃ ……(12) である。
え、ＡＤ変換器１２で出力値を測定する。 ｘ＝１ ｙ＝１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する このときの出力ＡＤＣ１０は、 ＡＤＣ１０＝ｅ＊ａ＊ｃ ……(12) である。
【００２３】続いて次の条件で出力ＡＤＣ１１を求め
る。 ｘ＝−１ ｙ＝−１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する このときの出力は、 ＡＤＣ１１＝ｅ＊ａ＊ｃ ……(13) である。(12)式と(13)式から、 ２＊ｅ＊ａ＊ｃ＝ＡＤＣ１０＋ＡＤＣ１１ ……(14)
る。 ｘ＝−１ ｙ＝−１ 第２の零点調整用ＤＡ変換器１０にｄｖａｌを設定す
る 第３の零点調整用ＤＡ変換器１１にｆｖａｌを設定す
る 第１の零点調整用ＤＡ変換器９にｂｖａｌを設定する このときの出力は、 ＡＤＣ１１＝ｅ＊ａ＊ｃ ……(13) である。(12)式と(13)式から、 ２＊ｅ＊ａ＊ｃ＝ＡＤＣ１０＋ＡＤＣ１１ ……(14)
【００２４】制御演算回路１３は上記ＡＤＣ６〜ＡＤＣ
１１をそれぞれ記憶していて、前記(8) 式、(11)式、(1
4)式より、 ｅ＝（ＡＤＣ８−ＡＤＣ９）＊（ＡＤＣ６−ＡＤＣ７） ／｛（ＡＤＣ１０＋ＡＤＣ１１）（ｄ１−ｄ２）（ｂ１−ｂ２）｝ ……(15) ａ＝（ＡＤＣ１０＋ＡＤＣ１１）＊（ｂ１−ｂ２） ／２（ＡＤＣ８−ＡＤＣ９） ……(16) ｃ＝（ＡＤＣ１０＋ＡＤＣ１１）＊（ｄ１−ｄ２） ／２（ＡＤＣ６−ＡＤＣ７） ……(17) を得る。
１１をそれぞれ記憶していて、前記(8) 式、(11)式、(1
4)式より、 ｅ＝（ＡＤＣ８−ＡＤＣ９）＊（ＡＤＣ６−ＡＤＣ７） ／｛（ＡＤＣ１０＋ＡＤＣ１１）（ｄ１−ｄ２）（ｂ１−ｂ２）｝ ……(15) ａ＝（ＡＤＣ１０＋ＡＤＣ１１）＊（ｂ１−ｂ２） ／２（ＡＤＣ８−ＡＤＣ９） ……(16) ｃ＝（ＡＤＣ１０＋ＡＤＣ１１）＊（ｄ１−ｄ２） ／２（ＡＤＣ６−ＡＤＣ７） ……(17) を得る。
【００２５】さて、第１、第２、第３の各ＤＡ変換器
９，１０，１１に前記ｂｖａｌ，ｄｖａｌ，ｆｖａｌを
設定すると、(1) 式における第２項目以降が０となり、
出力端子８に出力される電圧Ｖout は、 Ｖout ＝ｅ＊ａ＊ｃ＊ｘ＊ｙ ……(18) となる。この式から明らかなように、上記校正によりオ
フセットｂ，ｄ，ｆの除去された（直流誤差のない）出
力電圧Ｖout を得ることができる。なお、(1６)、(17)
式により求められたａ，ｃをもとに、ｘに入力するデー
タをａで正規化すると共にｙに入力するデータをｃで正
規化すると、(18)式はさらに、Ｖout ＝ｅ＊ｘ＊ｙとす
っきりした形で表現できる。
９，１０，１１に前記ｂｖａｌ，ｄｖａｌ，ｆｖａｌを
設定すると、(1) 式における第２項目以降が０となり、
出力端子８に出力される電圧Ｖout は、 Ｖout ＝ｅ＊ａ＊ｃ＊ｘ＊ｙ ……(18) となる。この式から明らかなように、上記校正によりオ
フセットｂ，ｄ，ｆの除去された（直流誤差のない）出
力電圧Ｖout を得ることができる。なお、(1６)、(17)
式により求められたａ，ｃをもとに、ｘに入力するデー
タをａで正規化すると共にｙに入力するデータをｃで正
規化すると、(18)式はさらに、Ｖout ＝ｅ＊ｘ＊ｙとす
っきりした形で表現できる。
【００２６】
【発明の効果】以上説明したように本発明によれば、ア
ナログ掛算回路において零点調整用ＤＡ変換器を用い、
出力電圧をモニタしながら零点調整用ＤＡ変換器の設定
値を調節して校正することにより、自動的にオフセット
ドリフトや経年変化などによる誤差を除去した出力を得
ることができる。
ナログ掛算回路において零点調整用ＤＡ変換器を用い、
出力電圧をモニタしながら零点調整用ＤＡ変換器の設定
値を調節して校正することにより、自動的にオフセット
ドリフトや経年変化などによる誤差を除去した出力を得
ることができる。
【図１】本発明に係る校正機能付き掛算回路の一実施例
を示す構成図である。
を示す構成図である。
【図２】従来の掛算回路の一例を示す構成図である。
２ メインＤＡ変換器 ３ 第１の増幅器 ４ ゲイン調整用ＤＡ変換器 ５ 第２の増幅器 ６ 掛算器 ７ 第３の増幅器 ８ 出力端子 ９ 第１の零点調整用ＤＡ変換器 １０ 第２の零点調整用ＤＡ変換器 １１ 第３の零点調整用ＤＡ変換器 １２ ＡＤ変換器 １３ 制御演算回路
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06G 7/16 G06G 7/12 G06J 1/00
Claims (1)
- 【請求項１】メインＤＡ変換器および第１の増幅器経由
の信号と、ゲイン調整用ＤＡ変換器および第２の増幅器
経由の信号とを受け、この２つの信号の積に対応した信
号を出力するアナログ掛算器と、 この掛算器の出力を適宜増幅して出力する第３の増幅器
を備えた掛算回路において、 前記第１の増幅器にオフセット補正用の信号を与える第
１の零点調整用ＤＡ変換器と、 前記第２の増幅器にオフセット補正用の信号を与える第
２の零点調整用ＤＡ変換器と、 前記第３の増幅器にオフセット補正用の信号を与える第
３の零点調整用ＤＡ変換器と、 前記第３の増幅器の出力をモニタするＡＤ変換器と、 前記メインＤＡ変換器に与えるデータをｘ、ゲイン調整
用ＤＡ変換器に与えるデータをｙとしたときの掛算器の
各入力がａｘ＋ｂ、ｃｙ＋ｄで表わされ、第３の増幅器
の出力がｅ＊（ａｘ＋ｂ）＊（ｃｙ＋ｄ）＋ｆで表わさ
れるとき、データｘ，ｙに０，１，−１の組合せを設定
しそれら各条件下におけるＡＤ変換器の読取り値をもと
に各オフセットｂ，ｄ，ｆの補正値をそれぞれ求め、こ
れら補正値を各零点調整用ＤＡ変換器に設定することに
より回路の直流誤差が補償できるようにする制御演算回
路を具備したことを特徴とする校正機能付き掛算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937493A JP2812132B2 (ja) | 1993-04-06 | 1993-04-06 | 校正機能付き掛算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937493A JP2812132B2 (ja) | 1993-04-06 | 1993-04-06 | 校正機能付き掛算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290284A JPH06290284A (ja) | 1994-10-18 |
| JP2812132B2 true JP2812132B2 (ja) | 1998-10-22 |
Family
ID=13688102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7937493A Expired - Lifetime JP2812132B2 (ja) | 1993-04-06 | 1993-04-06 | 校正機能付き掛算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812132B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011259323A (ja) * | 2010-06-10 | 2011-12-22 | Panasonic Electric Works Co Ltd | 複数のｐｗｍ信号を用いて出力を制御する方法 |
-
1993
- 1993-04-06 JP JP7937493A patent/JP2812132B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06290284A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095346B2 (en) | A/D converter with minimized transfer error | |
| JP2000136966A (ja) | サ―モパイルセンサを用いた温度測定回路 | |
| JP2003264462A (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JP3053886B2 (ja) | アナログ‐ディジタル変換方法および装置 | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| JP3352006B2 (ja) | センサの温度補償回路 | |
| JP2003505966A (ja) | 電圧を電流に変換する方法及び装置 | |
| JPH0373822B2 (ja) | ||
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| JP2594722B2 (ja) | アナログ入力方式 | |
| JPH08181610A (ja) | 高速高精度ａｄ変換装置 | |
| JP2004320553A (ja) | 補償回路 | |
| JPH0225126Y2 (ja) | ||
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPH06294664A (ja) | 非線形回路 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| SU1619198A1 (ru) | Устройство дл измерени модул коэффициента передачи четырехполюсников | |
| JP2953070B2 (ja) | Ａ／ｄ変換装置 | |
| JPS6037826A (ja) | Ａ／ｄ変換装置 | |
| JPH0514200A (ja) | 高精度化ａｄコンバータ | |
| JPH0348449B2 (ja) | ||
| JPH0450967B2 (ja) | ||
| KR200360584Y1 (ko) | 디지털 측정장치 |