JPS60148228A - アナログ・デイジタル変換装置 - Google Patents
アナログ・デイジタル変換装置Info
- Publication number
- JPS60148228A JPS60148228A JP270384A JP270384A JPS60148228A JP S60148228 A JPS60148228 A JP S60148228A JP 270384 A JP270384 A JP 270384A JP 270384 A JP270384 A JP 270384A JP S60148228 A JPS60148228 A JP S60148228A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog
- digital
- amplifier
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、アナログ量をディジタル量に変換するアナ
ログ・ディジタル装置に関するものである。
ログ・ディジタル装置に関するものである。
一般に多くの計測信号はアナログ信号である場合が多く
、その計測信号をマイクロコンピュータなどを利用して
データ処理する場合には一旦デイジタル量に変換して処
理をする。従来から上記の如くアナログ量をディジタル
量に変換する装置としてアナログ・ディジタル変換器（
以後、ｉ ／ 。
、その計測信号をマイクロコンピュータなどを利用して
データ処理する場合には一旦デイジタル量に変換して処
理をする。従来から上記の如くアナログ量をディジタル
量に変換する装置としてアナログ・ディジタル変換器（
以後、ｉ ／ 。
変換器と呼ぶ）が使用されている。しかし上記Ａ／Ｄ変
換器の高精度化と処理速度向上の手段には回路上からく
る限界があった。例えば、ＩＯビットのＡ／Ｄ変換器と
８ピツトのそれとでは、一般的ニ、１０ビツトのＡ／Ｄ
変換器の方が回路規模が約４倍大となる。このため、信
号処理回路をＬＳＩ化する場合、ディジタル演算回路と
同一のチップ上に搭載できるＡ／Ｄ変換器は、多くの場
合８ビツトが限界とされてきた。すなわち１０ビット以
上のＡ／Ｄ変換器になると回路規模が太になり、同時に
チップ上において高精度の回路の実現が難しくなること
に起因している。すなわち、Ａ／Ｄ変換器の主要な誤差
要因として、量子化誤差、オフセット誤差、非直線性の
誤差、利得誤差等がある。量子化誤差はアナログ量を不
連続のディジタル量に変換するため忙発生する本質的な
誤差である。オフセット誤差は増幅器でも発生する誤差
で、温度変化や経年変化などによって零点の位置が変動
することにより発生する。この誤差の除去方法について
は後述するが、プロセッサのソフトウェア等で除去する
こともできる。また変換特性が理想的な直線にならない
ために発生する非直線性誤差は、増幅器でも発生する誤
差である。
換器の高精度化と処理速度向上の手段には回路上からく
る限界があった。例えば、ＩＯビットのＡ／Ｄ変換器と
８ピツトのそれとでは、一般的ニ、１０ビツトのＡ／Ｄ
変換器の方が回路規模が約４倍大となる。このため、信
号処理回路をＬＳＩ化する場合、ディジタル演算回路と
同一のチップ上に搭載できるＡ／Ｄ変換器は、多くの場
合８ビツトが限界とされてきた。すなわち１０ビット以
上のＡ／Ｄ変換器になると回路規模が太になり、同時に
チップ上において高精度の回路の実現が難しくなること
に起因している。すなわち、Ａ／Ｄ変換器の主要な誤差
要因として、量子化誤差、オフセット誤差、非直線性の
誤差、利得誤差等がある。量子化誤差はアナログ量を不
連続のディジタル量に変換するため忙発生する本質的な
誤差である。オフセット誤差は増幅器でも発生する誤差
で、温度変化や経年変化などによって零点の位置が変動
することにより発生する。この誤差の除去方法について
は後述するが、プロセッサのソフトウェア等で除去する
こともできる。また変換特性が理想的な直線にならない
ために発生する非直線性誤差は、増幅器でも発生する誤
差である。
特にこの誤差が問題となる場合は、プロセッサのソフト
ウェアで補正を行うことができる。最後の利得誤差は増
幅器でも発生する誤差で、計測器の校正によって除去す
ることができる。
ウェアで補正を行うことができる。最後の利得誤差は増
幅器でも発生する誤差で、計測器の校正によって除去す
ることができる。
上記の如き理由により、Ａ／Ｄ変換時に発生する諸誤差
のうち量子化誤差が最大の問題となる。
のうち量子化誤差が最大の問題となる。
従来この種の装置として第１図に示すものがあった。図
において、１は入力端子、２は電子スイッチ、２ａは前
記電子スイッチ２の第１接続端子、２ｂは第２接続端子
、３は可変利得増幅器、４は第１Ａ／Ｄ変換器、５はプ
ロセッサ、６は利得制御信号、Ｔは電子スイッチの制御
信号である。
において、１は入力端子、２は電子スイッチ、２ａは前
記電子スイッチ２の第１接続端子、２ｂは第２接続端子
、３は可変利得増幅器、４は第１Ａ／Ｄ変換器、５はプ
ロセッサ、６は利得制御信号、Ｔは電子スイッチの制御
信号である。
次に第１図の回路動作と、この回路で発生する誤差につ
いて以下に説明する。今、可変利得増幅器３の利得をａ
、この増幅器で発生する誤差なδ８、第１ Ａ／Ｄ変換
器４で発生する誤差をδｌとする。
いて以下に説明する。今、可変利得増幅器３の利得をａ
、この増幅器で発生する誤差なδ８、第１ Ａ／Ｄ変換
器４で発生する誤差をδｌとする。
入力端子１に入力電圧Ｖが印加されると、通常電子スイ
ッチ２は第１接続端子２ａ側に接続されていて、まず、
利得ａ ＝ １で可変利得増幅器３を経由し第１Ａ／Ｄ
変換器４に導かれ、ディジタル量に変換されてプロセッ
サ５に読込まれる。プロセッサ５では利得ａの最適値を
め、利得制御信号６により、可変利得増幅器３の利得ａ
を最適値に自動設定し、入力電圧を再度増幅する。従っ
て前記の誤差を考慮したアナログ電気信号の値はａＶ＋
δａになる。更にＡ／Ｄ変換後のディジタル量Ｖ、は、 Ｖ １ ”＝ ａＶ＋δ８＋δｌ ・・・・・・・・・
・・・（１）で表わされる。上記のＶｔの値が入力電圧
Ｖの代りにプロセッサ５、に読込まれることになる。一
方、電子スイッチの制御信号１によって、電子スイッチ
２を２ｂの接続端子に接輯すると、入力電圧Ｖは Ｖ＝
Ｑ となる。そこで、その時の可変利得増幅器３と第１
Ａ ／ Ｄ変換器４とで発生する誤差出力δａ、δｌ
について、オフセット誤差に起因する成分をプロセッサ
５に読込ませることが可能となる。一般にオフセット誤
差は、比６較的ゆっくりとしか変化しないので、時々上
記の方法によってオフセット値をめ、（１）式の右辺か
ら、その誤差成分をプロセッサ５で除去処理することＫ
よりオフセットを取除くようにしていた。
ッチ２は第１接続端子２ａ側に接続されていて、まず、
利得ａ ＝ １で可変利得増幅器３を経由し第１Ａ／Ｄ
変換器４に導かれ、ディジタル量に変換されてプロセッ
サ５に読込まれる。プロセッサ５では利得ａの最適値を
め、利得制御信号６により、可変利得増幅器３の利得ａ
を最適値に自動設定し、入力電圧を再度増幅する。従っ
て前記の誤差を考慮したアナログ電気信号の値はａＶ＋
δａになる。更にＡ／Ｄ変換後のディジタル量Ｖ、は、 Ｖ １ ”＝ ａＶ＋δ８＋δｌ ・・・・・・・・・
・・・（１）で表わされる。上記のＶｔの値が入力電圧
Ｖの代りにプロセッサ５、に読込まれることになる。一
方、電子スイッチの制御信号１によって、電子スイッチ
２を２ｂの接続端子に接輯すると、入力電圧Ｖは Ｖ＝
Ｑ となる。そこで、その時の可変利得増幅器３と第１
Ａ ／ Ｄ変換器４とで発生する誤差出力δａ、δｌ
について、オフセット誤差に起因する成分をプロセッサ
５に読込ませることが可能となる。一般にオフセット誤
差は、比６較的ゆっくりとしか変化しないので、時々上
記の方法によってオフセット値をめ、（１）式の右辺か
ら、その誤差成分をプロセッサ５で除去処理することＫ
よりオフセットを取除くようにしていた。
また利得ａを可変圧することによって、低入力値におけ
る精度を向上させるようにしていたが、Ａ／Ｄ変換器で
発生する量子化誤差は、変換ビット数が決まれば本質的
に定まるもので、上記の方法で改善することは困難であ
る。
る精度を向上させるようにしていたが、Ａ／Ｄ変換器で
発生する量子化誤差は、変換ビット数が決まれば本質的
に定まるもので、上記の方法で改善することは困難であ
る。
従来のアナログ・ディジタル変換装置は以上のように構
成されていたので、高精度のアナログ・ディジタル変換
を行う罠はビット数の大きなＡ／Ｄ変換器を用いること
が必要で、また、ビット数の大きなＡ／Ｄ変換器を用い
れば、変換に時間がかかるなどの欠点があった。
成されていたので、高精度のアナログ・ディジタル変換
を行う罠はビット数の大きなＡ／Ｄ変換器を用いること
が必要で、また、ビット数の大きなＡ／Ｄ変換器を用い
れば、変換に時間がかかるなどの欠点があった。
この発明は上記のような従来のものの欠点を除去するた
め罠なされたもので、Ａ／Ｄ変換器に、更にディジタル
・アナログ変換器及び差動増幅器とを組合せることＫよ
り、高精度のアナログ・ディジタル変換ができる安価な
アナログ・ディジタル変換装置を提供することを目的と
している。
め罠なされたもので、Ａ／Ｄ変換器に、更にディジタル
・アナログ変換器及び差動増幅器とを組合せることＫよ
り、高精度のアナログ・ディジタル変換ができる安価な
アナログ・ディジタル変換装置を提供することを目的と
している。
以下、この発明の一実施例を図について説明する。図中
、第１図と同一の部分は同一の符号をもって図示した第
２図において、１０はレジスタ、１１はディジタル・ア
ナログ変換器（以後、Ｄ／Ａ変換器と呼ぶ）、１２は差
動増幅器、１３は増幅器、１４は第２Ａ／Ｄ変換器であ
る。
、第１図と同一の部分は同一の符号をもって図示した第
２図において、１０はレジスタ、１１はディジタル・ア
ナログ変換器（以後、Ｄ／Ａ変換器と呼ぶ）、１２は差
動増幅器、１３は増幅器、１４は第２Ａ／Ｄ変換器であ
る。
次に、本発明の動作原理を第２図について説明する。す
なわち、通常電子スイッチ２は第１接続端子２ａ側に接
続される。入力端子１に印加された入力電圧Ｖ□は増幅
器１３でｂ倍された後、第１ Ａ／Ｄ変換器４でディジ
タル量罠変換され、レジスタ１０を経由してプロセスサ
５に読込まれる。
なわち、通常電子スイッチ２は第１接続端子２ａ側に接
続される。入力端子１に印加された入力電圧Ｖ□は増幅
器１３でｂ倍された後、第１ Ａ／Ｄ変換器４でディジ
タル量罠変換され、レジスタ１０を経由してプロセスサ
５に読込まれる。
一方レジスタ１０の出力は他のＤ／Ａ変換器１１に対し
ても与えられる。ここで前記Ｄ／Ａ変換器１１１Ｃよっ
てアナログ量に変換され九第２アナログ信号は差動増幅
器１２０反転側入力端子に与えられる。他方、差動増幅
器１２の非反転側入力端子には、入力電圧ｖ１を増幅器
１３でｂ倍に増幅した第２アナログ信号が接続される。
ても与えられる。ここで前記Ｄ／Ａ変換器１１１Ｃよっ
てアナログ量に変換され九第２アナログ信号は差動増幅
器１２０反転側入力端子に与えられる。他方、差動増幅
器１２の非反転側入力端子には、入力電圧ｖ１を増幅器
１３でｂ倍に増幅した第２アナログ信号が接続される。
このときの入力電圧（第２アナログ信号）をｖ２とする
。従って、差動増幅器１２の利得をδｄとすれば、差動
増幅器の出力△Ｖとして、 △ｖ ＝ｄ（ｂｖ２− ｂＶｌ ） が得られる。前記の△Ｖは第２Ａ／Ｄ変換器１４により
ディジタル量に変換された後、プロセッサ５に入力され
る。そしてプロセッサ５では、土 ｂｖｌ＋、△Ｖ の演算が実行される。
。従って、差動増幅器１２の利得をδｄとすれば、差動
増幅器の出力△Ｖとして、 △ｖ ＝ｄ（ｂｖ２− ｂＶｌ ） が得られる。前記の△Ｖは第２Ａ／Ｄ変換器１４により
ディジタル量に変換された後、プロセッサ５に入力され
る。そしてプロセッサ５では、土 ｂｖｌ＋、△Ｖ の演算が実行される。
Ｖｔ＝ｂＶｌ ＋７△ｖ ＝ ｂＶｌ ＋（ｂｖ２−ｂ
ｖｌ）＝ ｂｖ２・・・・・・・・・・・・（２） すなわち、（２）式によりｖ２をｂ倍した値が計測値ｖ
ｔ として得られる。
ｖｌ）＝ ｂｖ２・・・・・・・・・・・・（２） すなわち、（２）式によりｖ２をｂ倍した値が計測値ｖ
ｔ として得られる。
次Ｋ、この回路で発生する誤差について以下に説明する
。今、第１及び第２Ａ／Ｄ変換器４及び１４で発生する
誤差を各々δ□、δ２、Ｄ／Ａ変換器１１で発生する誤
差なδ３、差動増幅器１２で発生する誤差なδｄ、増幅
器１３で発生する誤差をδｂとすると、まず、レジスタ
１０の出力値としてｂＶｌ＋δｂ＋δ１が得られる。ま
た、第２Ａ／Ｄ変換器１４の出力値としては ΔＶ＋δｄ＋δ２＝ｄ（（ｂＶ２＋δｂ） （（ｂＶｌ
＋δｂ＋δ□）＋δ））〕＋δｄ＋δ２ が得られる。従って、 −ｂｖ１＋δｂ＋Ｊ １ ＋（ｂｖ２＋δ１）） （ｂ
ｖｌ＋δｂ＋δ１）−δ５＋了δｄ＋δ２）が得られる
。（３）式において、第１Ａ／Ｄ変換器４の誤差δ１は
右辺に含まれていない。また差動増幅器１２の誤差δｄ
及び第２Ａ／Ｄ変換器１４の誤差δ２は、ｂ＞＞１．ｄ
＞＞Ｉ Ｋ設定すルコとによりその影響を小さくするこ
とができる。（３）式から理解されるようにＶ、の精度
は誤差δｂとδ。
。今、第１及び第２Ａ／Ｄ変換器４及び１４で発生する
誤差を各々δ□、δ２、Ｄ／Ａ変換器１１で発生する誤
差なδ３、差動増幅器１２で発生する誤差なδｄ、増幅
器１３で発生する誤差をδｂとすると、まず、レジスタ
１０の出力値としてｂＶｌ＋δｂ＋δ１が得られる。ま
た、第２Ａ／Ｄ変換器１４の出力値としては ΔＶ＋δｄ＋δ２＝ｄ（（ｂＶ２＋δｂ） （（ｂＶｌ
＋δｂ＋δ□）＋δ））〕＋δｄ＋δ２ が得られる。従って、 −ｂｖ１＋δｂ＋Ｊ １ ＋（ｂｖ２＋δ１）） （ｂ
ｖｌ＋δｂ＋δ１）−δ５＋了δｄ＋δ２）が得られる
。（３）式において、第１Ａ／Ｄ変換器４の誤差δ１は
右辺に含まれていない。また差動増幅器１２の誤差δｄ
及び第２Ａ／Ｄ変換器１４の誤差δ２は、ｂ＞＞１．ｄ
＞＞Ｉ Ｋ設定すルコとによりその影響を小さくするこ
とができる。（３）式から理解されるようにＶ、の精度
は誤差δｂとδ。
の影響を最も強く受けることになる。しかし、一般的に
、Ｄ／Ａ変換器の方がＡ／Ｄ変換器よりも回路構成が簡
単であり、また、量子化誤差の問題が少ない。すなわち
、高精度のＡ／Ｄ変換器を作るよりも、同一精度のＤ／
Ａ変換器及び増幅器をチップ上に回路構成する方が技術
的に容易である。
、Ｄ／Ａ変換器の方がＡ／Ｄ変換器よりも回路構成が簡
単であり、また、量子化誤差の問題が少ない。すなわち
、高精度のＡ／Ｄ変換器を作るよりも、同一精度のＤ／
Ａ変換器及び増幅器をチップ上に回路構成する方が技術
的に容易である。
この構成においても、電子スイッチ２を第２接続端子２
ａに接続するととＫより回路上で発生するオフセット誤
差をめ、プロセッサ５で除去することは可能である。
ａに接続するととＫより回路上で発生するオフセット誤
差をめ、プロセッサ５で除去することは可能である。
また、第１図における従来の回路構成では、（１）式に
示す利得ａは数段階に設定するのが普通であり、利得ａ
の切換え段数が少いほどＡ ／ Ｄ変換器のダイナミッ
クレンジを広くとる必要があり、それだけ精度が悪くな
る。この利得ａの段数を十分多くとった場合が、この発
明に相当している。すなわち、第１Ａ／Ｄ変換器４の階
調数が上述した利得ａの切換え段数に相当している。
示す利得ａは数段階に設定するのが普通であり、利得ａ
の切換え段数が少いほどＡ ／ Ｄ変換器のダイナミッ
クレンジを広くとる必要があり、それだけ精度が悪くな
る。この利得ａの段数を十分多くとった場合が、この発
明に相当している。すなわち、第１Ａ／Ｄ変換器４の階
調数が上述した利得ａの切換え段数に相当している。
なお、上記実施例では増幅器１３を必要とする場合を示
したが、その利得すをｂ＝１として増幅器１３を省略し
てもよい。
したが、その利得すをｂ＝１として増幅器１３を省略し
てもよい。
また、上記実施例ではＡ／Ｄ変換器を２個用いた場合に
ついて説明したが、電子スイッチによって切換えること
によりＡ ／ ｎ変換器を１つに減らすことができる。
ついて説明したが、電子スイッチによって切換えること
によりＡ ／ ｎ変換器を１つに減らすことができる。
この場合の１実施例を図３＆Ｃ示した。第３図において
、１５は電子スイッチ、１５ａは第１接続端子、１５ｂ
は第２接続端子である。
、１５は電子スイッチ、１５ａは第１接続端子、１５ｂ
は第２接続端子である。
まず電子スイッチ１５を第１接続端子１Ｓａ＜接続して
、入力電圧ｖ０の値をＡ／Ｄ変換してプロセッサ５に読
込む。次に電子スイッチ１５を第２接続端子１５ｂに接
続して、△Ｖの値をＡ／Ｄ変換しプロセッサ５に読込む
。この構成により、（２）及び（３）式が同様に適用で
きる。
、入力電圧ｖ０の値をＡ／Ｄ変換してプロセッサ５に読
込む。次に電子スイッチ１５を第２接続端子１５ｂに接
続して、△Ｖの値をＡ／Ｄ変換しプロセッサ５に読込む
。この構成により、（２）及び（３）式が同様に適用で
きる。
以上のように、この発明によればＡ／Ｄ変換装置で生じ
る回路誤差なり／Ａ変換器と差動増幅器とを追加するこ
と罠より自動補正するように回路構成したので、Ａ／Ｄ
変換装置が安価となり、かつ高精度のものが得られＬＳ
Ｉ化も可能となる優れた効果がある。
る回路誤差なり／Ａ変換器と差動増幅器とを追加するこ
と罠より自動補正するように回路構成したので、Ａ／Ｄ
変換装置が安価となり、かつ高精度のものが得られＬＳ
Ｉ化も可能となる優れた効果がある。
第１図は従来のアナログ・ディジタル変換装置の回路構
成図、第２図はこの発明の一実施例によるアナログ・デ
ィジタル変換装置の回路構成図、第３図はこの発明の他
の実施例忙おけるアナログ・ディジタル変換装置の回路
構成図である。 ４・・・第１アナログ・ディジタル変換器、５・・・プ
ロセッサ、１１・・・ディジタル拳アナログ変換器、１
２・・・差動増幅器、１３・・・増幅器、１４・・・第
２アナログ・ディジタル変換器、１５・・・電子スイッ
チ特許出願人 三菱電機株式会社 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５９−２７０３号２、発明の
名称 アナログ・ディジタル変換装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）別紙の通り第２図を補正する。 （３）別紙の通り第３図を補正する。 ７、添付書類の目録 （１）補正後の第２図を記載した書面 １通（２）補正
後の第３図を記載した書面 １通以上 第２図 第３図
成図、第２図はこの発明の一実施例によるアナログ・デ
ィジタル変換装置の回路構成図、第３図はこの発明の他
の実施例忙おけるアナログ・ディジタル変換装置の回路
構成図である。 ４・・・第１アナログ・ディジタル変換器、５・・・プ
ロセッサ、１１・・・ディジタル拳アナログ変換器、１
２・・・差動増幅器、１３・・・増幅器、１４・・・第
２アナログ・ディジタル変換器、１５・・・電子スイッ
チ特許出願人 三菱電機株式会社 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５９−２７０３号２、発明の
名称 アナログ・ディジタル変換装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）別紙の通り第２図を補正する。 （３）別紙の通り第３図を補正する。 ７、添付書類の目録 （１）補正後の第２図を記載した書面 １通（２）補正
後の第３図を記載した書面 １通以上 第２図 第３図
Claims (2)
- （１）アナログ入力信号をディジタル量に変換する第１
アナログ・ディジタル変換器と、前記第１アナログ・デ
ィジタル変換器の出力信号をディジタル・アナログ変換
器で第１アナログ信号にもどし反転入力側端子に入力す
る一方、第２アナログ信号を非反転入力側端子の入力と
する差動増幅器と、へ 前記差動増幅器の出力信号をデ
ィジタル量に変換する第２アナログ・ディジタル変換器
と、前記第１アナログ・ディジタル変換器の出力信号及
び前記第２アナログ・ディジタル変換器の出力信号とを
それぞれ入力信号とし、前記差動増幅器の出力信号をそ
の差動増幅器の利得で除した値に前記第１アナログ信号
の値を加算する演算処理を実行するプロセッサとを備え
たアナログ−ディジタル変換装置 - （２）前記第１アナログ・ディジタル変換器の前段に電
子スイッチを設け、その電子スイッチにより最初に前記
アナログ入力信号を直接第１アナログ・ディジタル変換
器によってディジタル量に変換し前記プロセッサに入力
すると共に、引続いて前記差動増幅器の出力信号を前記
第１アナログ・ディジタル変換器を介してディジタル量
に変換し前記プロセッサに入力し、前記差動増幅器の出
力信号をその差動増幅器の利得で除した値に前記第１ア
ナ・グ信号の値を加算する演算処理慕実行するプロセッ
サとを備えたことを特徴とする特許請求の範囲第１項記
載のアナログ・ディジタ□゛ル変換装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP270384A JPS60148228A (ja) | 1984-01-12 | 1984-01-12 | アナログ・デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP270384A JPS60148228A (ja) | 1984-01-12 | 1984-01-12 | アナログ・デイジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148228A true JPS60148228A (ja) | 1985-08-05 |
Family
ID=11536645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP270384A Pending JPS60148228A (ja) | 1984-01-12 | 1984-01-12 | アナログ・デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148228A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0233219A (ja) * | 1988-06-14 | 1990-02-02 | Philips Gloeilampenfab:Nv | Ａ／ｄ変換用回路配置 |
| JPH02114720A (ja) * | 1988-10-25 | 1990-04-26 | Nec Corp | Ａ／ｄ変換回路 |
| JPH02224526A (ja) * | 1989-02-27 | 1990-09-06 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
| JPH0393436U (ja) * | 1990-01-05 | 1991-09-24 | ||
| JP2005109643A (ja) * | 2003-09-29 | 2005-04-21 | Fujio Kurokawa | Ａ／ｄ変換回路、制御装置および絶縁型ａ／ｄ変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675727A (en) * | 1979-11-24 | 1981-06-23 | Matsushita Electric Ind Co Ltd | A-d converter |
-
1984
- 1984-01-12 JP JP270384A patent/JPS60148228A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675727A (en) * | 1979-11-24 | 1981-06-23 | Matsushita Electric Ind Co Ltd | A-d converter |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0233219A (ja) * | 1988-06-14 | 1990-02-02 | Philips Gloeilampenfab:Nv | Ａ／ｄ変換用回路配置 |
| JPH02114720A (ja) * | 1988-10-25 | 1990-04-26 | Nec Corp | Ａ／ｄ変換回路 |
| JPH02224526A (ja) * | 1989-02-27 | 1990-09-06 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
| JPH0393436U (ja) * | 1990-01-05 | 1991-09-24 | ||
| JP2005109643A (ja) * | 2003-09-29 | 2005-04-21 | Fujio Kurokawa | Ａ／ｄ変換回路、制御装置および絶縁型ａ／ｄ変換装置 |
| JP4514095B2 (ja) * | 2003-09-29 | 2010-07-28 | 不二雄 黒川 | Ａ／ｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517550A (en) | Analog to digital conversion method and apparatus | |
| JPH03177113A (ja) | ディジタル―アナログ変換器 | |
| US20050225462A1 (en) | Pipeline adc calibrating method and apparatus thereof | |
| US20070005289A1 (en) | Temperature compensation apparatus for electronic signal | |
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| US4544918A (en) | Analog-to-digital conversion circuit | |
| JP6486237B2 (ja) | Ａｄ変換装置 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JPS6068725A (ja) | Ａ−ｄ変換装置 | |
| JPH0514200A (ja) | 高精度化ａｄコンバータ | |
| JPH07117423B2 (ja) | センサ出力装置 | |
| JPH0157308B2 (ja) | ||
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JP3094314B2 (ja) | Ａ／ｄコンバータ | |
| JPH02244202A (ja) | 調節装置 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPH0223721A (ja) | Ａ／ｄ変換器のレンジ切換方法 | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JPH03104417A (ja) | Ａ／ｄ変換装置 | |
| JPS6149509A (ja) | 信号レベル等化処理装置 | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 |