JPS61295722A - Ｄ／ａ変換器のゲイン調整方式 - Google Patents
Ｄ／ａ変換器のゲイン調整方式Info
- Publication number
- JPS61295722A JPS61295722A JP13681385A JP13681385A JPS61295722A JP S61295722 A JPS61295722 A JP S61295722A JP 13681385 A JP13681385 A JP 13681385A JP 13681385 A JP13681385 A JP 13681385A JP S61295722 A JPS61295722 A JP S61295722A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- gain adjustment
- gain control
- gain
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＤ／Ａ変換器のゲイン勿、外部のゲイン調整
用基準電圧上ベースとして、所定のゲイン可変領域内で
調整するようにし７’（Ｄ ／ Ａ変換器のゲイン調整
方式に関する。
用基準電圧上ベースとして、所定のゲイン可変領域内で
調整するようにし７’（Ｄ ／ Ａ変換器のゲイン調整
方式に関する。
第３図は従来のＤ／Ａ変換器のゲイン調整方法全実施す
るためのブロック接続図であり、図において、２１にデ
ィジタル入力、２２はこのディジタル入力？アナログ出
力に変換するＤ／Ａ変換器、２３は固定電圧の入力端子
、２４は入力端子２６に接続した基準電圧２５の調整用
可変抵抗、２６１’！Ｄ／Ａ７Ｒ換器２２のアナログ出
力である。
るためのブロック接続図であり、図において、２１にデ
ィジタル入力、２２はこのディジタル入力？アナログ出
力に変換するＤ／Ａ変換器、２３は固定電圧の入力端子
、２４は入力端子２６に接続した基準電圧２５の調整用
可変抵抗、２６１’！Ｄ／Ａ７Ｒ換器２２のアナログ出
力である。
ま友、第４図は従来の他のゲイン調整方法で実施するた
めのブロック接続図であり、図において、３１はゲイン
調整用ディジタル入力％６２はこのディジタル入力？ア
ナログ出力に変換するゲイン調整用Ｄ／Ａ変換器、３６
にゲイン調整用Ｄ／Ａ変換器６２が出力するゲイン調整
のｔめの基準電圧、６４はディジタル入力、６５ばこの
ディジタル入力３４會上記基準電圧６４によりゲイン調
整してアナログ出力するＤ／Ａ変換器、３６はアナログ
出力である。
めのブロック接続図であり、図において、３１はゲイン
調整用ディジタル入力％６２はこのディジタル入力？ア
ナログ出力に変換するゲイン調整用Ｄ／Ａ変換器、３６
にゲイン調整用Ｄ／Ａ変換器６２が出力するゲイン調整
のｔめの基準電圧、６４はディジタル入力、６５ばこの
ディジタル入力３４會上記基準電圧６４によりゲイン調
整してアナログ出力するＤ／Ａ変換器、３６はアナログ
出力である。
次に動作について説明する。
先ず、第３図においては、基準電圧２５が可変抵抗２４
全調整することにより得られ、ディジタル入力２１全り
、Ｎ、基準電圧２５ケ■ＲＥＰ、アナログ出力２６’ｋ
Ａ。、Ｔ、Ｎｋディジタル入力２１のビット数とすると
、ゲイン調整されたアナログ出力ＡＯＵＴに・ Ａｏ ｕＴ＝ＶＲＩ ｐ Ｘ ＤｉＮ／２ ’
・”・・’・・”’・（１１とすることができる。
全調整することにより得られ、ディジタル入力２１全り
、Ｎ、基準電圧２５ケ■ＲＥＰ、アナログ出力２６’ｋ
Ａ。、Ｔ、Ｎｋディジタル入力２１のビット数とすると
、ゲイン調整されたアナログ出力ＡＯＵＴに・ Ａｏ ｕＴ＝ＶＲＩ ｐ Ｘ ＤｉＮ／２ ’
・”・・’・・”’・（１１とすることができる。
一方、第４図においては、基準電圧６６がゲイン調整用
ディジタル人力３１ｋＤ／Ａ変換器６２を通してアナロ
グ変換したものであり、ゲイン調整用ディジタル入力３
１（！−ＤやＢＰ−ＩＮ％ディジタル人力３４’ｋＤｉ
、とすると、アナログ出力６６のＡＯＬＩＴは・ ＡｏＵア＝に×ＤＲＢ２−１Ｎ／２×ＤｉＮ／２
・・・・・・（２）となる。ここで、Ｋ Ｂ Ｄ ／
Ａ変換器６２のゲイン定数、Ｍｄゲイン調整用ディジタ
ル人力３１のビット数、Ｎｉディジタル入力６４のビッ
ト数である。ま友、第５図は、第３図および第４図の回
路動作におけるＤ／Ａ変換器２２．３５のディジタル入
力に対するアナログ出力の関係？示すゲイン特性図であ
り、４１に最大ゲインのときのゲイン曲線であり、４２
に可変抵抗２４あるいにゲイン調整用Ｄ／Ａ変換器３２
１Ｃよるゲイン可変領域でおる。
ディジタル人力３１ｋＤ／Ａ変換器６２を通してアナロ
グ変換したものであり、ゲイン調整用ディジタル入力３
１（！−ＤやＢＰ−ＩＮ％ディジタル人力３４’ｋＤｉ
、とすると、アナログ出力６６のＡＯＬＩＴは・ ＡｏＵア＝に×ＤＲＢ２−１Ｎ／２×ＤｉＮ／２
・・・・・・（２）となる。ここで、Ｋ Ｂ Ｄ ／
Ａ変換器６２のゲイン定数、Ｍｄゲイン調整用ディジタ
ル人力３１のビット数、Ｎｉディジタル入力６４のビッ
ト数である。ま友、第５図は、第３図および第４図の回
路動作におけるＤ／Ａ変換器２２．３５のディジタル入
力に対するアナログ出力の関係？示すゲイン特性図であ
り、４１に最大ゲインのときのゲイン曲線であり、４２
に可変抵抗２４あるいにゲイン調整用Ｄ／Ａ変換器３２
１Ｃよるゲイン可変領域でおる。
従来のＤ／Ａ変換器のゲイン調整方式は以上のように構
成されているので、第３図に示すものでは、ゲイン調整
デするために可変抵抗２４’に使用しなければならず、
高精度のゲイン調整が困難になるほか、自動調整ができ
ないなどの問題点があつ九。
成されているので、第３図に示すものでは、ゲイン調整
デするために可変抵抗２４’に使用しなければならず、
高精度のゲイン調整が困難になるほか、自動調整ができ
ないなどの問題点があつ九。
一１友、第４図に示すものでは、（２）式に示すように
、ゲイン調整用Ｄ／Ａ変換器６２の動作精度がそのまま
Ｄ／Ａ変換器６５の出力精度に影響し、この結果、ゲイ
ン調整用Ｄ／Ａ変換器として高分ｊｆｌ能のものが必要
になり、回路全体が極めて高価になるという問題点があ
った。
、ゲイン調整用Ｄ／Ａ変換器６２の動作精度がそのまま
Ｄ／Ａ変換器６５の出力精度に影響し、この結果、ゲイ
ン調整用Ｄ／Ａ変換器として高分ｊｆｌ能のものが必要
になり、回路全体が極めて高価になるという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、Ｄ／Ａ変換器のゲイン調整？高精度かつ自動
的に実施できるとともに、高価な装置上用いずに高分解
能かつ安価に実施できるＤ／Ａ変換器のゲイン調整方式
？得ることで目的とする。
たもので、Ｄ／Ａ変換器のゲイン調整？高精度かつ自動
的に実施できるとともに、高価な装置上用いずに高分解
能かつ安価に実施できるＤ／Ａ変換器のゲイン調整方式
？得ることで目的とする。
この発明にかかるＤ／Ａ変換器のゲイン調整方式は、ゲ
イン調整用Ｄ／Ａ変換器によりゲイン調整用ディジタル
信号全アナログ信号に変換し、このアナログ信号とゲイ
ン調整基準電圧発生回路が出力するゲイン調整基準電圧
とを加算し、この加算出力により上記Ｄ／Ａ変換器のゲ
イン調整を実施するようにしたものである。
イン調整用Ｄ／Ａ変換器によりゲイン調整用ディジタル
信号全アナログ信号に変換し、このアナログ信号とゲイ
ン調整基準電圧発生回路が出力するゲイン調整基準電圧
とを加算し、この加算出力により上記Ｄ／Ａ変換器のゲ
イン調整を実施するようにしたものである。
この発明におけるゲイン調整方法に、ゲイン調整基準電
圧発生回路が発生するゲイン調整基準電圧に対応するア
ナログ出力を下限として、ゲイン調整用Ｄ／Ａ変換器が
出力するゲイン調整用電圧に対応するアナログ出力全設
定領域内で可変調整可能となし、分解能が良くないゲイ
ン調整用Ｄ／Ａ変換器のゲイン調整信号にもとづき、Ｄ
／Ａ変換器のゲイン調整を高精度に実施するように動作
する。
圧発生回路が発生するゲイン調整基準電圧に対応するア
ナログ出力を下限として、ゲイン調整用Ｄ／Ａ変換器が
出力するゲイン調整用電圧に対応するアナログ出力全設
定領域内で可変調整可能となし、分解能が良くないゲイ
ン調整用Ｄ／Ａ変換器のゲイン調整信号にもとづき、Ｄ
／Ａ変換器のゲイン調整を高精度に実施するように動作
する。
以下、この発明の一実施例７図について説明する。＠１
図において、１１はゲイン調整用ディジタル入力、１２
はこのディジタル入力全アナログ変換するゲイン調整用
Ｄ／Ａ変換器、１３にゲイン調整基準電圧発生回路、１
４にこのゲイン調整基準電圧発生回路１６に入力される
ゲイン調整基準電圧と上記Ｄ／Ａ変換したゲイン調整出
力とを加算するオペアンプの加算器、１５はこの加算出
力たる基準電圧、１６はこの基準電圧１５にもとづくゲ
インで、ディジタル入力１８金アナログ出力１７に変換
するＤ／Ａ変換器である。
図において、１１はゲイン調整用ディジタル入力、１２
はこのディジタル入力全アナログ変換するゲイン調整用
Ｄ／Ａ変換器、１３にゲイン調整基準電圧発生回路、１
４にこのゲイン調整基準電圧発生回路１６に入力される
ゲイン調整基準電圧と上記Ｄ／Ａ変換したゲイン調整出
力とを加算するオペアンプの加算器、１５はこの加算出
力たる基準電圧、１６はこの基準電圧１５にもとづくゲ
インで、ディジタル入力１８金アナログ出力１７に変換
するＤ／Ａ変換器である。
次に、動作について説明する。
先ず、ゲイン調整用ディジタル入力１１はゲイン調整用
Ｄ／Ａ変換器１２によυアナログ出力に変換されて、こ
れが加算器１４に入力される。一方、ゲイン調整基準電
圧発生回路１３はゲイン調整基準電圧全出力し、これ全
加算器１４に入力する。加算器１４にこれらのアナログ
化したゲイン調整出力電圧とゲイン調整基準電圧とを加
算し、この加算電圧全基準電圧１５としてＤ／Ａ変換器
１６に入力する。このため、Ｄ／Ａ変換器１６に入力さ
れたディジタル入力はゲイン調整され九アナログ出力１
７に変換されて出力される。
Ｄ／Ａ変換器１２によυアナログ出力に変換されて、こ
れが加算器１４に入力される。一方、ゲイン調整基準電
圧発生回路１３はゲイン調整基準電圧全出力し、これ全
加算器１４に入力する。加算器１４にこれらのアナログ
化したゲイン調整出力電圧とゲイン調整基準電圧とを加
算し、この加算電圧全基準電圧１５としてＤ／Ａ変換器
１６に入力する。このため、Ｄ／Ａ変換器１６に入力さ
れたディジタル入力はゲイン調整され九アナログ出力１
７に変換されて出力される。
ここでゲイン調整用ディジタル入力” ＤＲＩＰ −Ｉ
Ｎ、ゲイン調整基準電圧？■８゜２、ディジタル入力音
ＤｉＮとすると、アナログ出力Ａ。、、ｒＴｒｙ、ＡＯ
ｔｌＴ ＝（Ｋ］）ＸＤＲＩＦ−ｒＮ／２＋ＫＡ・”Ｒ
ＩＦ ）ｘ Ｄ、、７２ Ｎ・・・・・・・・・ （３
） となる。ここで、ＫＤＵＤ／Ａ変換器１２のゲイン定数
、Ｍｉゲイン調整用ディジタル人力１１のビット数、Ｋ
ＡＵゲイン調整基準電圧のゲイン定数、ＮＵディジタル
入力１８のビット数である。
Ｎ、ゲイン調整基準電圧？■８゜２、ディジタル入力音
ＤｉＮとすると、アナログ出力Ａ。、、ｒＴｒｙ、ＡＯ
ｔｌＴ ＝（Ｋ］）ＸＤＲＩＦ−ｒＮ／２＋ＫＡ・”Ｒ
ＩＦ ）ｘ Ｄ、、７２ Ｎ・・・・・・・・・ （３
） となる。ここで、ＫＤＵＤ／Ａ変換器１２のゲイン定数
、Ｍｉゲイン調整用ディジタル人力１１のビット数、Ｋ
ＡＵゲイン調整基準電圧のゲイン定数、ＮＵディジタル
入力１８のビット数である。
第２図は上記（３）式にもとづ（Ｄ／Ａ変換器１６の入
出力特性？示す。ここで５１はゲイン調整基準電圧によ
る、（３）式のカッコ内第２項によるゲイン曲線であり
、５２にゲイン調整用ディジタル入力によるゲインの可
変調整領域である。これより明らかなように、ゲイン曲
線５１より高い領域で、ゲイン調整用ディジタル入力に
もとづくゲイン調整が可能となり、低分解能のゲイン調
整用Ｄ／Ａ変換器１２の使用にも拘らず、高精度にＤ／
Ａ変換器のゲイン調整ケ実施できるのである。
出力特性？示す。ここで５１はゲイン調整基準電圧によ
る、（３）式のカッコ内第２項によるゲイン曲線であり
、５２にゲイン調整用ディジタル入力によるゲインの可
変調整領域である。これより明らかなように、ゲイン曲
線５１より高い領域で、ゲイン調整用ディジタル入力に
もとづくゲイン調整が可能となり、低分解能のゲイン調
整用Ｄ／Ａ変換器１２の使用にも拘らず、高精度にＤ／
Ａ変換器のゲイン調整ケ実施できるのである。
以上のように、この発明によれば、ゲイン調整基準電圧
にゲイン調整用Ｄ／Ａ変換器が出力するゲイン調整用電
圧全加算し、この加算出力ｘＤｌＡ変換器のゲイン調整
用基準電圧として用い九ので、ゲイン可変領域上設定範
囲内におさめることができるほか、その設定範囲内での
みＤ／Ａ変換したアナログ出力を扱うようにしたことに
より、低分解能のゲイン調整用Ｄ／Ａ変換器の使用にも
拘らず、高精度のゲイン調整ができ、しかもこれ全簡単
かつ安価な回路にて実現できるという効果がある。
にゲイン調整用Ｄ／Ａ変換器が出力するゲイン調整用電
圧全加算し、この加算出力ｘＤｌＡ変換器のゲイン調整
用基準電圧として用い九ので、ゲイン可変領域上設定範
囲内におさめることができるほか、その設定範囲内での
みＤ／Ａ変換したアナログ出力を扱うようにしたことに
より、低分解能のゲイン調整用Ｄ／Ａ変換器の使用にも
拘らず、高精度のゲイン調整ができ、しかもこれ全簡単
かつ安価な回路にて実現できるという効果がある。
第１図はこの発明の一実施例によるＤ／Ａ変換器のゲイ
ン調整方式？実施するためのゲイン調整用ブロック接続
図、第２図にＤ／Ａ変換器の人出力特性図、第３図は従
来のＤ／Ａ変換器のゲイン調整方式？実施するためのゲ
イン調整用ブロック接続図、第４図に他の従来例？示す
ゲイン調整回路図、第５図に従来のＤ／Ａ変換器の入出
力特性図である。 １２にゲイン調整用Ｄ／Ａ変換器、１６はゲイン調整基
準電圧発生回路、１４に加算器、１６はＤ／Ａ変換器。 特許出願人 三菱電機株式会社 寵−０゜ 代理人 弁理士 １） 澤 博 昭ｊ ・１（
外２名）−□ 第１閃 １１： ケ゛イン訓債Ｉηテ１シ゛゛グルＸ力＋２ ；
）ｒ゛イ〉；；１周！用り／ＡｌｐＬ器１３：）ｒン
ン調整基準＠圧発生町路 １４ ｚ カロ算ａ １Ｓ ： 基準１を圧 ＋６ ： Ｄ／Ａ菱換ぞ狙 １７：アナログ出力 １８、テ゛詩ジ゛タル入力 第２図 第３！０ ゛ 第 ４ 図 ス１ 第 ５ 図
ン調整方式？実施するためのゲイン調整用ブロック接続
図、第２図にＤ／Ａ変換器の人出力特性図、第３図は従
来のＤ／Ａ変換器のゲイン調整方式？実施するためのゲ
イン調整用ブロック接続図、第４図に他の従来例？示す
ゲイン調整回路図、第５図に従来のＤ／Ａ変換器の入出
力特性図である。 １２にゲイン調整用Ｄ／Ａ変換器、１６はゲイン調整基
準電圧発生回路、１４に加算器、１６はＤ／Ａ変換器。 特許出願人 三菱電機株式会社 寵−０゜ 代理人 弁理士 １） 澤 博 昭ｊ ・１（
外２名）−□ 第１閃 １１： ケ゛イン訓債Ｉηテ１シ゛゛グルＸ力＋２ ；
）ｒ゛イ〉；；１周！用り／ＡｌｐＬ器１３：）ｒン
ン調整基準＠圧発生町路 １４ ｚ カロ算ａ １Ｓ ： 基準１を圧 ＋６ ： Ｄ／Ａ菱換ぞ狙 １７：アナログ出力 １８、テ゛詩ジ゛タル入力 第２図 第３！０ ゛ 第 ４ 図 ス１ 第 ５ 図
Claims (1)
- ゲイン調整用の基準電圧の入力によりＤ／Ａ変換器のゲ
インを調整するようにしたＤ／Ａ変換器のゲイン調整方
式において、ゲイン調整用ディジタル信号をゲイン調整
用Ｄ／Ａ変換器を通してアナログ出力に変換し、このア
ナログ出力と別に設けたゲイン調整基準電圧発生回路が
出力するゲイン調整基準電圧とを加算器で加算し、この
加算器の加算出力を上記基準電圧として上記Ｄ／Ａ変換
器のゲインを調整するようにしたことを特徴とするＤ／
Ａ変換器のゲイン調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681385A JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | Ｄ／ａ変換器のゲイン調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681385A JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | Ｄ／ａ変換器のゲイン調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61295722A true JPS61295722A (ja) | 1986-12-26 |
Family
ID=15184103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13681385A Pending JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | Ｄ／ａ変換器のゲイン調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61295722A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193582A (ja) * | 1987-02-06 | 1988-08-10 | Ando Electric Co Ltd | レ−ザダイオ−ド駆動回路 |
| JP2007059991A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | Ｄａ変換装置、ａｄ変換装置、半導体装置 |
| JP2010154562A (ja) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ａｄ変換装置、固体撮像装置、半導体装置 |
| JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
| JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Ｄａ変換装置 |
| WO2018008590A1 (ja) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法 |
-
1985
- 1985-06-25 JP JP13681385A patent/JPS61295722A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193582A (ja) * | 1987-02-06 | 1988-08-10 | Ando Electric Co Ltd | レ−ザダイオ−ド駆動回路 |
| JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
| US7948415B2 (en) | 2005-08-22 | 2011-05-24 | Sony Corporation | DA converter, AD converter, and semiconductor device |
| JP4682750B2 (ja) * | 2005-08-22 | 2011-05-11 | ソニー株式会社 | Ｄａ変換装置 |
| JP2007059991A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | Ｄａ変換装置、ａｄ変換装置、半導体装置 |
| US8674865B2 (en) | 2005-08-22 | 2014-03-18 | Sony Corporation | DA converter, AD converter, and semiconductor device |
| US9264057B2 (en) | 2005-08-22 | 2016-02-16 | Sony Corporation | DA converter, AD converter, and semiconductor device |
| US9882574B2 (en) | 2005-08-22 | 2018-01-30 | Sony Corporation | DA converter, AD converter, and semiconductor device |
| US10547318B2 (en) | 2005-08-22 | 2020-01-28 | Sony Corporation | DA converter, AD converter, and semiconductor device |
| JP2010154562A (ja) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ａｄ変換装置、固体撮像装置、半導体装置 |
| JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Ｄａ変換装置 |
| WO2018008590A1 (ja) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法 |
| US10659068B2 (en) | 2016-07-05 | 2020-05-19 | Asahi Kasei Microdevices Corporation | DA converter, DA converting method, adjusting apparatus, and adjusting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980701679A (ko) | 넓은 동적 범위의 아날로그 대 디지탈 변환기 | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| US5072358A (en) | Process controller | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| US4584560A (en) | Floating point digitizer | |
| JPH088747A (ja) | アナログ／デジタル変換回路 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH0547006B2 (ja) | ||
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JPH01196920A (ja) | アナログ−ディジタル変換装置 | |
| SU1550475A1 (ru) | Линейный интерпол тор | |
| JPS62139431A (ja) | 高分解能テレメトリ装置 | |
| JPH0338923A (ja) | Ｐｃｍコーデック | |
| JPS63105528A (ja) | プリアンプ装置 | |
| JPH04344715A (ja) | アナログデジタル変換器 | |
| JPH0829194A (ja) | シンクロ電機の信号変換部における高利得ｄ／ａ変換回路 | |
| JPH07312553A (ja) | Ａ／ｄ変換回路 | |
| JPH02244202A (ja) | 調節装置 | |
| JPH02152325A (ja) | セミフラッシュａｄコンバータ | |
| JPS61135207A (ja) | Ａｍ信号発生装置 |