JPS61295722A - D/a変換器のゲイン調整方式 - Google Patents
D/a変換器のゲイン調整方式Info
- Publication number
- JPS61295722A JPS61295722A JP13681385A JP13681385A JPS61295722A JP S61295722 A JPS61295722 A JP S61295722A JP 13681385 A JP13681385 A JP 13681385A JP 13681385 A JP13681385 A JP 13681385A JP S61295722 A JPS61295722 A JP S61295722A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- gain adjustment
- gain control
- gain
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はD/A変換器のゲイン勿、外部のゲイン調整
用基準電圧上ベースとして、所定のゲイン可変領域内で
調整するようにし7’(D / A変換器のゲイン調整
方式に関する。
用基準電圧上ベースとして、所定のゲイン可変領域内で
調整するようにし7’(D / A変換器のゲイン調整
方式に関する。
第3図は従来のD/A変換器のゲイン調整方法全実施す
るためのブロック接続図であり、図において、21にデ
ィジタル入力、22はこのディジタル入力?アナログ出
力に変換するD/A変換器、23は固定電圧の入力端子
、24は入力端子26に接続した基準電圧25の調整用
可変抵抗、261’!D/A7R換器22のアナログ出
力である。
るためのブロック接続図であり、図において、21にデ
ィジタル入力、22はこのディジタル入力?アナログ出
力に変換するD/A変換器、23は固定電圧の入力端子
、24は入力端子26に接続した基準電圧25の調整用
可変抵抗、261’!D/A7R換器22のアナログ出
力である。
ま友、第4図は従来の他のゲイン調整方法で実施するた
めのブロック接続図であり、図において、31はゲイン
調整用ディジタル入力%62はこのディジタル入力?ア
ナログ出力に変換するゲイン調整用D/A変換器、36
にゲイン調整用D/A変換器62が出力するゲイン調整
のtめの基準電圧、64はディジタル入力、65ばこの
ディジタル入力34會上記基準電圧64によりゲイン調
整してアナログ出力するD/A変換器、36はアナログ
出力である。
めのブロック接続図であり、図において、31はゲイン
調整用ディジタル入力%62はこのディジタル入力?ア
ナログ出力に変換するゲイン調整用D/A変換器、36
にゲイン調整用D/A変換器62が出力するゲイン調整
のtめの基準電圧、64はディジタル入力、65ばこの
ディジタル入力34會上記基準電圧64によりゲイン調
整してアナログ出力するD/A変換器、36はアナログ
出力である。
次に動作について説明する。
先ず、第3図においては、基準電圧25が可変抵抗24
全調整することにより得られ、ディジタル入力21全り
、N、基準電圧25ケ■REP、アナログ出力26’k
A。、T、Nkディジタル入力21のビット数とすると
、ゲイン調整されたアナログ出力AOUTに・ Ao uT=VRI p X DiN/2 ’
・”・・’・・”’・(11とすることができる。
全調整することにより得られ、ディジタル入力21全り
、N、基準電圧25ケ■REP、アナログ出力26’k
A。、T、Nkディジタル入力21のビット数とすると
、ゲイン調整されたアナログ出力AOUTに・ Ao uT=VRI p X DiN/2 ’
・”・・’・・”’・(11とすることができる。
一方、第4図においては、基準電圧66がゲイン調整用
ディジタル人力31kD/A変換器62を通してアナロ
グ変換したものであり、ゲイン調整用ディジタル入力3
1(!−DやBP−IN%ディジタル人力34’kDi
、とすると、アナログ出力66のAOLITは・ AoUア=に×DRB2−1N/2×DiN/2
・・・・・・(2)となる。ここで、K B D /
A変換器62のゲイン定数、Mdゲイン調整用ディジタ
ル人力31のビット数、Niディジタル入力64のビッ
ト数である。ま友、第5図は、第3図および第4図の回
路動作におけるD/A変換器22.35のディジタル入
力に対するアナログ出力の関係?示すゲイン特性図であ
り、41に最大ゲインのときのゲイン曲線であり、42
に可変抵抗24あるいにゲイン調整用D/A変換器32
1Cよるゲイン可変領域でおる。
ディジタル人力31kD/A変換器62を通してアナロ
グ変換したものであり、ゲイン調整用ディジタル入力3
1(!−DやBP−IN%ディジタル人力34’kDi
、とすると、アナログ出力66のAOLITは・ AoUア=に×DRB2−1N/2×DiN/2
・・・・・・(2)となる。ここで、K B D /
A変換器62のゲイン定数、Mdゲイン調整用ディジタ
ル人力31のビット数、Niディジタル入力64のビッ
ト数である。ま友、第5図は、第3図および第4図の回
路動作におけるD/A変換器22.35のディジタル入
力に対するアナログ出力の関係?示すゲイン特性図であ
り、41に最大ゲインのときのゲイン曲線であり、42
に可変抵抗24あるいにゲイン調整用D/A変換器32
1Cよるゲイン可変領域でおる。
従来のD/A変換器のゲイン調整方式は以上のように構
成されているので、第3図に示すものでは、ゲイン調整
デするために可変抵抗24’に使用しなければならず、
高精度のゲイン調整が困難になるほか、自動調整ができ
ないなどの問題点があつ九。
成されているので、第3図に示すものでは、ゲイン調整
デするために可変抵抗24’に使用しなければならず、
高精度のゲイン調整が困難になるほか、自動調整ができ
ないなどの問題点があつ九。
一1友、第4図に示すものでは、(2)式に示すように
、ゲイン調整用D/A変換器62の動作精度がそのまま
D/A変換器65の出力精度に影響し、この結果、ゲイ
ン調整用D/A変換器として高分jfl能のものが必要
になり、回路全体が極めて高価になるという問題点があ
った。
、ゲイン調整用D/A変換器62の動作精度がそのまま
D/A変換器65の出力精度に影響し、この結果、ゲイ
ン調整用D/A変換器として高分jfl能のものが必要
になり、回路全体が極めて高価になるという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、D/A変換器のゲイン調整?高精度かつ自動
的に実施できるとともに、高価な装置上用いずに高分解
能かつ安価に実施できるD/A変換器のゲイン調整方式
?得ることで目的とする。
たもので、D/A変換器のゲイン調整?高精度かつ自動
的に実施できるとともに、高価な装置上用いずに高分解
能かつ安価に実施できるD/A変換器のゲイン調整方式
?得ることで目的とする。
この発明にかかるD/A変換器のゲイン調整方式は、ゲ
イン調整用D/A変換器によりゲイン調整用ディジタル
信号全アナログ信号に変換し、このアナログ信号とゲイ
ン調整基準電圧発生回路が出力するゲイン調整基準電圧
とを加算し、この加算出力により上記D/A変換器のゲ
イン調整を実施するようにしたものである。
イン調整用D/A変換器によりゲイン調整用ディジタル
信号全アナログ信号に変換し、このアナログ信号とゲイ
ン調整基準電圧発生回路が出力するゲイン調整基準電圧
とを加算し、この加算出力により上記D/A変換器のゲ
イン調整を実施するようにしたものである。
この発明におけるゲイン調整方法に、ゲイン調整基準電
圧発生回路が発生するゲイン調整基準電圧に対応するア
ナログ出力を下限として、ゲイン調整用D/A変換器が
出力するゲイン調整用電圧に対応するアナログ出力全設
定領域内で可変調整可能となし、分解能が良くないゲイ
ン調整用D/A変換器のゲイン調整信号にもとづき、D
/A変換器のゲイン調整を高精度に実施するように動作
する。
圧発生回路が発生するゲイン調整基準電圧に対応するア
ナログ出力を下限として、ゲイン調整用D/A変換器が
出力するゲイン調整用電圧に対応するアナログ出力全設
定領域内で可変調整可能となし、分解能が良くないゲイ
ン調整用D/A変換器のゲイン調整信号にもとづき、D
/A変換器のゲイン調整を高精度に実施するように動作
する。
以下、この発明の一実施例7図について説明する。@1
図において、11はゲイン調整用ディジタル入力、12
はこのディジタル入力全アナログ変換するゲイン調整用
D/A変換器、13にゲイン調整基準電圧発生回路、1
4にこのゲイン調整基準電圧発生回路16に入力される
ゲイン調整基準電圧と上記D/A変換したゲイン調整出
力とを加算するオペアンプの加算器、15はこの加算出
力たる基準電圧、16はこの基準電圧15にもとづくゲ
インで、ディジタル入力18金アナログ出力17に変換
するD/A変換器である。
図において、11はゲイン調整用ディジタル入力、12
はこのディジタル入力全アナログ変換するゲイン調整用
D/A変換器、13にゲイン調整基準電圧発生回路、1
4にこのゲイン調整基準電圧発生回路16に入力される
ゲイン調整基準電圧と上記D/A変換したゲイン調整出
力とを加算するオペアンプの加算器、15はこの加算出
力たる基準電圧、16はこの基準電圧15にもとづくゲ
インで、ディジタル入力18金アナログ出力17に変換
するD/A変換器である。
次に、動作について説明する。
先ず、ゲイン調整用ディジタル入力11はゲイン調整用
D/A変換器12によυアナログ出力に変換されて、こ
れが加算器14に入力される。一方、ゲイン調整基準電
圧発生回路13はゲイン調整基準電圧全出力し、これ全
加算器14に入力する。加算器14にこれらのアナログ
化したゲイン調整出力電圧とゲイン調整基準電圧とを加
算し、この加算電圧全基準電圧15としてD/A変換器
16に入力する。このため、D/A変換器16に入力さ
れたディジタル入力はゲイン調整され九アナログ出力1
7に変換されて出力される。
D/A変換器12によυアナログ出力に変換されて、こ
れが加算器14に入力される。一方、ゲイン調整基準電
圧発生回路13はゲイン調整基準電圧全出力し、これ全
加算器14に入力する。加算器14にこれらのアナログ
化したゲイン調整出力電圧とゲイン調整基準電圧とを加
算し、この加算電圧全基準電圧15としてD/A変換器
16に入力する。このため、D/A変換器16に入力さ
れたディジタル入力はゲイン調整され九アナログ出力1
7に変換されて出力される。
ここでゲイン調整用ディジタル入力” DRIP −I
N、ゲイン調整基準電圧?■8゜2、ディジタル入力音
DiNとすると、アナログ出力A。、、rTry、AO
tlT =(K])XDRIF−rN/2+KA・”R
IF )x D、、72 N・・・・・・・・・ (3
) となる。ここで、KDUD/A変換器12のゲイン定数
、Miゲイン調整用ディジタル人力11のビット数、K
AUゲイン調整基準電圧のゲイン定数、NUディジタル
入力18のビット数である。
N、ゲイン調整基準電圧?■8゜2、ディジタル入力音
DiNとすると、アナログ出力A。、、rTry、AO
tlT =(K])XDRIF−rN/2+KA・”R
IF )x D、、72 N・・・・・・・・・ (3
) となる。ここで、KDUD/A変換器12のゲイン定数
、Miゲイン調整用ディジタル人力11のビット数、K
AUゲイン調整基準電圧のゲイン定数、NUディジタル
入力18のビット数である。
第2図は上記(3)式にもとづ(D/A変換器16の入
出力特性?示す。ここで51はゲイン調整基準電圧によ
る、(3)式のカッコ内第2項によるゲイン曲線であり
、52にゲイン調整用ディジタル入力によるゲインの可
変調整領域である。これより明らかなように、ゲイン曲
線51より高い領域で、ゲイン調整用ディジタル入力に
もとづくゲイン調整が可能となり、低分解能のゲイン調
整用D/A変換器12の使用にも拘らず、高精度にD/
A変換器のゲイン調整ケ実施できるのである。
出力特性?示す。ここで51はゲイン調整基準電圧によ
る、(3)式のカッコ内第2項によるゲイン曲線であり
、52にゲイン調整用ディジタル入力によるゲインの可
変調整領域である。これより明らかなように、ゲイン曲
線51より高い領域で、ゲイン調整用ディジタル入力に
もとづくゲイン調整が可能となり、低分解能のゲイン調
整用D/A変換器12の使用にも拘らず、高精度にD/
A変換器のゲイン調整ケ実施できるのである。
以上のように、この発明によれば、ゲイン調整基準電圧
にゲイン調整用D/A変換器が出力するゲイン調整用電
圧全加算し、この加算出力xDlA変換器のゲイン調整
用基準電圧として用い九ので、ゲイン可変領域上設定範
囲内におさめることができるほか、その設定範囲内での
みD/A変換したアナログ出力を扱うようにしたことに
より、低分解能のゲイン調整用D/A変換器の使用にも
拘らず、高精度のゲイン調整ができ、しかもこれ全簡単
かつ安価な回路にて実現できるという効果がある。
にゲイン調整用D/A変換器が出力するゲイン調整用電
圧全加算し、この加算出力xDlA変換器のゲイン調整
用基準電圧として用い九ので、ゲイン可変領域上設定範
囲内におさめることができるほか、その設定範囲内での
みD/A変換したアナログ出力を扱うようにしたことに
より、低分解能のゲイン調整用D/A変換器の使用にも
拘らず、高精度のゲイン調整ができ、しかもこれ全簡単
かつ安価な回路にて実現できるという効果がある。
第1図はこの発明の一実施例によるD/A変換器のゲイ
ン調整方式?実施するためのゲイン調整用ブロック接続
図、第2図にD/A変換器の人出力特性図、第3図は従
来のD/A変換器のゲイン調整方式?実施するためのゲ
イン調整用ブロック接続図、第4図に他の従来例?示す
ゲイン調整回路図、第5図に従来のD/A変換器の入出
力特性図である。 12にゲイン調整用D/A変換器、16はゲイン調整基
準電圧発生回路、14に加算器、16はD/A変換器。 特許出願人 三菱電機株式会社 寵−0゜ 代理人 弁理士 1) 澤 博 昭j ・1(
外2名)−□ 第1閃 11: ケ゛イン訓債Iηテ1シ゛゛グルX力+2 ;
)r゛イ〉;;1周!用り/AlpL器13:)rン
ン調整基準@圧発生町路 14 z カロ算a 1S : 基準1を圧 +6 : D/A菱換ぞ狙 17:アナログ出力 18、テ゛詩ジ゛タル入力 第2図 第3!0 ゛ 第 4 図 ス1 第 5 図
ン調整方式?実施するためのゲイン調整用ブロック接続
図、第2図にD/A変換器の人出力特性図、第3図は従
来のD/A変換器のゲイン調整方式?実施するためのゲ
イン調整用ブロック接続図、第4図に他の従来例?示す
ゲイン調整回路図、第5図に従来のD/A変換器の入出
力特性図である。 12にゲイン調整用D/A変換器、16はゲイン調整基
準電圧発生回路、14に加算器、16はD/A変換器。 特許出願人 三菱電機株式会社 寵−0゜ 代理人 弁理士 1) 澤 博 昭j ・1(
外2名)−□ 第1閃 11: ケ゛イン訓債Iηテ1シ゛゛グルX力+2 ;
)r゛イ〉;;1周!用り/AlpL器13:)rン
ン調整基準@圧発生町路 14 z カロ算a 1S : 基準1を圧 +6 : D/A菱換ぞ狙 17:アナログ出力 18、テ゛詩ジ゛タル入力 第2図 第3!0 ゛ 第 4 図 ス1 第 5 図
Claims (1)
- ゲイン調整用の基準電圧の入力によりD/A変換器のゲ
インを調整するようにしたD/A変換器のゲイン調整方
式において、ゲイン調整用ディジタル信号をゲイン調整
用D/A変換器を通してアナログ出力に変換し、このア
ナログ出力と別に設けたゲイン調整基準電圧発生回路が
出力するゲイン調整基準電圧とを加算器で加算し、この
加算器の加算出力を上記基準電圧として上記D/A変換
器のゲインを調整するようにしたことを特徴とするD/
A変換器のゲイン調整方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13681385A JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | D/a変換器のゲイン調整方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13681385A JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | D/a変換器のゲイン調整方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61295722A true JPS61295722A (ja) | 1986-12-26 |
Family
ID=15184103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13681385A Pending JPS61295722A (ja) | 1985-06-25 | 1985-06-25 | D/a変換器のゲイン調整方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61295722A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193582A (ja) * | 1987-02-06 | 1988-08-10 | Ando Electric Co Ltd | レ−ザダイオ−ド駆動回路 |
JP2007059991A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | Da変換装置、ad変換装置、半導体装置 |
JP2010154562A (ja) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ad変換装置、固体撮像装置、半導体装置 |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Da変換装置 |
WO2018008590A1 (ja) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | Da変換装置、da変換方法、調整装置、および調整方法 |
-
1985
- 1985-06-25 JP JP13681385A patent/JPS61295722A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193582A (ja) * | 1987-02-06 | 1988-08-10 | Ando Electric Co Ltd | レ−ザダイオ−ド駆動回路 |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
US7948415B2 (en) | 2005-08-22 | 2011-05-24 | Sony Corporation | DA converter, AD converter, and semiconductor device |
JP4682750B2 (ja) * | 2005-08-22 | 2011-05-11 | ソニー株式会社 | Da変換装置 |
JP2007059991A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | Da変換装置、ad変換装置、半導体装置 |
US8674865B2 (en) | 2005-08-22 | 2014-03-18 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9264057B2 (en) | 2005-08-22 | 2016-02-16 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9882574B2 (en) | 2005-08-22 | 2018-01-30 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US10547318B2 (en) | 2005-08-22 | 2020-01-28 | Sony Corporation | DA converter, AD converter, and semiconductor device |
JP2010154562A (ja) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ad変換装置、固体撮像装置、半導体装置 |
JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Da変換装置 |
WO2018008590A1 (ja) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | Da変換装置、da変換方法、調整装置、および調整方法 |
US10659068B2 (en) | 2016-07-05 | 2020-05-19 | Asahi Kasei Microdevices Corporation | DA converter, DA converting method, adjusting apparatus, and adjusting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980701679A (ko) | 넓은 동적 범위의 아날로그 대 디지탈 변환기 | |
JPS61295722A (ja) | D/a変換器のゲイン調整方式 | |
US5072358A (en) | Process controller | |
JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
JPH06132828A (ja) | D/a変換装置 | |
JPS62204617A (ja) | 高分解能a/dコンバ−タ | |
US4584560A (en) | Floating point digitizer | |
JPH088747A (ja) | アナログ/デジタル変換回路 | |
JP2824837B2 (ja) | アナログデジタル変換器 | |
US4864304A (en) | Analog voltage signal comparator circuit | |
JPH0547006B2 (ja) | ||
JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
JPH06204870A (ja) | 自動補正機能付d/a変換器 | |
JPS615625A (ja) | Daコンバ−タの直線性の補正装置 | |
JPH01196920A (ja) | アナログ−ディジタル変換装置 | |
SU1550475A1 (ru) | Линейный интерпол тор | |
JPS62139431A (ja) | 高分解能テレメトリ装置 | |
JPH0338923A (ja) | Pcmコーデック | |
JPS63105528A (ja) | プリアンプ装置 | |
JPH04344715A (ja) | アナログデジタル変換器 | |
JPH0829194A (ja) | シンクロ電機の信号変換部における高利得d/a変換回路 | |
JPH07312553A (ja) | A/d変換回路 | |
JPH02244202A (ja) | 調節装置 | |
JPH02152325A (ja) | セミフラッシュadコンバータ | |
JPS61135207A (ja) | Am信号発生装置 |