JPH01196920A - アナログ−ディジタル変換装置 - Google Patents
アナログ−ディジタル変換装置Info
- Publication number
- JPH01196920A JPH01196920A JP2151188A JP2151188A JPH01196920A JP H01196920 A JPH01196920 A JP H01196920A JP 2151188 A JP2151188 A JP 2151188A JP 2151188 A JP2151188 A JP 2151188A JP H01196920 A JPH01196920 A JP H01196920A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- converter
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アナログ−ディジタル変換装置の特に微小
信号の分解能に関するものである。
信号の分解能に関するものである。
第3図は、従来のアナログ−ディジタル変換装置の概念
図である。図において(1)はA/Dコンバータである
。
図である。図において(1)はA/Dコンバータである
。
次に動作について説明する。入力アナログ信号(11)
がA/Dコンバータ(1)のIN側に入力されると、A
/Dコンバータ(1)はディジタル信号(12)に変換
しOUT側に出力する。第2図(a)(破線)はA/D
コンバータの理想的入出力特性、第2図 −(、)実線
は現実上の入出力特性である。
がA/Dコンバータ(1)のIN側に入力されると、A
/Dコンバータ(1)はディジタル信号(12)に変換
しOUT側に出力する。第2図(a)(破線)はA/D
コンバータの理想的入出力特性、第2図 −(、)実線
は現実上の入出力特性である。
ところで、A/Dコンバータ(1)の入出力特性は理想
的には第2図b)の破線で示す如く直線性を持つ。しか
し実際には、第2図(a)の実線で示す如く入力信号レ
ベルが微小時不感帯を持っている。
的には第2図b)の破線で示す如く直線性を持つ。しか
し実際には、第2図(a)の実線で示す如く入力信号レ
ベルが微小時不感帯を持っている。
従来のアナログーデ、fジタル変換装置は以上のように
A/Dコンバータ(1)単体に第2図(&)実線で示す
入出力特性があるため、微小入力アナログ信号(11)
をディジタル信号(12)に変換できないという課題が
あった。
A/Dコンバータ(1)単体に第2図(&)実線で示す
入出力特性があるため、微小入力アナログ信号(11)
をディジタル信号(12)に変換できないという課題が
あった。
この発明はかかる課題を解決するためになされたもので
、大入力アナログ信号から微小入力アナログ信号までデ
ィジタル信号に変換できるようにすることを目的とする
。
、大入力アナログ信号から微小入力アナログ信号までデ
ィジタル信号に変換できるようにすることを目的とする
。
この発明に係るアナログ−ディジタル変換装冒は、従来
どおり入力アナログ信号をA/D変換するだけでなく、
@小入力時のA、/ Dコンバータの不感帯領域を避け
るために入力信号を増幅しAID変換するラインを追加
し、この2つのディジタル信号を入力信号レベルに応じ
て重み付けして合成したものである。
どおり入力アナログ信号をA/D変換するだけでなく、
@小入力時のA、/ Dコンバータの不感帯領域を避け
るために入力信号を増幅しAID変換するラインを追加
し、この2つのディジタル信号を入力信号レベルに応じ
て重み付けして合成したものである。
〔作 用〕
この発明においては、微小入力時のA/Dコンバータの
不感帯領域が狭帯域となることによって、微小入力から
大入力まで高範囲にわたる高精度なA/D変換が提供さ
れ得る。
不感帯領域が狭帯域となることによって、微小入力から
大入力まで高範囲にわたる高精度なA/D変換が提供さ
れ得る。
第1図はこの発明の一実施例を示すものである。第1図
において、(1)はアナログ信号(11)をAID変換
しディジタル粗信号(13)を生成するA/Dコンバー
タ、(2)は上記入力アナログ信号(11)をN倍に増
幅しアナログ精信号(21)を生成する増幅器、(31
はこのアナログ精信号(21)をA/D変換し第2図(
blに示すディジタルN倍信号(31)を生成するA/
Dコンバータ、 (41はこのディジタル倍信号(31
)を1/N倍にしディジタル精信号(41)を生成する
乗算器、(5)は上記ディジタルN倍信号(31)から
重み付け関数を発生させる重み付け関数発生’l161
はディジタルN倍信号(31)を自乗し第2図(C)に
示すX2関数を生成する乗算器、(7)は乗算器(6]
の出力を単位定数■から減算し第2図(d)に示す■−
X2関数を生成する減!!、(8)はこの減産器(7)
の出力とディジタル精信号(41)を乗算し重み付き精
信号(81ンを生成する乗算器、(9)は乗算器(6)
の出力とディジタル粗信号(13)を乗算し重み付き粗
信号(91)を生成する乗算器、α〔は乗算器(8)と
乗算器(9)の出力を加算しディジタル信号(12)を
生成する加算型である。
において、(1)はアナログ信号(11)をAID変換
しディジタル粗信号(13)を生成するA/Dコンバー
タ、(2)は上記入力アナログ信号(11)をN倍に増
幅しアナログ精信号(21)を生成する増幅器、(31
はこのアナログ精信号(21)をA/D変換し第2図(
blに示すディジタルN倍信号(31)を生成するA/
Dコンバータ、 (41はこのディジタル倍信号(31
)を1/N倍にしディジタル精信号(41)を生成する
乗算器、(5)は上記ディジタルN倍信号(31)から
重み付け関数を発生させる重み付け関数発生’l161
はディジタルN倍信号(31)を自乗し第2図(C)に
示すX2関数を生成する乗算器、(7)は乗算器(6]
の出力を単位定数■から減算し第2図(d)に示す■−
X2関数を生成する減!!、(8)はこの減産器(7)
の出力とディジタル精信号(41)を乗算し重み付き精
信号(81ンを生成する乗算器、(9)は乗算器(6)
の出力とディジタル粗信号(13)を乗算し重み付き粗
信号(91)を生成する乗算器、α〔は乗算器(8)と
乗算器(9)の出力を加算しディジタル信号(12)を
生成する加算型である。
次に動作にって説明する。第2図(a)の実線に示すと
おりA/Dコンバータ[11には不感帯が存在する。こ
の範囲を±D、このときの入力電圧範囲を±x、i[v
l とする。増幅器(2)にてN倍された入力アナロ
グ信号(11)はA/Dコンバータ(3)で変換後、第
2図(b)に示すとおり不感帯範囲±Dに相当する入力
電圧は士xi[vl となる。ここにおいて。
おりA/Dコンバータ[11には不感帯が存在する。こ
の範囲を±D、このときの入力電圧範囲を±x、i[v
l とする。増幅器(2)にてN倍された入力アナロ
グ信号(11)はA/Dコンバータ(3)で変換後、第
2図(b)に示すとおり不感帯範囲±Dに相当する入力
電圧は士xi[vl となる。ここにおいて。
X2 =1/NXXI [V]
が成り立つ。
したがって2乗算器(4)にてl/N倍されたディジタ
ル精信号(41)の不感帯領域は±1/N X Dとな
ることは明らかである。なお、第2図(b)におけるx
s[vl は、ディジタルN倍信号(31)が出力の
飽和により最大となるときの入力電圧を表わしている。
ル精信号(41)の不感帯領域は±1/N X Dとな
ることは明らかである。なお、第2図(b)におけるx
s[vl は、ディジタルN倍信号(31)が出力の
飽和により最大となるときの入力電圧を表わしている。
次に重み付け関数発生器(5)の動作について説明する
。乗算器(6)にて入力信号であるディジタルN倍信号
(31)を自乗し、第2図(C)に示すX2関数を生成
する。第2図(e) において■は本関数の単位定数
であり2乗算器(8)2乗算器(9)の演算結果は■X
x = xとなるものとする。またpX4はx4−ぽ
かっXI<X4<XIを満たす定数である。以上のよう
な定数を用いて、減算器(7)にて第2図(d)に示す
llX11関数が生成される。
。乗算器(6)にて入力信号であるディジタルN倍信号
(31)を自乗し、第2図(C)に示すX2関数を生成
する。第2図(e) において■は本関数の単位定数
であり2乗算器(8)2乗算器(9)の演算結果は■X
x = xとなるものとする。またpX4はx4−ぽ
かっXI<X4<XIを満たす定数である。以上のよう
な定数を用いて、減算器(7)にて第2図(d)に示す
llX11関数が生成される。
ディジタル精信号(41)、及びディジタル粗信号(1
3)+;t2−(7)II −X” 、 x” K数と
乗算器(8)1乗算器(9)と各々乗算され加算諾αO
)にて加算されディジタル信号(12)として合成され
る。
3)+;t2−(7)II −X” 、 x” K数と
乗算器(8)1乗算器(9)と各々乗算され加算諾αO
)にて加算されディジタル信号(12)として合成され
る。
以上により、第2図(e)に示すとおり、不感帯範囲は
入力電圧で±x2 (=±1/NXx工)に挟まりX2
〜x1の範囲は[X2関数に比例する曲線で近似され、
ざらにx8以上の範囲では −A/Dコンバータ(1
)の入出力特性となる。
入力電圧で±x2 (=±1/NXx工)に挟まりX2
〜x1の範囲は[X2関数に比例する曲線で近似され、
ざらにx8以上の範囲では −A/Dコンバータ(1
)の入出力特性となる。
この発明は1以上のように微小入力時のA/Dコンバー
タの不感帯領域を避けるために入力信号を増幅しA/D
変換するラインを追加したので。
タの不感帯領域を避けるために入力信号を増幅しA/D
変換するラインを追加したので。
不感帯領域が狭帯域となる効果がある。
第1図はこの発明の一実施例を示す概観図。
第2図(a)はA/Dコンバータ(1)の理想上(破線
ン。 現実上(実線)の入出力特性を示す図、第2図(b)は
入力アナログ信号対ディジタルN倍信号の入出力特性を
示す図、第2図(c)は乗算器(6)の出力X2を示す
図、第2図(d)は減算器(7)の出力1[)(ffを
示す図、第2図(e)はこの発明におけるアナログーデ
ーイジタル変換装置の理想上(破線)、現実上(実線)
入出力特性を示す図、第3図は従来のアナログ−ディジ
タル変換装置を示す概観図である。 図において、 (11,(31はA/Dコンバータ、(
2jは増幅器、 (41、(61、(81、(91は乗
算器、(5)は重み付け関数発生器、(7)は減算器、
α0)は加算ip (11)は入力アナログ信号、 (
12]はディジタル信号、 (13)はディジタル粗信
号、 (21)はアナログ精信号、 (31)はディジ
タルN倍信号、 (41)はディジタル精信号。 (81)は重み付き精信号、 (91)は重み付き粗信
号である。 なお2図中同一あるいは相当部分には同一符号を付して
示しである。
ン。 現実上(実線)の入出力特性を示す図、第2図(b)は
入力アナログ信号対ディジタルN倍信号の入出力特性を
示す図、第2図(c)は乗算器(6)の出力X2を示す
図、第2図(d)は減算器(7)の出力1[)(ffを
示す図、第2図(e)はこの発明におけるアナログーデ
ーイジタル変換装置の理想上(破線)、現実上(実線)
入出力特性を示す図、第3図は従来のアナログ−ディジ
タル変換装置を示す概観図である。 図において、 (11,(31はA/Dコンバータ、(
2jは増幅器、 (41、(61、(81、(91は乗
算器、(5)は重み付け関数発生器、(7)は減算器、
α0)は加算ip (11)は入力アナログ信号、 (
12]はディジタル信号、 (13)はディジタル粗信
号、 (21)はアナログ精信号、 (31)はディジ
タルN倍信号、 (41)はディジタル精信号。 (81)は重み付き精信号、 (91)は重み付き粗信
号である。 なお2図中同一あるいは相当部分には同一符号を付して
示しである。
Claims (1)
- 一つのアナログ信号をA/D変換しディジタル粗信号を
生成するA/Dコンバータ、上記アナログ信号をN倍に
増幅しアナログ精信号を生成する増幅器、上記アナログ
精信号をA/D変換しディジタルN倍信号を生成するA
/Dコンバータ、上記ディジタルN倍信号を1/N倍し
ディジタル精信号を生成する乗算器、上記ディジタルN
倍信号から重み着け関数を発生させる関数発生器、上記
関数重み付け関数発生器出力信号と上記ディジタル精信
号を乗算し、重み付き精信号を生成する乗算器、上記重
み付け関数発生器出力信号と上記ディジタル粗信号を乗
算し重み付き粗信号を生成する乗算器、上記重み付け精
信号と重み付き粗信号を加算する加算器とを備えたアナ
ログ−ディジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021511A JPH071868B2 (ja) | 1988-02-01 | 1988-02-01 | アナログ−ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021511A JPH071868B2 (ja) | 1988-02-01 | 1988-02-01 | アナログ−ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01196920A true JPH01196920A (ja) | 1989-08-08 |
JPH071868B2 JPH071868B2 (ja) | 1995-01-11 |
Family
ID=12056996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63021511A Expired - Lifetime JPH071868B2 (ja) | 1988-02-01 | 1988-02-01 | アナログ−ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH071868B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04335717A (ja) * | 1991-05-13 | 1992-11-24 | Korugu:Kk | Ad変換器 |
US10647340B2 (en) | 2016-08-30 | 2020-05-12 | Zuca, Inc. | Mobile storage device |
US11058197B2 (en) | 2002-04-17 | 2021-07-13 | Zuca, Inc. | Mobile storage unit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59104631U (ja) * | 1982-12-28 | 1984-07-14 | 株式会社東芝 | アナログ・デイジタル変換器 |
JPS62264727A (ja) * | 1986-05-12 | 1987-11-17 | Matsushita Electric Ind Co Ltd | Ad変換装置 |
JPS62290319A (ja) * | 1986-06-09 | 1987-12-17 | 株式会社東芝 | 回路しや断器の引外し回路 |
-
1988
- 1988-02-01 JP JP63021511A patent/JPH071868B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59104631U (ja) * | 1982-12-28 | 1984-07-14 | 株式会社東芝 | アナログ・デイジタル変換器 |
JPS62264727A (ja) * | 1986-05-12 | 1987-11-17 | Matsushita Electric Ind Co Ltd | Ad変換装置 |
JPS62290319A (ja) * | 1986-06-09 | 1987-12-17 | 株式会社東芝 | 回路しや断器の引外し回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04335717A (ja) * | 1991-05-13 | 1992-11-24 | Korugu:Kk | Ad変換器 |
US11058197B2 (en) | 2002-04-17 | 2021-07-13 | Zuca, Inc. | Mobile storage unit |
US10647340B2 (en) | 2016-08-30 | 2020-05-12 | Zuca, Inc. | Mobile storage device |
Also Published As
Publication number | Publication date |
---|---|
JPH071868B2 (ja) | 1995-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950033494A (ko) | 전압측정회로 | |
JPS6248242B2 (ja) | ||
JPH03177113A (ja) | ディジタル―アナログ変換器 | |
JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
JPH01196920A (ja) | アナログ−ディジタル変換装置 | |
JPS61295722A (ja) | D/a変換器のゲイン調整方式 | |
JPS62204617A (ja) | 高分解能a/dコンバ−タ | |
JPH01196921A (ja) | アナログーデイジタル変換装置 | |
JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
JPH0528832Y2 (ja) | ||
JPH0452925A (ja) | アナログ掛算器 | |
JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
SU917096A1 (ru) | Широкополосный преобразователь переменного напр жени | |
JPS58210761A (ja) | クランプ回路 | |
KR100203058B1 (ko) | 씨디피의 자동 포커스 밸런스조정회로 | |
JPH07260851A (ja) | サーボアナライザ | |
JPS5914854Y2 (ja) | 対数変換装置 | |
JPS592430A (ja) | アナログ・デイジタル変換器 | |
JPH0514879U (ja) | 振動台制御装置 | |
JPS63173420A (ja) | A/d変換装置 | |
JPH0157308B2 (ja) | ||
JPS62115904A (ja) | 利得調整機能付き前置増幅器 | |
JPH03145215A (ja) | ディジタル・アナログ変換装置 | |
JPH04282910A (ja) | 対数増幅装置 | |
JPS5899013A (ja) | アナログ入力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 14 |