JPS58210761A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS58210761A JPS58210761A JP57093829A JP9382982A JPS58210761A JP S58210761 A JPS58210761 A JP S58210761A JP 57093829 A JP57093829 A JP 57093829A JP 9382982 A JP9382982 A JP 9382982A JP S58210761 A JPS58210761 A JP S58210761A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ信号2271回路に関し、特KA/D
変換器と組合せた新規なりラング回路に関する。
変換器と組合せた新規なりラング回路に関する。
従来、この種のクランプ回路は第1図に示すように入力
INからの入力信号を受は後述の増幅器13の出力と減
算を行なう減算回路11と、前記11の出力を受はサン
プルパルスによりサンプルホールドを行なうサンプルボ
ールド回路12と、前記サンプルホールド回路12の出
力を受は増幅を行なう増幅回路13とから構成されてい
る。ここでサンプルされた信号はコンデンサーに蓄積さ
れデータはホールドされる。しかし、前記サンプルホー
ルド回路は時定数を持つため出力信号の立上シが遅く、
またサグが発生する。更に従来のクランプ回路の出力を
A/D変換回路器14の入力に接続し、クランプレベル
をデジタルデータで設定する場合、その調整が蛯かしく
、またクランプ回路の出力からA/Di換器14の入力
に至るまでに発生するドリフトを取除くことはできず安
定度に問題があった。
INからの入力信号を受は後述の増幅器13の出力と減
算を行なう減算回路11と、前記11の出力を受はサン
プルパルスによりサンプルホールドを行なうサンプルボ
ールド回路12と、前記サンプルホールド回路12の出
力を受は増幅を行なう増幅回路13とから構成されてい
る。ここでサンプルされた信号はコンデンサーに蓄積さ
れデータはホールドされる。しかし、前記サンプルホー
ルド回路は時定数を持つため出力信号の立上シが遅く、
またサグが発生する。更に従来のクランプ回路の出力を
A/D変換回路器14の入力に接続し、クランプレベル
をデジタルデータで設定する場合、その調整が蛯かしく
、またクランプ回路の出力からA/Di換器14の入力
に至るまでに発生するドリフトを取除くことはできず安
定度に問題があった。
本発明の目的は、従来の欠点を解決し、応答が速く、サ
グの発生が無く、デジタルデータでクランプレベルを設
定できるようにしたクランプ回路を提供することである
。
グの発生が無く、デジタルデータでクランプレベルを設
定できるようにしたクランプ回路を提供することである
。
本発明に2いては、A/D変換器の出力デジタルデータ
をサンプルパルスが入力された時サンプルホールドし、
このホールドされたデジタルデータをD/A変換し、こ
のD/A変換された信号と入力信号とを減算をし、この
差を再びA/D変換器に入力することによシ、応答が速
く、サグの発生が無く、シかもデジタルデータでクラン
プレベルを設定できるクランプ回路が得られる。
をサンプルパルスが入力された時サンプルホールドし、
このホールドされたデジタルデータをD/A変換し、こ
のD/A変換された信号と入力信号とを減算をし、この
差を再びA/D変換器に入力することによシ、応答が速
く、サグの発生が無く、シかもデジタルデータでクラン
プレベルを設定できるクランプ回路が得られる。
次に本発明の一実施例の図面を参照して本発明の詳細な
説明する。第2図は本発明の一実施例を示す図であり、
同図夕を参照すると、本発明の実施例は、入力信号を受
は後述のフィルター回路8の出力と減算を行なう第一の
減算回路1と、前記第一の減算回路の出力を受けA/D
変換するA/D変換器2と、前記A/D変換器の出力を
受はサンプルパルスによりサンプルホールドを行なうサ
ンプルホールド回路3と、前記サンプルホールド回路の
出力を受け、クランプレベルの設定を行なうクランプレ
ベル設定回路4の出力と減算を行なう第二の減算回路5
と、前記第二の減算回路5の出力を受け1)/A変換す
るI)/A、変換器6と、前記D/A変換器の出力金堂
は増幅を行なう増幅回路7と、前記増幅回路の出力を受
は帯域制限を行なうフィルター回路8と、サンプルパル
スを作るサンプルパルス発生回路9とを含む。
説明する。第2図は本発明の一実施例を示す図であり、
同図夕を参照すると、本発明の実施例は、入力信号を受
は後述のフィルター回路8の出力と減算を行なう第一の
減算回路1と、前記第一の減算回路の出力を受けA/D
変換するA/D変換器2と、前記A/D変換器の出力を
受はサンプルパルスによりサンプルホールドを行なうサ
ンプルホールド回路3と、前記サンプルホールド回路の
出力を受け、クランプレベルの設定を行なうクランプレ
ベル設定回路4の出力と減算を行なう第二の減算回路5
と、前記第二の減算回路5の出力を受け1)/A変換す
るI)/A、変換器6と、前記D/A変換器の出力金堂
は増幅を行なう増幅回路7と、前記増幅回路の出力を受
は帯域制限を行なうフィルター回路8と、サンプルパル
スを作るサンプルパルス発生回路9とを含む。
次に本発明の実施例の動作を順を追って説明する。尚、
ここで入力信号はテレビジョン信号とし、A/D変換器
2の出力としては第3図に示すサブキャリア信号ベクト
ル図のR−Y、13−Y軸と同位相のデータが得られる
ものとする。よって第4図(a)に示す人力信号のバー
スト信号に着目した場合A/D変換の際のサンプリング
ポイントは、○印とx印の位置となり、X印の位置のデ
ータすなわち第3図に示すR,−Y軸の位相のデータを
第4図(b)に示すサンプルパルスによってサンプルす
ることによりバースト信号の初めと終シの数サイクルに
おける歪の影響を受けることなくペデスタルレベルをク
ランプできる。
ここで入力信号はテレビジョン信号とし、A/D変換器
2の出力としては第3図に示すサブキャリア信号ベクト
ル図のR−Y、13−Y軸と同位相のデータが得られる
ものとする。よって第4図(a)に示す人力信号のバー
スト信号に着目した場合A/D変換の際のサンプリング
ポイントは、○印とx印の位置となり、X印の位置のデ
ータすなわち第3図に示すR,−Y軸の位相のデータを
第4図(b)に示すサンプルパルスによってサンプルす
ることによりバースト信号の初めと終シの数サイクルに
おける歪の影響を受けることなくペデスタルレベルをク
ランプできる。
例えば第5図(alに示す入力信号がA/D変換されサ
ンプルホールド回路3によってペデスタルレベルのデー
タがラッチされる。このデータとクランプレベル設定回
路4からのデータを第二の減算回路によシ減算し、この
出力をD/A変換することにより第5図(blに示す波
形が得られる。この信号を増幅しフィルター回路8を通
ずことにより第5図fc)に示す波形となし、この信号
を第一の減算回路1に入力し、入力信号と減算すること
によりクランプされた出力が得られる。
ンプルホールド回路3によってペデスタルレベルのデー
タがラッチされる。このデータとクランプレベル設定回
路4からのデータを第二の減算回路によシ減算し、この
出力をD/A変換することにより第5図(blに示す波
形が得られる。この信号を増幅しフィルター回路8を通
ずことにより第5図fc)に示す波形となし、この信号
を第一の減算回路1に入力し、入力信号と減算すること
によりクランプされた出力が得られる。
サンプルパルス発生回路9にはザブキャリア信号sbと
バーストフラ、グ信号B/とが供給されており、まずサ
ブキャリア信号sbに同期したこれの4倍のクロックパ
ルスを作り、これはA/L)変換器4にも送られる。サ
ンプルパルスはバーストフラグ信号B/内でR,−Y軸
のデータに対応するクロック信号1周期分をサンプルパ
ルスとして出力すればよい。
バーストフラ、グ信号B/とが供給されており、まずサ
ブキャリア信号sbに同期したこれの4倍のクロックパ
ルスを作り、これはA/L)変換器4にも送られる。サ
ンプルパルスはバーストフラグ信号B/内でR,−Y軸
のデータに対応するクロック信号1周期分をサンプルパ
ルスとして出力すればよい。
本発明は以上説明したように、入力信号に対して応答が
速く、サグの発生が無く、デジタルデータでクランプレ
ベルを設定でき、A/D変換器の出力データがドリフト
に対して安定であるという効果がめる。
速く、サグの発生が無く、デジタルデータでクランプレ
ベルを設定でき、A/D変換器の出力データがドリフト
に対して安定であるという効果がめる。
第1図は従来技術によるクランプ回路、第2図は本発明
の一実施例、第3図はサンプリングポイントを示したサ
ブキャリア信号ベクトル図、第4図は入力信号とサンプ
ルパルスのタイミング、第5図は実施例の各部の波形を
示す。 図で、1・・・・・・第1の減算回路、2・・・・・・
A/D変換器、3・・・・・・サンプルホールド回路、
4・・・・・・クランプレベル設定回路、5・・・・・
・第二の減算回路、6・・・・・・D/A変換器、7・
・・・・・増幅回路、8・・・・・・フィルター回路。
の一実施例、第3図はサンプリングポイントを示したサ
ブキャリア信号ベクトル図、第4図は入力信号とサンプ
ルパルスのタイミング、第5図は実施例の各部の波形を
示す。 図で、1・・・・・・第1の減算回路、2・・・・・・
A/D変換器、3・・・・・・サンプルホールド回路、
4・・・・・・クランプレベル設定回路、5・・・・・
・第二の減算回路、6・・・・・・D/A変換器、7・
・・・・・増幅回路、8・・・・・・フィルター回路。
Claims (1)
- 入力信号を受は補正信号との差をとる第一の減算回路と
、前記第一の減算回路の出力を受はデジタル信号に変換
するA/D変換器と、前記A/D変換器の出力データを
所定のタイミングで取り込むサンプルホールド回路と、
前記サンプルホールド回路の出力データを受けあらかじ
め定められたクランプレベルデータとの差をとる第二の
減算回路と、前dC第二の減算回路の出力データをアナ
ログ信号に変換し前記補正信号とするD/A変換器とを
具備することを特徴とするクランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57093829A JPS58210761A (ja) | 1982-06-01 | 1982-06-01 | クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57093829A JPS58210761A (ja) | 1982-06-01 | 1982-06-01 | クランプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58210761A true JPS58210761A (ja) | 1983-12-08 |
Family
ID=14093277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57093829A Pending JPS58210761A (ja) | 1982-06-01 | 1982-06-01 | クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58210761A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
JPH0379167A (ja) * | 1989-08-22 | 1991-04-04 | Fujitsu General Ltd | フィードバッククランプ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56169479A (en) * | 1980-05-31 | 1981-12-26 | Toshiba Corp | Clamp circuit |
-
1982
- 1982-06-01 JP JP57093829A patent/JPS58210761A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56169479A (en) * | 1980-05-31 | 1981-12-26 | Toshiba Corp | Clamp circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
JPH0379167A (ja) * | 1989-08-22 | 1991-04-04 | Fujitsu General Ltd | フィードバッククランプ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02276371A (ja) | 映像信号のクランプ回路 | |
JPS6058629B2 (ja) | 映像信号のアナログ−デジタル変換回路 | |
JPS6335149B2 (ja) | ||
JP2541555B2 (ja) | ビデオ信号の非直線伝送方法および回路装置 | |
JPS60113586A (ja) | クランプ装置 | |
JPS58210761A (ja) | クランプ回路 | |
JPH06197019A (ja) | デジタルオシロスコープ | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JPS6228892B2 (ja) | ||
JPS617779A (ja) | 固体撮像素子の出力信号処理回路 | |
JPH06133186A (ja) | 撮像装置 | |
JPH0210970A (ja) | クランプ回路 | |
JP3117739B2 (ja) | ビデオ信号処理回路 | |
JPH043613A (ja) | デジタル信号処理方式 | |
JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
JPH0249075B2 (ja) | ||
JPH04192677A (ja) | クランプ装置 | |
JP3431760B2 (ja) | Ad変換装置 | |
JP2832078B2 (ja) | 画像信号の黒レベル調整方法 | |
JPH01260977A (ja) | クランプ回路 | |
JPH0810941B2 (ja) | 映像信号の処理装置 | |
JPH0332193A (ja) | 時間軸補正装置 | |
JPS60197075A (ja) | 同期信号除去装置 | |
JPH04344715A (ja) | アナログデジタル変換器 | |
JPH03280622A (ja) | アナログ/ディジタル変換装置 |