JPS6058634B2 - デイジタル映像信号レベルコントロ−ル回路 - Google Patents

Description

【発明の詳細な説明】 この発明はディジタル映像信号のレベルコントロール回
路に関する。

一般に、アナログ信号をディジタル信号に変換して扱つ
た方が、ひすみや調整等の点で有利であり、映像信号に
おいてもディジタル映像信号に変換してレベルコントロ
ール等の各種処理をすることが考えられる。

従来、ディジタル信号のレベルを制御する回路として、
第１図に示すごとき乗算器が用いられている。

信号入力端子１から入つたディジタル信号は端子２から
入つたディジタル制御信号によつて乗算器３でレベルが
コントロールされ出力端子４から送出される。ディジタ
ル信号のレベルコントロールが乗算器を用いて行なわれ
ているため、ディジタル制御信号はその値が少なくとも
０〜１まで変化するディジタルデータであり、例えばそ
の値が１であれば映像信号のレベルは変わらず、又値が
０．５であれば映像信号のレベルは半分になる。映像信
号には同期信号が付いており又カラー映像信号の場合は
ペデスタル電位より下方にカラー副搬送波があるため、
これを単に乗算器でレベルをコントロールすると、コン
トロールされた信号はペデスタルに収れんしない欠点が
あつた。第２図はこの様子を波形で示したもので、説明
の都”合上アナログ信号で表示してあるが、実際にはデ
ィジタル信号である。図の右側の数字は信号のディジタ
ル的レベルを表わしている。又この例では同期信号の振
巾を３０としてあるが実際にはこの値は変化するもので
ある。同図ａは入力信号を示・す。これは通常のアナロ
グディジタルコンバータでアナログ信号をディジタル信
号に変換したものでこの例では同期信号の先端の電位を
基準とし映像先端の電位を１００として表わしている。
をはコントロール信号で、時刻ちからちの期間では入力
）信号のゲインを１倍にコントロールし、ちからを、の
間で０、皓に制御する場合の例である。ｃは出力波形を
示すもので、を、、を２間は希望した電圧は得られるが
、を２、を３間では信号はペデスタル以下に落ち込んで
しまつている。この様に乗算器によりる単なる映像信号
のレベルコントロールは、コントロールされた映像信号
がペデスタルに収れんしない欠点があつた。したがつて
、本発明の目的はディジタル変換された同期信号等を含
むテレビジョン映像信号を受け、映像部分のレベルがペ
デスタルレベルより下がることのないディジタル映像信
号レベルコントロール回路を提供することである。

本発明によれば、ディジタル変換されたテレビジョン映
像信号のペデスタルレベルを基準とした信号に変換する
手段と、ペデスタルレベルが基準化されたディジタル映
像信号を係数データとの間で乗算する乗算手段とを具備
するディジタル映像信号レベルコントロール回路が得ら
れる。

以下第３図、第４図および第５図を用いてこの発明を詳
細に説明する。

第３図を参照すると、この図に示したこの発明の一実施
例は、ディジタル映像信号入力端子３１と、制御信号入
力端子３２と、乗算器３３と出力端子３４と、ペデスタ
ル電位基準化回路３５と、レベルシフト回路３６とを具
備している。

ペデスタル電位基準化回路３５は、後に第５図を参照し
て詳細に説明するように、入力端子３１に供給された、
第４図ａに示すような、入力ディジタル映像信号４ａを
ペデスタル電位を基準とした電圧にディジタル的に変換
する。ペデスタル電位基準回路３５の出力には、第４図
ａ″に示すようなペデスタル電位の基準化された信号４
ａ″が得られる。この信号４ａ″は乗算器３３において
、端子３２からの、第４図ｂに示すような制御信号４ｂ
と乗算されるので、乗算器３３の出力には、第４図ｄに
示すような、ペデスタル電位を基準としてレベルコ．ン
トロールされた信号、４Ｃ″が得られる。図からも明ら
かなとおり、信号４Ｃ″は、ペデスタル電位に収れんす
ることができる。この信号４Ｃ″はレベルシフト回路３
６に供給され、ペデスタル電位を基準としたディジタル
信号から、入力端子３１にζ供給されたディジタル信号
と同じように同期信号先端を基準としたディジタル信号
４ｃ（第４図ｃ）に変換される。映像信号については制
御信号の値に関係なく、ペデスタルレベルが一定値に収
れんする必要がある、本発明ではペデスタル電位′基準
化回路により実現されている。なお、ペデスタル電位を
基準としたディジタル信号が処理できる回路が接続され
るのであれば、レベルシフト回路３６を省略できること
はいうまでもない。また、制御信号の形態も第２図ｂ１
第４図ｂのようなものに限定されることはない。次は第
５図を参照してペデスタル電位基準化回路３５を詳細に
説明する。

この図に示したペデスタル電位基準化回路は、入力端子
５１と、入力ディジタル映像信号からペデスタルの位置
を検出するペデスタル位置検出回路５２と、ペデスタル
電位検出回路５３と、ホールド回路５４と、減算回路５
５と、出力端子５６とを具備している。入力ｊ端子５１
からのディジタル映像信号はペデスタル位置検出回路５
２に供給されて、ペデスタル位置が検出され、位置情報
はゲート回路などで構成されたペデスタル電位検出回路
５３に供給される。ペデスタル電位検出回路５３には入
力端子５１か７らのディジタル映像信号も供給されてい
る。ペデスタル電位検出回路５３からの位置情報によつ
てゲート回路を制御し、その時点の映像信号電位すなわ
ちペデスタル電位をディジタル的に検出する。検出され
たペデスタル電位はホールド回路５４で一水平期間保持
される。保持されたペデスタル電位情報は減算回路５５
に供給される。減算回路５５は、端子５１からのディジ
タル映像信号の値からペデスタル電位の値を演算する。
すなわち、入力ディジタル映像信号４ａにおけるペデス
タル電位は＋３０であるので、ホールド回路５４の出力
には＋３０の情報が得られる。このため、減算回路５５
は、映像信号４ａの電位から＋３０を減算するので、そ
の出力にはペデスタル電位をＯとした映像信号４ａ″が
得られる。上に述べた実施例においては、ペデスタル電
位基準化回路３５を算算器３３の直前に設けたが、アナ
ログ映像信号をディジタル信号に変換する際に直接ペデ
スタル電位を基準化してもよいことは言うまでもない。

【図面の簡単な説明】

第１図は従来のゲインコントロール回路のブロック図、
第２図は第１図の従来の回路における波形図、第３図は
本発明の一実施例のブロック図、第４図は、第３図に示
した実施例の各部の波形図、第５図はペデスタル基準化
回路の一例のブロック図である。 なお図において３１・・・ディジタル映像信号の入力端
子、３２・・・ディジタル制御信号の入力端子、３３・
・・乗算器、３４・・・ディジタル映像信号の出力端子
、３５・・・ペデスタル電位基準化回路、３６・・・レ
ベルシフト回路、５２・・・ペデスタル位置検出回路、
５３・・・ペデスタル電位検出回路、５４・・・ホール
ド回路、５５・・・減算回路。

Claims (1)

【特許請求の範囲】
1. １ ディジタル化された映像信号を、ペデスタル電位を
   基準としたディジタル映像信号に変換するペデスタル電
   位基準化回路と；前記ペデスタル電位基準化回路からの
   ディジタル映像信号に、ディジタル制御電圧を乗算して
   、前記ディジタル映像信号のレベルを前記ペデスタル電
   位を基準として、ディジタル制御信号によつて制御する
   乗算器とを具備することを特徴とするディジタル映像信
   号レベルコントロール回路。