JPH0249075B2 - - Google Patents
Info
- Publication number
- JPH0249075B2 JPH0249075B2 JP56022734A JP2273481A JPH0249075B2 JP H0249075 B2 JPH0249075 B2 JP H0249075B2 JP 56022734 A JP56022734 A JP 56022734A JP 2273481 A JP2273481 A JP 2273481A JP H0249075 B2 JPH0249075 B2 JP H0249075B2
- Authority
- JP
- Japan
- Prior art keywords
- transversal filter
- analog
- circuit
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、家庭用テレビ受像機に於て、検波信
号に含まれるゴーストを除去する装置に関するも
のである。本発明はゴースト情報をトランスバー
サルフイルタの出力信号をアナログ・デジタル変
換して得られるデジタル値より得るようにした回
路に於て、そのアナログデジタル変換回路の基準
電圧を、トランスバーサルフイルタの入力と出力
を比較した信号で制御してゴースト量の検出精度
の向上を図ることを目的としている。
号に含まれるゴーストを除去する装置に関するも
のである。本発明はゴースト情報をトランスバー
サルフイルタの出力信号をアナログ・デジタル変
換して得られるデジタル値より得るようにした回
路に於て、そのアナログデジタル変換回路の基準
電圧を、トランスバーサルフイルタの入力と出力
を比較した信号で制御してゴースト量の検出精度
の向上を図ることを目的としている。
第１図は従来のゴースト除去装置の構成を示す
ものである。第１図において、１はトランスバー
サルフイルタ、２はタツプ加重係数修正回路、４
は垂直同期信号の立上りの前後１水平期間を除い
てトランスバーサルフイルタの出力テレビジヨン
信号Ｂをクランプする回路をそなえたアナログ・
デジタル変換回路である。５はＣのサブキヤリア
信号fSCと水平同期信号パルスＤと垂直同期信号
パルスＥより３×fSCのサンプリングパルス、垂
直同期信号の立上りを中心にして一水平期間を示
すパルス及び４で変換されたデジタル値を直接メ
モリーに転送する為のクロツクパルスを発生させ
タイミングパルス発生回路である。６はメモリー
であり、３はメモリー内のデジタル値よりゴース
ト情報を得てタツプ修正量を演算する演算回路で
ある。Ａはゴーストの含まれた映像検波信号であ
る。第３図はアナログ・デジタル変換回路部をさ
らに説明する図である。１４はクランプ回路であ
り、クランプパルスＭによつて垂直同期の立上り
を中心に１水平期間を除いてペデスタルで、ある
電圧にクランプされている。１５はアナログ・デ
ジタル変換器であり変換範囲の片側基準電圧Ｎが
可変抵抗器１８で与えられている。１６はメモリ
ーであり、１５とデータバスで接続されている。
１７はサンプル時間ごとに垂直同期信号の立上り
を中心に１水平同期の間１６のメモリアドレスを
更新するアドレスパルス発生回路である。第４図
はクランプの状態を示す。イの期間はクランプパ
ルスがなくクランプ動作はしない。アの期間は１
水平期間ごとにペデスタルでクランプされる。イ
の期間はアの期間に比較して短かく、また垂直同
期信号部の為、ペデスタル相当部分の変動は無
く、クランプパルスが入らないので波形に影響を
受けない。このようにしてペデスタルの電圧を固
定している。第５図はトランスバーサルフイルタ
の出力をアナログ・デジタル変換する様子を示し
たものである。ペデスタルで固定した電圧より低
い電圧βと可変抵抗器で設定された電圧αの間に
ある信号を変換器のビツト数ｎでαとβのあいだ
を2n階調に変換し、サンプリング時間ごとのデジ
タル値を垂直同期の立上り前後１水平期間中、
to-l,i〜tp,i〜to+l,iごとのメモリーに１垂直期間ごと
に転送される。メモリー６にたくわえられた値は
演算処理回路９で垂直同期の立上りを基準とみな
して、位置とゴースト量（基準立上りとの比）に
処理されタツプ加重係数修正回路２に送られる。
ゴースト除去が進むにつれて変換基準電圧αと変
換されるピーク値の差が変る。
ものである。第１図において、１はトランスバー
サルフイルタ、２はタツプ加重係数修正回路、４
は垂直同期信号の立上りの前後１水平期間を除い
てトランスバーサルフイルタの出力テレビジヨン
信号Ｂをクランプする回路をそなえたアナログ・
デジタル変換回路である。５はＣのサブキヤリア
信号fSCと水平同期信号パルスＤと垂直同期信号
パルスＥより３×fSCのサンプリングパルス、垂
直同期信号の立上りを中心にして一水平期間を示
すパルス及び４で変換されたデジタル値を直接メ
モリーに転送する為のクロツクパルスを発生させ
タイミングパルス発生回路である。６はメモリー
であり、３はメモリー内のデジタル値よりゴース
ト情報を得てタツプ修正量を演算する演算回路で
ある。Ａはゴーストの含まれた映像検波信号であ
る。第３図はアナログ・デジタル変換回路部をさ
らに説明する図である。１４はクランプ回路であ
り、クランプパルスＭによつて垂直同期の立上り
を中心に１水平期間を除いてペデスタルで、ある
電圧にクランプされている。１５はアナログ・デ
ジタル変換器であり変換範囲の片側基準電圧Ｎが
可変抵抗器１８で与えられている。１６はメモリ
ーであり、１５とデータバスで接続されている。
１７はサンプル時間ごとに垂直同期信号の立上り
を中心に１水平同期の間１６のメモリアドレスを
更新するアドレスパルス発生回路である。第４図
はクランプの状態を示す。イの期間はクランプパ
ルスがなくクランプ動作はしない。アの期間は１
水平期間ごとにペデスタルでクランプされる。イ
の期間はアの期間に比較して短かく、また垂直同
期信号部の為、ペデスタル相当部分の変動は無
く、クランプパルスが入らないので波形に影響を
受けない。このようにしてペデスタルの電圧を固
定している。第５図はトランスバーサルフイルタ
の出力をアナログ・デジタル変換する様子を示し
たものである。ペデスタルで固定した電圧より低
い電圧βと可変抵抗器で設定された電圧αの間に
ある信号を変換器のビツト数ｎでαとβのあいだ
を2n階調に変換し、サンプリング時間ごとのデジ
タル値を垂直同期の立上り前後１水平期間中、
to-l,i〜tp,i〜to+l,iごとのメモリーに１垂直期間ごと
に転送される。メモリー６にたくわえられた値は
演算処理回路９で垂直同期の立上りを基準とみな
して、位置とゴースト量（基準立上りとの比）に
処理されタツプ加重係数修正回路２に送られる。
ゴースト除去が進むにつれて変換基準電圧αと変
換されるピーク値の差が変る。
第５図では正相ゴーストの場合を示しており、
タツプ係数が修正されゴーストが除去されるに従
つて矢印の様に差が広がつて、変換範囲が有効に
利用されない欠点を持つている。
タツプ係数が修正されゴーストが除去されるに従
つて矢印の様に差が広がつて、変換範囲が有効に
利用されない欠点を持つている。
本発明は、トランスバーサルフイルタで発生さ
れた補正信号の大きさでもつて、アナログ・デイ
ジタル変換回路の基準電圧を制御することによつ
て変換範囲を有効に使いゴースト量の検出精度を
上げ、ゴースト消去性能の向上を図つている。
れた補正信号の大きさでもつて、アナログ・デイ
ジタル変換回路の基準電圧を制御することによつ
て変換範囲を有効に使いゴースト量の検出精度を
上げ、ゴースト消去性能の向上を図つている。
第２図は本発明の一実施例におけるゴースト除
去装置の構成を示している。第２図における７，
８，９，１０，１１，１２は…第１図の１，２，
３，４，５，６に対応している。アナログ・デイ
ジタル変換回路１０はＡ／Ｄ変換の基準の与え方
が異なつて他は同一回路である。１３は本発明に
よるＡ／Ｄ変換の基準電圧制御回路である。Ｇは
Ａと、ＨはＢと、ＩはＣと、ＤはＪと、ＫはＥと
同一の信号である。ＬはＡ／Ｄ変換器に与えられ
る基準電圧制御回路１３によつて制御された基準
電圧信号である。１３の基準電圧制御回路の一実
施例を第６図に示す。トランジスタ２４，２５と
抵抗器５０，２３，２６，２７と定電流源２８で
構成された差動増幅器はバイアスB2を抵抗器２
１，２２によつて与えられ、結合容量器１９，２
０を介してトランスバーサルフイルタを通過する
前の信号０とトランスバーサルフイルタを通過し
た後の信号Ｐが入力されて２入力ＯとＰの差を取
つて補正信号を検出している。その補正信号は結
合コンデンサ２９を介してトランジスタ３１，３
３と抵抗器３０，３４と可変抵抗器３２で構成さ
れたクランプ回路へ接続されている。３２はクラ
ンプ電圧を調整する為のものである。３１のベー
スにはクランプパルスＱが入力されている。ダイ
オード３５、コンデンサ３６、抵抗３７はクラン
プされた補正信号を積分する回路を構成してい
る。ダイオード３８，４８と可変電源３９，４９
は積分された補正信号をクリツプする回路であ
る。３９，４９はクリツプレベルを設定する。抵
抗器４０，４１、可変抵抗器４２と演算増幅器４
３は積分されてクリツプされた補正信号を増幅す
る回路である。抵抗器４４，４５，４７，４８と
演算増幅器４６は可変抵抗器４８で設定される電
圧と増幅器４３の出力を減算する回路である。
去装置の構成を示している。第２図における７，
８，９，１０，１１，１２は…第１図の１，２，
３，４，５，６に対応している。アナログ・デイ
ジタル変換回路１０はＡ／Ｄ変換の基準の与え方
が異なつて他は同一回路である。１３は本発明に
よるＡ／Ｄ変換の基準電圧制御回路である。Ｇは
Ａと、ＨはＢと、ＩはＣと、ＤはＪと、ＫはＥと
同一の信号である。ＬはＡ／Ｄ変換器に与えられ
る基準電圧制御回路１３によつて制御された基準
電圧信号である。１３の基準電圧制御回路の一実
施例を第６図に示す。トランジスタ２４，２５と
抵抗器５０，２３，２６，２７と定電流源２８で
構成された差動増幅器はバイアスB2を抵抗器２
１，２２によつて与えられ、結合容量器１９，２
０を介してトランスバーサルフイルタを通過する
前の信号０とトランスバーサルフイルタを通過し
た後の信号Ｐが入力されて２入力ＯとＰの差を取
つて補正信号を検出している。その補正信号は結
合コンデンサ２９を介してトランジスタ３１，３
３と抵抗器３０，３４と可変抵抗器３２で構成さ
れたクランプ回路へ接続されている。３２はクラ
ンプ電圧を調整する為のものである。３１のベー
スにはクランプパルスＱが入力されている。ダイ
オード３５、コンデンサ３６、抵抗３７はクラン
プされた補正信号を積分する回路を構成してい
る。ダイオード３８，４８と可変電源３９，４９
は積分された補正信号をクリツプする回路であ
る。３９，４９はクリツプレベルを設定する。抵
抗器４０，４１、可変抵抗器４２と演算増幅器４
３は積分されてクリツプされた補正信号を増幅す
る回路である。抵抗器４４，４５，４７，４８と
演算増幅器４６は可変抵抗器４８で設定される電
圧と増幅器４３の出力を減算する回路である。
第７図ウはゴースト除去に従つてピーク値が減
少する時のゴースト補正信号を、エはピーク値が
変らない時のゴースト補正信号を示す。可変抵抗
器３２と可変電源３９，４９を調整すればゴース
ト補正信号が無い時をある電圧に固定してゴース
ト補正信号の極性と大きさに応じて第７図オに示
すよううな基準電圧制御用の信号を得ることがで
きる。
少する時のゴースト補正信号を、エはピーク値が
変らない時のゴースト補正信号を示す。可変抵抗
器３２と可変電源３９，４９を調整すればゴース
ト補正信号が無い時をある電圧に固定してゴース
ト補正信号の極性と大きさに応じて第７図オに示
すよううな基準電圧制御用の信号を得ることがで
きる。
アナログ・デイジタル変換器への入力信号のピ
ーク値を減らす方向に補正した時は変換基準電圧
を下げるようになるので変換範囲を有効に利用で
きゴースト検出精度を上げることができる。第７
図カはその様子を示す。こうすれば第８図に示す
ようゴーストを消去する前にあつた変換範囲α1−
β＝ａがa′のように変えその最少分解能ａ／2nが
a′／2nとなつてゴースト検出精度が向上しゴース
ト消去性能の向上を図ることができ有用である。
ーク値を減らす方向に補正した時は変換基準電圧
を下げるようになるので変換範囲を有効に利用で
きゴースト検出精度を上げることができる。第７
図カはその様子を示す。こうすれば第８図に示す
ようゴーストを消去する前にあつた変換範囲α1−
β＝ａがa′のように変えその最少分解能ａ／2nが
a′／2nとなつてゴースト検出精度が向上しゴース
ト消去性能の向上を図ることができ有用である。
以上のように本発明はトランスバーサルフイル
タとそのタツプ加重係数修正回路を具備し、この
トランスバーサルフイルタの出力よりタツプ修正
情報を得て、トランスバーサルフイルタのタツプ
加重係数を修正することによつてテレビジヨン検
波信号に含まれるゴーストを除去する装置におい
て、そのタツプ修正情報をトランスバーサルフイ
ルタの出力信号をアナログ・デイジタル変換回路
によつてアナログ・デイジタル変換して、そのサ
ンプリング時間内に直接メモリーに転送したデイ
ジタル値より得るようになし、上記アナログ・デ
イジタル変換回路の変換基準電圧をトランスバー
サルフイルタの入力信号と出力信号を比較して制
御する回路を設けたことを特徴とするものであ
り、ゴースト量の検出精度を向上することができ
るものである。
タとそのタツプ加重係数修正回路を具備し、この
トランスバーサルフイルタの出力よりタツプ修正
情報を得て、トランスバーサルフイルタのタツプ
加重係数を修正することによつてテレビジヨン検
波信号に含まれるゴーストを除去する装置におい
て、そのタツプ修正情報をトランスバーサルフイ
ルタの出力信号をアナログ・デイジタル変換回路
によつてアナログ・デイジタル変換して、そのサ
ンプリング時間内に直接メモリーに転送したデイ
ジタル値より得るようになし、上記アナログ・デ
イジタル変換回路の変換基準電圧をトランスバー
サルフイルタの入力信号と出力信号を比較して制
御する回路を設けたことを特徴とするものであ
り、ゴースト量の検出精度を向上することができ
るものである。
第１図は従来例におけるゴースト除去装置のブ
ロツク図、第２図は本発明の一実施例におけるゴ
ースト除去装置のブロツク図、第３図は従来のゴ
ースト除去装置におけるアナログ・デイジタル変
換部のブロツク図、第４図は同装置のクランプの
状態を示す波形図、第５図は同装置のアナログ・
デイジタル変換の状態を示す図、第６図は第２図
における基準電圧制御回路の具体回路図、第７
図、第８図は本発明のゴースト除去装置説明のた
めの図である。 ７……トランスバーサルフイルタ、８……タツ
プ加重係数修正回路、９……演算回路、１０……
アナログ・デイジタル変換回路、１１……タイミ
ングパルス発生回路、１２……メモリ、１３……
基準電圧制御回路。
ロツク図、第２図は本発明の一実施例におけるゴ
ースト除去装置のブロツク図、第３図は従来のゴ
ースト除去装置におけるアナログ・デイジタル変
換部のブロツク図、第４図は同装置のクランプの
状態を示す波形図、第５図は同装置のアナログ・
デイジタル変換の状態を示す図、第６図は第２図
における基準電圧制御回路の具体回路図、第７
図、第８図は本発明のゴースト除去装置説明のた
めの図である。 ７……トランスバーサルフイルタ、８……タツ
プ加重係数修正回路、９……演算回路、１０……
アナログ・デイジタル変換回路、１１……タイミ
ングパルス発生回路、１２……メモリ、１３……
基準電圧制御回路。
Claims (1)
- １ トランスバーサルフイルタとそのタツプ加重
係数修正回路を具備し、このトランスバーサルフ
イルタの出力よりタツプ修正情報を得て、トラン
スバーサルフイルタのタツプ加重係数を修正する
ことによつてテレビジヨン検波信号に含まれるゴ
ーストを除去する装置において、そのタツプ修正
情報をトランスバーサルフイルタの出力信号をア
ナログ・デジタル変換回路によつてアナログ・デ
ジタル変換して、そのサンプリング時間内に直接
メモリーに転送したデジタル値より得る手段と、
上記アナログ・デジタル変換回路の変換基準電圧
を、トランスバーサルフイルタの入力信号と出力
信号とを比較して制御する手段を備え、トランス
バーサルフイルタの出力信号がゴースト除去の動
作に従つて減少した時は変換基準電圧を減少させ
アナログ・デジタル変換回路の変換レンジを有効
に使い、ゴーストの検出精度を向上させる手段を
具備したことを特徴とするゴースト除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56022734A JPS57136878A (en) | 1981-02-18 | 1981-02-18 | Ghost rejecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56022734A JPS57136878A (en) | 1981-02-18 | 1981-02-18 | Ghost rejecting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57136878A JPS57136878A (en) | 1982-08-24 |
| JPH0249075B2 true JPH0249075B2 (ja) | 1990-10-29 |
Family
ID=12090956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56022734A Granted JPS57136878A (en) | 1981-02-18 | 1981-02-18 | Ghost rejecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57136878A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941982A (ja) * | 1982-09-01 | 1984-03-08 | Matsushita Electric Ind Co Ltd | ゴ−スト除去装置 |
| JPS61184060A (ja) * | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | ゴ−スト除去装置 |
| US4651212A (en) * | 1985-12-24 | 1987-03-17 | Rca Corporation | Signal offset circuitry for digital deghosting system |
-
1981
- 1981-02-18 JP JP56022734A patent/JPS57136878A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57136878A (en) | 1982-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271549B1 (ko) | 비디오 신호 자동이득 제어 회로 | |
| US4389623A (en) | Automatic equalizer ulitizing a preiodically contained reference signal | |
| JP3363648B2 (ja) | 撮像装置 | |
| JPS6335149B2 (ja) | ||
| US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
| JPH0249075B2 (ja) | ||
| JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
| JP2002310792A (ja) | 検出器アレイにおけるダイナミックオフセット修正 | |
| JPS631068A (ja) | 電荷結合素子の信号処理回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| JPH05219407A (ja) | ビデオ信号のａｇｃ回路 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JPH0335667A (ja) | 映像信号クランプ回路 | |
| JP2555247Y2 (ja) | 画像読み取り装置 | |
| JPH057297A (ja) | 画像読取装置 | |
| JPS6338150B2 (ja) | ||
| JPH0235508B2 (ja) | ||
| JPH0646297A (ja) | 多重路ひずみ除去装置 | |
| JPH11261846A (ja) | クランプ電圧生成回路およびクランプレベルの調整方法 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JPH04103775U (ja) | テレビジヨン信号の自動利得制御装置 | |
| JPH03268588A (ja) | ディジタルａｇｃ回路 | |
| JPS59178878A (ja) | 自動利得制御装置 | |
| JPH03229580A (ja) | Ｃｃｄ信号処理装置 |