JPH0575895A - 映像信号の自動利得調整回路 - Google Patents

Abstract

(57)【要約】 【目的】 ドリフトなどの影響を受けず精度が高く，安
定度のよい映像信号の自動利得調整回路を提供する。 【構成】 映像信号の自動利得調整回路はサンプリング
制御回路１，可変利得制御形増幅回路２，Ａ／Ｄ変換器
４，レジスタ６，８，信号減算回路１０，比較回路１
２，ＰＮＰトランジスタ１４，抵抗器１６，ＮＰＮトラ
ンジスタ２０，抵抗器２２，コンデンサ２４およびバッ
ファ回路２６を有している。映像信号の同期信号ＳＹＮ
Ｃの２つの異なる基準レベルがレジスタ６，８で保持さ
れ，その差が信号減算回路１０で算出され，比較回路１
２で基準電圧発生回路２８からの基準電圧と比較されて
誤差電圧が算出され，この誤差電圧信号で可変利得制御
形増幅回路２が利得調整される。可変利得制御形増幅回
路２以外ディジタル回路で処理しており，ドリフトの影
響を受けない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号（ビデオ信号）
の自動利得調整回路に関する。

【０００２】

【従来の技術】ビデオ記録再生装置など映像信号（ビデ
オ信号）を処理する装置においては，入力された映像信
号を信号処理するが，入力された映像信号は劣化してい
る場合があり，その劣化状態を補償した自動利得制御
（ＡＧＣ）が必要となる。図１０に従来の映像信号の自
動利得調整回路を示す。この映像信号の自動利得調整回
路は，可変利得制御形増幅回路５１，第１のサンプルホ
ールド回路５２，第２のサンプルホールド回路５４，信
号減算回路５３，基準電圧源５５，演算増幅回路で構成
される比較回路５６およびサンプリング制御回路５７を
有する。図１１に示す入力映像信号ＳＩＮが可変利得制
御形増幅回路５１に入力され所定の利得で増幅される。
入力映像信号ＳＩＮは，同期信号ＳＹＮＣ部分と輝度信
号Ｙ部分とからなる。

【０００３】可変利得制御形増幅回路５１からの増幅映
像信号は第１のサンプルホールド回路５２および第２の
サンプルホールド回路５４に印加され，それぞれ，サン
プリング制御回路５７からの第１のサンプリング制御信
号Ｔ１および第２のサンプリング制御信号Ｔ２によって
サンプルホールドされる。第１のサンプリング制御信号
Ｔ１および第２のサンプリング制御信号Ｔ２の出力タイ
ミングは，図１１に示すように，同期信号ＳＹＮＣの基
底レベルとペデスタルレベルとをホールドするタイミン
グである。第１のサンプルホールド回路５２の出力と第
２のサンプルホールド回路５４の出力とが信号減算回路
５３に印加されてそれらの偏差電圧が算出される。この
偏差電圧が比較回路５６に印加され，基準電圧源５５か
らの基準電圧と比較され，その誤差電圧が可変利得制御
形増幅回路５１に負帰還される。可変利得制御形増幅回
路５１は比較回路５６からの誤差電圧に応じて入力映像
信号ＳＩＮを増幅する。同期信号ＳＹＮＣを規定する基
底レベルとペデスタルレベルとは一定であるから，上記
回路構成により，もし，入力映像信号ＳＩＮのレベルに
変動が発生しても，レベル変動に依存せず，安定な利得
調整を行うことができる。

【０００４】

【発明が解決しようとする課題】上述した映像信号の自
動利得調整回路は映像信号をアナログ信号処理する回路
である。したがって，一般的にドリフトの影響を受けや
すいという問題がある。また信号のピーク・ピークは映
像信号の自動利得調整回路の内部と外部とでは異なるこ
とがあり，その変動が誤差となる。その結果，図１０に
示した映像信号の自動利得調整回路は精度と安定性に問
題がある。さらに第１のサンプルホールド回路５２およ
び第２のサンプルホールド回路５４の回路構成は複雑で
ある。したがって，本発明は，精度が高く，動作の安定
性にすぐれた映像信号の自動利得調整回路を提供するこ
と目的とする。

【０００５】

【課題を解決するための手段】上記問題を解決するた
め，本発明においては，基本的には，Ａ／Ｄ変換器を用
いたディジタル信号処理を行ない，ディジタル負帰還に
おいて誤差要因を吸収して全体として精度が高く安定な
自動利得調整を行う。したがって，本発明の映像信号の
自動利得調整回路は，少なくとも２つの異なる基準信号
レベルを有する映像信号をディジタル信号に変換するＡ
／Ｄ変換器と，該Ａ／Ｄ変換器を上記２つの基準レベル
信号が存在するタイミングに応じて動作させるサンプリ
ング制御手段と，上記２つの基準レベルにおける上記Ａ
／Ｄ変換器の変換結果に対する所定の基準信号との差を
誤差信号として算出する誤差信号算出回路と，該誤差信
号に応じて上記Ａ／Ｄ変換器に入力される上記映像信号
の利得または映像信号のＡ／Ｄ変換器における変換係数
を調整する手段とを有する。特定的には，上記Ａ／Ｄ変
換器の前段に可変利得調整増幅回路を有し，該可変利得
調整形増幅回路は上記調整手段からの誤差信号に応答し
てその利得を変化させる。また特定的には，上記調整手
段からの誤差信号が上記Ａ／Ｄ変換器の変換基準電圧信
号として上記Ａ／Ｄ変換器に印加される。

【０００６】

【作用】Ａ／Ｄ変換器はサンプリング制御手段によって
サンプリング動作する。サンプリング制御手段から出力
されるサンプリング動作タイミングは，映像信号に含ま
れるすくなくとも２つの異なる基準信号レベルに対応し
て規定される。２つの異なるレベルの基準信号の偏差が
算出され，利得調整手段がこの偏差電圧に応じてＡ／Ｄ
変換器に印加される映像信号の利息を調整する。この映
像信号の自動利得調整回路は，サンプルホールド回路を
用いず，Ａ／Ｄ変換器を用いてアナログ式に行われるか
ら，ドリフトなどの影響を受けにくく，精度が高いもの
となり，回路構成も小規模となる。Ａ／Ｄ変換器におけ
る利得を実質的に調整する手段としては，可変利得制御
形増幅回路の利得を上記誤差信号に基づいて調整する手
段，あるいは，Ａ／Ｄ変換器の変換用基準電圧として直
接，上記誤差信号を用いる手段とがある。

【０００７】

【実施例】図１に本発明の第１実施例の映像信号の自動
利得調整回路を示す。この映像信号の自動利得調整回路
は，サンプリング制御回路１，可変利得制御形増幅回路
２，Ａ／Ｄ変換器４，第１のレジスタ６，第２のレジス
タ８，信号減算回路１０，比較回路１２，ＰＮＰ形の第
１のトランジスタ１４，抵抗器１６，ＮＰＮ形の第２の
トランジスタ２０，抵抗器２２，コンデンサ２４，バッ
ファ回路２６，および，基準電圧発生回路２８を有して
いる。この回路構成においては，Ａ／Ｄ変換器４以降の
回路構成がディジタル回路であり，Ａ／Ｄ変換器４でデ
ィジタル変換した後の信号は全てディジタル的に処理さ
れる。可変利得制御形増幅回路２は入力映像信号ＳＩＮ
を増幅して，増幅アナログ映像出力信号ＳＯＵＴＡをＡ
／Ｄ変換器４に出力するが，その利得は，バッファ回路
２６からの出力信号Ｓ２６に応じて変化する。

【０００８】図２に図１に示した映像信号の自動利得調
整回路における信号波形図を示す。図２（Ａ）は可変利
得制御形増幅回路２に印加される入力映像信号ＳＩＮで
あり，同期信号ＳＹＮＣと輝度信号Ｙとを有している。
同期信号ＳＹＮＣは基底レベルとしての第１の基準レベ
ルとペデスタルレベルＰＥＤとしての第２の基準レベル
との電圧信号からなる。この同期信号ＳＹＮＣの後に輝
度信号Ｙが続く。サンプリング制御回路１は，図２
（Ｂ），（Ｃ）に示すように，第１の基準レベルおよび
第２の基準レベルの存在するタイミングに応答する第１
のサンプリングタイミングｔ１および第１のサンプリン
グタイミングｔ２においてそれぞれ，第１のサンプリン
グ制御信号Ｔ１および第２のサンプリング制御信号Ｔ２
を第１のレジスタ６および第２のレジスタ８に出力す
る。Ａ／Ｄ変換器４は「染野・シャノンのサンプリング
理論」に基づいたサンプリング周波数で可変利得制御形
増幅回路２からの増幅アナログ映像出力信号ＳＯＵＴＡ
をディジタル値に変換し，ディジタル映像出力信号ＳＯ
ＵＴＤを出力する。第１のレジスタ６および第２のレジ
スタ８はＡ／Ｄ変換器４からのディジタル映像出力信号
ＳＯＵＴＤをそれぞれ第１のサンプリングタイミングｔ
１および第１のサンプリングタイミングｔ２で保持す
る。

【０００９】信号減算回路１０において，第２のレジス
タ８において保持されている第２の基準レベルから第１
のレジスタ６に保持されている第１の基準レベルを減算
する。信号減算回路１０において算出された基準電圧偏
差（Ｅ２−Ｅ１）は基準レベル偏差信号ＳＡとして比較
回路１２において，基準電圧発生回路２８からの比較用
基準電圧ＳＢと比較される。

【００１０】比較回路１２は上記基準レベル偏差信号Ｓ
Ａと比較用基準電圧ＳＢと下記表１に示す判定論理にし
たがって，第１の出力信号Ｑ１および第２の出力信号Ｑ
２を出力する。

【表１】

【００１１】基準レベル偏差信号ＳＡの電圧が比較用基
準電圧ＳＢよりも高いとき，第１の出力信号Ｑ１および
第２の出力信号Ｑ２とはともに「ハイ」レベルとなる。
その結果，ＰＮＰトランジスタである第１のトランジス
タ１４はターンオフされるが，ＮＰＮトランジスタであ
る第２のトランジスタ２０はターンオンされる。第１の
トランジスタ１４のエミッタは電源電圧Ｖ_CCが印加さ
れ，第２のトランジスタ２０のエミッタは接地されてい
る。基準レベル偏差信号ＳＡの電圧が比較用基準電圧Ｓ
Ｂよりも低いとき，第１の出力信号Ｑ１および第２の出
力信号Ｑ２とはともに「ロー」レベルとなる。その結
果，第１のトランジスタ１４はターンオンされるが，第
２のトランジスタ２０はターンオフされる。基準レベル
偏差信号ＳＡの電圧と比較用基準電圧ＳＢとが等しいと
き，第１の出力信号Ｑ１は「ハイ」レベル，第２の出力
信号Ｑ２は「ロー」レベルとなる。その結果，第１およ
び第２のトランジスタ１４，２０はともにターンオフさ
れる。

【００１２】第１のトランジスタ１４，抵抗器１６，第
２のトランジスタ２０，抵抗器２２およびコンデンサ２
４でチャージポンプ回路を構成している。基準レベル偏
差信号ＳＡが比較用基準電圧ＳＢよりも高くて，第１の
トランジスタ１４がターンオフされ，第２のトランジス
タ２０がターンオンされた場合，コンデンサ２４に蓄積
された電荷が抵抗器２２および第２のトランジスタ２０
を介して大地に流れ，その結果，コンデンサ２４の端子
電圧は低下する。基準レベル偏差信号ＳＡが比較用基準
電圧ＳＢよりも低いときは，上記と逆に，第１のトラン
ジスタ１４がターンオンされ，第２のトランジスタ２０
がターンオフされるから，第１のトランジスタ１４およ
び抵抗器１６を介してコンデンサ２４に電荷が蓄積され
る。基準レベル偏差信号ＳＡと比較用基準電圧ＳＢとが
等しいときは，コンデンサ２４の蓄積電荷は維持され
る。

【００１３】バッファ回路２６は上記コンデンサ２４に
蓄積された誤差電圧を取り出し，誤差電圧信号Ｓ２６と
して，可変利得制御形増幅回路２に負帰還する。可変利
得制御形増幅回路２はこのバッファ回路２６の出力信号
Ｓ２６に応答して利得が調整され，入力映像信号ＳＩＮ
を調整された利得で増幅する。上述した動作を各同期信
号ＳＹＮＣが存在するタイミングにおいて行う。したが
って，各同期信号ＳＹＮＣに続く輝度信号Ｙは上述のよ
うに算出された誤差信号に基づいて可変利得制御形増幅
回路２において利得調整され，Ａ／Ｄ変換器４において
ディジタル信号に変換されて，ディジタル映像出力信号
ＳＯＵＴＤとして出力される。

【００１４】図１に示した映像信号の自動利得調整回路
は，ドリフトなどの影響をうける部分が可変利得制御形
増幅回路２だけなので，精度が高く安定なディジタル映
像出力信号ＳＯＵＴＤを提供できる。すなわち，本発明
の映像信号の自動利得調整回路によれば，ビデオ信号を
ディジタル処理するのに最初にアナログビデオ信号をデ
ィジタル信号に変換し，このディジタル信号を直接ディ
ジタル的に監視して利得制御しているので，Ａ／Ｄ変換
器４自体のドリフトおよびその他の不安定要因が全て負
帰還作用で吸収することができる。またこの映像信号の
自動利得調整回路は図１０に示したようなサンプルホー
ルド回路を用いていないので回路構成が大規模にならな
い。

【００１５】図３に本発明の第２実施例の映像信号の自
動利得調整回路の構成図を示す。図３に示した映像信号
の自動利得調整回路は，図１に示した映像信号の自動利
得調整回路の第１のレジスタ６，第２のレジスタ８およ
び信号減算回路１０の回路構成を，第１のレジスタ６，
信号減算回路１０およびレジスタ９の回路構成に変更し
たものである。この映像信号の自動利得調整回路におい
ても，その動作は図２に示した信号波形図が適用され
る。図３に示した映像信号の自動利得調整回路におい
て，サンプリング制御回路１から第１のサンプリングタ
イミングｔ１において第１のサンプリング制御信号Ｔ１
が出力され，第１の基準レベルの電圧を保持する。信号
減算回路１０はＡ／Ｄ変換器４からのディジタル映像出
力信号ＳＯＵＴＤと第１のレジスタ６において第１のサ
ンプリングタイミングｔ１で保持した第１の基準レベル
との電圧差を算出する。サンプリング制御回路１は第１
のサンプリングタイミングｔ２において第２のサンプリ
ング制御信号Ｔ２をレジスタ９に出力して信号減算回路
１０の演算結果を保持させる。この第１のサンプリング
タイミングｔ２において，信号減算回路１０はＡ／Ｄ変
換器４からの第２の基準レベルから第１のレジスタ６が
保持している第１の基準レベルを減じているから，レジ
スタ９には基準電圧偏差（Ｅ２−Ｅ１）が保持される。
すなわち，図３に示した第１のレジスタ６，信号減算回
路１０およびレジスタ９の回路構成の動作は，図１に示
した第１のレジスタ６，第２のレジスタ８および信号減
算回路１０の回路構成の動作と実質的に同じとなる。そ
の他の回路動作は図１に示したものと同様である。した
がって，図３に示した映像信号の自動利得調整回路も図
１に示した映像信号の自動利得調整回路と同様の効果を
得ることができる。

【００１６】図４に本発明の第３実施例の映像信号の自
動利得調整回路の回路構成図を示す。図４に示した映像
信号の自動利得調整回路においては，図３に示した映像
信号の自動利得調整回路における第１のレジスタ６，信
号減算回路１０およびレジスタ９の回路構成を，第１の
レジスタ６，信号減算回路１０，および，比較回路１２
の後段に設けた第１のレジスタ３０および第２のレジス
タ３２からなる回路構成としたものである。サンプリン
グ制御回路１は第１のサンプリングタイミングｔ１にお
いて第１のサンプリング制御信号Ｔ１を第１のレジスタ
６に出力し，第１のサンプリングタイミングｔ２におい
て第２のサンプリング制御信号Ｔ２を第１のレジスタ３
０および第２のレジスタ３２に出力する。図３に示した
回路構成と比較すると，図４に示した回路構成は基準レ
ベル偏差信号ＳＡを比較回路１２の前で算出するか，比
較回路１２の後段で算出するかの違いだけであり，その
他の動作は図３に示した映像信号の自動利得調整回路と
同様となる。

【００１７】上述した図１，図３および図４に示した映
像信号の自動利得調整回路において，基準レベル偏差信
号ＳＡと比較用基準電圧ＳＢとの誤差電圧を，１対１の
回路構成のチャージポンプ回路を駆動している。しかし
ながら，チャージポンプ回路および可変利得制御形増幅
回路２の帰還利得が大きすぎると，誤差修正が大きすぎ
て，いわゆるハンチング状態が生じて収束しない事態が
発生する場合がある。本発明において目的とする誤差の
帰還利得は，望ましくは，Ａ／Ｄ変換器４の１ビット以
内にすることを意図している。

【００１８】かかる目的を達成する好適回路構成を図５
に示す。図５に示した回路構成は，図１および図３にお
ける比較回路１２，第１のトランジスタ１４，抵抗器１
５Ａ，抵抗器１６，第２のトランジスタ２０，抵抗器１
５Ｂ，抵抗器２２，コンデンサ２４およびバッファ回路
２６に相当する回路構成を示す。この回路構成におい
て，比較回路１２に代えて比較回路１３，抵抗器１５Ａ
に代えて抵抗器群１５１〜１５３，第１のトランジスタ
１４に代えて第１のトランジスタ群１４１〜１４３，抵
抗器１６に代えて第１の抵抗器群１６１〜１６３，抵抗
器１５Ｂに代えて第２の抵抗器群１５５〜１５７，第２
のトランジスタ２０に代えて第２のトランジスタ群２０
１〜２０３，第２の抵抗器２２に代えて第２の抵抗器群
２２１〜２２３を用いて，さらに共通抵抗器１５４を設
けている。この回路構成においては，比較回路１３にお
ける基準レベル偏差信号ＳＡと比較用基準電圧ＳＢとの
比較を表２に示すように，多段レベルで行い，その結果
をそれぞれの出力信号Ｑ１，Ｑ３，Ｑ５，Ｑ６，Ｑ４，
Ｑ２として出力する。これらの出力信号Ｑ１，Ｑ３，Ｑ
５，Ｑ６，Ｑ４，Ｑ２の論理状態によって，トランジス
タ１４１〜１４３，２０１〜２０３の駆動状態が決ま
る。

【表２】

【００１９】第１の抵抗器群１５１〜１５３の抵抗値の
それぞれと第２の抵抗器群１５７，１５６，１５５の抵
抗値のそれぞれとは対応しているが，これらの抵抗値は
異なり重みづけがされている。したがって，ターンオン
されるトランジスタに接続される抵抗器とコンデンサ２
４とで規定されるそれぞれ異なる時定数によってコンデ
ンサ２４からの電荷の充放電時間が決定される。基準レ
ベル偏差信号ＳＡと比較用基準電圧ＳＢとの誤差電圧が
小さいときは充電時間または放電時間は長く，誤差電圧
が大きいときは充放電時間は短い。その結果，誤差電圧
に応じて最適な追従性が確保され，誤差の帰還利得が改
善されＡ／Ｄ変換器４の１ビット以内にすることができ
る。

【００２０】図５に示した回路構成は，図４に示した映
像信号の自動利得調整回路にも適用できる。この場合，
第１のレジスタ３０および第２のレジスタ３２の配置を
考慮するだけでよい。

【００２１】以上の実施例においては，バッファ回路２
６からの基準レベル偏差信号ＳＡと比較用基準電圧ＳＢ
との誤差電圧信号Ｓ２６を可変利得制御形増幅回路２に
負帰還している回路構成について示したが，Ａ／Ｄ変換
器に直接負帰還をかけてもよい。図６は本発明の第４実
施例の映像信号の自動利得調整回路を示すもので，この
回路構成においては，図１に示した可変利得制御形増幅
回路２に代えて固定利得増幅回路３を用い，Ａ／Ｄ変換
器４にバッファ回路２６からの誤差電圧信号Ｓ２６をＡ
／Ｄ変換用基準電圧として入力している。この回路構成
においては，可変利得制御形増幅回路２に代えて安定度
が高く低価格で回路構成がより簡単化した固定利得増幅
回路３を用いることができるという利点がある。

【００２２】ビデオ信号のＡ／Ｄ変換においては，その
同期信号ＳＹＮＣ部分をＡ／Ｄ変換器のダイナミックレ
ンジに含めない場合もあるが，ハイビジョンＴＶ信号で
は輝度信号Ｙ，第１の色差信号Ｐ_B および第２の色差信
号Ｐ_R ，あるいは，三原色信号共に，スタジオ規格によ
れば，図７に示すような３値同期信号ＳＹＮＣが付加さ
れた信号波形となる。この信号波形において，上記第１
の基準レベルで示した基底部分をＡ／Ｄ変換器４のダイ
ナミックレンジに含めないでも，ペデスタルレベルＰＥ
Ｄおよび上部電圧レベルがＡ／Ｄ変換器４のダイナミッ
クレンジの範囲内であり，同期レベルをディジタル的に
検出できる。かかる観点から本発明の映像信号の自動利
得調整回路はハイビジョンＴＶ信号のＡ／Ｄ変換にとく
に好適である。

【００２３】またＮＳＴＣ方式，ＰＡＬ方式などの標準
ＴＶ信号をＡ／Ｄ変換するとき，その同期信号部分をＡ
／Ｄ変換器のダイナミックレンジに含めないことがあ
る。この場合，本来のディジタル同期振幅測定が行えな
いので，図８に示す回路構成をとる。図９にその動作タ
イミング図を示す信号波形図を示す。図８に示す映像信
号の自動利得調整回路は，固定利得増幅回路３，クラン
プ回路４０，スイッチ回路４２，第１のクランプ電圧Ｃ
Ｌ１を出力する第１のクランプ電源４４，第２のクラン
プ電圧ＣＬ２を出力する第２のクランプ電源４６，バッ
ファ回路４８，Ａ／Ｄ変換器４，第１の遅延形フリップ
フロップ６Ａ，信号減算回路１０，第２の遅延形フリッ
プフロップ８Ａを有している。さらに映像信号の自動利
得調整回路は，比較回路１２，第１のトランジスタ１
４，抵抗器１６，第２のトランジスタ２０，抵抗器２
２，コンデンサ２４，バッファ回路２６および基準電圧
発生回路２８を有している。さらに映像信号の自動利得
調整回路は，マルチプレクサ回路５０を有している。図
８に実線で示した回路構成はバッファ回路２６からの誤
差信号Ｓ２６をＡ／Ｄ変換器４の基準電圧として用いる
回路を示しており，破線は固定利得増幅回路３に代えて
可変利得制御形増幅回路２を用いて，その利得を誤差信
号Ｓ２６で制御する回路を示している。

【００２４】図８に示した映像信号の自動利得調整回路
は，ビデオ信号の有効期間は正規レベルにクランプし，
ブランキング期間は同期部分がＡ／Ｄ変換器４のダイナ
ミックレンジＲＡＮＧＥに含まれるように，クランプレ
ベルを制御する回路構成となっている。ブランキング期
間中に同期振幅レベルの測定をディジタル的に上述した
ように，第１のサンプリング制御信号ＴＡおよび第２の
サンプリング制御信号ＴＢを出力するサンプリング制御
回路１Ｂ，第１の遅延形フリップフロップ６Ａ，信号減
算回路１０，第２の遅延形フリップフロップ８Ａ，比較
回路１２，第１のトランジスタ１４，抵抗器１６，第２
のトランジスタ２０，抵抗器２２，コンデンサ２４，バ
ッファ回路２６，および，基準電圧発生回路２８で行な
い，その検出誤差信号をＡ／Ｄ変換器４または可変利得
制御形増幅回路２に負帰還する。また有効期間は，Ａ／
Ｄ変換器４からのディジタル変換信号を，ブランキング
期間は戦記クランプレベルにクランプしたときの値にマ
ルチプレクサ回路５０にて置き換える。マルチプレクサ
回路５０にはＡ／Ｄ変換器４からのディジタル変換信号
Ｓ４とブランキングデータＢＬＫＮＧとが入力されてお
り，サンプリング制御回路１Ｂからのマルチプレキシン
グ制御信号ＭＵＸに応じて選択出力される。サンプリン
グ制御回路１Ｂは上記第１のサンプリング制御信号ＴＡ
および第２のサンプリング制御信号ＴＢの出力の他，ブ
ランキング期間，マルチプレクサ回路５０を選択駆動す
るマルチプレキシング制御信号ＭＵＸ，スイッチ回路４
２に第１のクランプ電圧ＣＬ１と第２のクランプ電圧Ｃ
Ｌ２との選択切換を行うためのスイッチング駆動信号Ｓ
Ｗをスイッチ回路４２に出力する。

【００２５】なお，図８に示した回路において，マルチ
プレクサ回路５０に代えて，Ａ／Ｄ変換器４の出力信号
を保持するレジスタを設け，有効期間にはそのレジスタ
にクロックを供給してＡ／Ｄ変換器４の出力をレジスタ
を介して出力し，ブランキング期間中はレジスタへのク
ロックの供給を停止して有効期間の最後に出力したブラ
ンキングデータＢＬＫＮＧを保持し，有効期間に再びそ
のレジスタにクロックを供給するように構成することも
できる。

【００２６】以上本発明の映像信号の自動利得調整回路
の実施例について述べたが，本発明の映像信号の自動利
得調整回路は上述した回路構成に限定されるものではな
い。

【００２７】

【発明の効果】以上述べたように，本発明の映像信号の
自動利得調整回路によれば，簡単な回路構成で，ドリフ
トおよび外部信号レジスタと内部信号レジスタとに差異
が生じてもその影響を受けず，精度が高く，安定に映像
信号の自動利得調整を行うことができる。

【図面の簡単な説明】

【図１】本発明の映像信号の自動利得調整回路の第１実
施例の回路構成図である。

【図２】図１に示した映像信号の自動利得調整回路にお
ける信号波形図であって，２値同期信号を含む映像信号
についての処理動作を示す波形図である。

【図３】本発明の映像信号の自動利得調整回路の第２実
施例の回路構成図である。

【図４】本発明の映像信号の自動利得調整回路の第３実
施例の回路構成図である。

【図５】図１，図３および図４に示した映像信号の自動
利得調整回路の部分回路の変形形態を示す回路構成図で
ある。

【図６】本発明の映像信号の自動利得調整回路の第４実
施例の回路構成図である。

【図７】本発明の映像信号の自動利得調整回路において
処理される映像信号の波形図であって，３値同期信号部
分を含む映像信号の波形図である。

【図８】本発明の映像信号の自動利得調整回路の第５実
施例の回路構成図である。

【図９】図８に示した映像信号の自動利得調整回路にお
ける信号波形図であって標準のＴＶ信号についての信号
処理を示す波形図である。

【図１０】従来の映像信号の自動利得調整回路の回路構
成図である。

【図１１】図１０に示した映像信号の自動利得調整回路
における信号波形図である。

【符号の説明】

１・・サンプリング制御回路，２・・可変利得制御形増
幅回路， ３・・固定利得増幅回路，４・・Ａ／Ｄ変換器， ６・・第１のレジスタ，８・・第２のレジスタ，９・・
レジスタ， １０・・信号減算回路，１２，１３・・比較回路， １４，２０・・トランジスタ，１６，２２・・抵抗器， ２４・・コンデンサ，２６・・バッファ回路，２８・・
基準電圧発生回路 ３０，３２・・レジスタ，４０・・クランプ回路，４２
・・スイッチ回路 ４４，４６・・クランプ電源，４８・・バッファ回路， ５０・・マルチプレクサ回路，６Ａ・・第１の遅延形フ
リップフロップ， ８Ａ・・第２の遅延形フリップフロップ， ＳＩＮ・・入力映像信号 ＳＡ・・基準レベル偏差信号 ＳＢ・・比較用基準電圧 Ｓ２６・・誤差電圧信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも２つの異なる基準信号レベル
   を有する映像信号をディジタル信号に変換するＡ／Ｄ変
   換器と， 該Ａ／Ｄ変換器を上記２つの基準レベル信号が存在する
   タイミングに応じて動作させるサンプリング制御手段
   と， 上記２つの基準レベルにおける上記Ａ／Ｄ変換器の変換
   結果に対する所定の基準信号との差を誤差信号として算
   出する誤差信号算出回路と， 該誤差信号に応じて上記Ａ／Ｄ変換器に入力される上記
   映像信号の利得または映像信号のＡ／Ｄ変換器における
   変換係数を調整する手段とを有する映像信号の自動利得
   調整回路。
2. 【請求項２】 上記Ａ／Ｄ変換器の前段に可変利得調整
   増幅回路を有し， 該可変利得調整形増幅回路は上記調整手段からの誤差信
   号に応答してその利得を変化させる請求項１記載の映像
   信号の自動利得調整回路。
3. 【請求項３】 上記調整手段からの誤差信号が上記Ａ／
   Ｄ変換器の変換基準電圧信号として上記Ａ／Ｄ変換器に
   印加される請求項１記載の映像信号の自動利得調整回
   路。