WO2004093442A1 - 自動利得制御回路 - Google Patents

自動利得制御回路 Download PDF

Info

Publication number
WO2004093442A1
WO2004093442A1 PCT/JP2004/004951 JP2004004951W WO2004093442A1 WO 2004093442 A1 WO2004093442 A1 WO 2004093442A1 JP 2004004951 W JP2004004951 W JP 2004004951W WO 2004093442 A1 WO2004093442 A1 WO 2004093442A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplitude
operation mode
signal
video signal
predetermined
Prior art date
Application number
PCT/JP2004/004951
Other languages
English (en)
French (fr)
Inventor
Hideaki Sasahara
Nobuyoshi Ukaji
Ken Ishihara
Original Assignee
Asahi Kasei Emd Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Emd Corporation filed Critical Asahi Kasei Emd Corporation
Priority to EP04726023A priority Critical patent/EP1615430B1/en
Priority to US10/552,968 priority patent/US7557866B2/en
Priority to JP2005505365A priority patent/JP4268614B2/ja
Publication of WO2004093442A1 publication Critical patent/WO2004093442A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Definitions

  • the present invention relates to an automatic gain control (AGO) circuit.
  • AGO automatic gain control
  • the ratio between the amplitude of the synchronization signal and the amplitude of the video signal representing white has a value determined by the standard. Therefore, by controlling the amplitude of the synchronization signal to be constant, the amplitude of the white portion of the video signal is also kept constant. For video other than white, the amplitude of the video signal is proportional to the brightness of the video signal, and since white has the maximum amplitude, the amplitude of the video signal corresponding to the brightness of the video is uniquely determined.
  • the ratio of the amplitude of the synchronization signal to the amplitude of the video signal expressing white is 2: 5, and another TV signal standard I TU — According to R BT.470 (PAL standard), the ratio is 3: 7.
  • a method of maintaining the peak value of the video signal at a constant value is also known, and this control is called peak AGC.
  • the peak AGC forms a negative feedback loop to keep the peak value of the video signal constant.
  • the AGC circuit described in Japanese Patent Application Laid-Open No. 10-164458 is an example of a method in which a sink AGC and a peak AGC are combined, and a sink AGC and a peak AGC operate simultaneously.
  • the maximum amplitude of the video signal white
  • the amplitude of the synchronization signal may be smaller than the appropriate value, but the amplitude of the video signal may exceed the maximum amplitude.
  • the operation of increasing the gain by the sync AGC because the synchronization signal is too small and the operation of lowering the gain by the peak AGC because the video signal is too large are in a race condition.
  • the time constant of the peak AGC control loop is set shorter than that of the sink AGC control loop, thereby preventing the control system from becoming unstable (see Fig. 5).
  • the AGC circuit described in Japanese Patent Application Laid-Open No. 2001-094826 employs a method classified as peak AGC.
  • three thresholds L1, L2, and L3 (L1> L2> L3) are provided for the peak value of the video signal, and when L1 is exceeded, the excess is regarded as an error. If the value is greater than L2 and less than L1, an error 0 is output.If the value is greater than L3 and less than L2, a preset fixed error value is output.If the value is less than L3, an error 0 is output. It has become.
  • Sink AGC presupposes that the ratio of the amplitude of the sync signal to the amplitude of the video is a fixed value as described above, and has the advantage that it does not depend on the brightness of the video. Can be easily achieved.
  • the signal is distorted due to the reception state of radio waves or recording on a video tape, and the ratio of the amplitude of the synchronization signal to the amplitude of the video signal often changes.
  • the sync signal may be changed, and in this case, the ratio between the video amplitude and the sync signal amplitude may be incorrect.
  • a signal whose amplitude ratio between the video signal and the synchronization signal deviates from the determined value may be input.
  • a video signal with an amplitude exceeding the maximum amplitude of the video signal determined by the standard from the amplitude of the sync signal may be input.
  • a phenomenon such as excessive gain occurs. If the gain of AGC is too large for the video signal, large distortion will occur in the video signal and the quality of the video will be degraded.
  • the disadvantages of sink AGC are also pointed out in the above prior art.
  • the advantage of the peak AGC is that the AGC can be applied even without the synchronization signal, and that the synchronization signal is appropriate and the video signal can be prevented from becoming excessive as described above.
  • Japanese Patent Application Laid-Open No. 2001-094826 proposes a method for improving this problem.
  • This method determines that the amplitude of the video signal is appropriate, and there is a range in the amplitude of the video signal where the gain is maintained. Furthermore, even in the case of a dark image, the gain control is stopped so that the gain does not fluctuate depending on the brightness of the image. The range that can be judged appropriate is different depending on the image. For this reason, it is configured to be able to input an appropriate level from the outside, but it is difficult to think that a single level can be used for all images. Also, the gain varies according to the brightness of the video signal The disadvantage cannot be completely eliminated.
  • Japanese Patent Laid-Open Publication No. Hei 10-1646458 combines sink AGC and peak AGC Suggest a way.
  • the peak AGC is made to operate preferentially by shortening the time constant of the peak AGC compared to the sink AGC in consideration of the time when both controls compete with each other, and at the same time, ensuring control stability. It is an object.
  • the two controls compete with each other, and the peak AGC is prioritized, and the gain is limited so that the peak amplitude is not excessively large only when the image is bright.
  • the amplitude of the synchronization signal becomes smaller than the target value, when the image becomes dark again, the gain increases by the normal sync AGC operation. In other words, even with this method, it is not possible to eliminate the possibility that the gain may fluctuate depending on the brightness of the video at the same video signal source.
  • a synchronization signal amplitude measuring unit that inputs a video signal on which a synchronization signal is superimposed, and measures the amplitude of the synchronization signal via a variable gain amplifier, And a video signal amplitude measuring means for measuring the amplitude of the synchronization signal, wherein the gain is controlled so that the amplitude of the synchronization signal measured by the synchronization signal amplitude measurement means is kept at a predetermined first reference value.
  • a second operation mode for decreasing the gain only when the gain becomes larger than the reference value of (2).
  • FIG. 1 is a block diagram showing one embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration of the AGC controller 110 of FIG.
  • FIG. 3 is a table showing conditions of mode transition in a table.
  • FIG. 4 is a diagram illustrating a relationship between the amplitude of a video signal and a threshold according to the related art.
  • FIG. 5 is a block diagram showing a configuration of a conventional AGC control unit.
  • FIG. 6 is a diagram illustrating the operation principle of the signal source switching detection means.
  • FIG. 7 is a diagram illustrating the correspondence between the operation mode and the output of the mode management unit 211 of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows an embodiment of the present invention.
  • a clamp circuit 102 is a sync chip for a video signal including a synchronizing signal such as a composite video signal or a Y signal of a Y / C separate signal input to an input terminal 101. Maintain a constant voltage (sync tip clamp).
  • the variable gain amplifier 103 can make the gain variable by a control input, and amplifies or attenuates the video signal from the clamp circuit 102 with the gain determined by the AGC controller 110.
  • the AZD converter 104 converts the video signal from the variable gain amplifier 103 into a digital signal.
  • the low-pass filter 105 removes a color signal included in the composite video signal from the AZD converter 104, and is necessary to prevent a malfunction of the sync separation circuit 106.
  • the sync separation circuit 106 separates the composite sync signal from the signal passed through the low-pass filter 105.
  • the horizontal AFC (automatic frequency control) circuit 107 estimates the position of the composite synchronization signal separated by the synchronization separation circuit 106 and outputs a signal indicating the position of the sync chip and the position of the back porch. Horizontal AFC circuit 107 is not required to determine the location of the sync tip or back porch However, the presence of the horizontal AFC circuit 107 reduces the risk of malfunction when the video signal contains noise.
  • the sync signal amplitude measurement circuit 108 sets the sync tip level and the back porch level (ie, pedestal level) for the signal passing through the low-pass filter 105 every time the horizontal sync signal appears.
  • the amplitude of the synchronization signal is measured by measuring and taking the difference.
  • the no-input detection circuit 111 receives the output of the horizontal AFC circuit 107, determines whether or not a video signal is being input to the input terminal 101, and if so, has a logic low level. (Hereinafter referred to as “L”), and if not input, outputs a logic eight level (hereinafter referred to as “H”).
  • the video signal processing circuit 109 performs signal processing required for television signal processing such as Y / C separation and color demodulation on the digital signal from the A / D converter 104.
  • the video signal processing circuit 109 has a circuit that determines whether or not the amplitude of the video signal is larger than a predetermined second reference value.
  • the AGC control unit 110 determines whether or not the video signal from the video signal processing circuit 109 is larger than a predetermined second reference value, and outputs the amplitude of the synchronization signal from the synchronization signal amplitude measurement circuit 108. Thus, the control value of the variable gain amplifier 103 is created, and the gain of the variable gain amplifier 103 is controlled.
  • FIG. 2 shows the configuration of the AGC controller 110 of FIG.
  • an input terminal 201 is a signal from the video signal processing circuit 109 in FIG. 1, and a signal indicating that the amplitude of the video signal is larger than a predetermined second reference value is input.
  • the input terminal 202 is a terminal to which the value indicating the pedestal level from the synchronization signal amplitude measuring circuit 108 of FIG. 1 is input.
  • the input terminal 203 is a terminal to which a value representing a sync chip level is input from the synchronization signal amplitude measuring circuit 108 in FIG.
  • the single-pass filters 205 and 206 are used to remove small fluctuations in the pedestal level and sink chip level that change in the horizontal cycle, and prevent the AGC gain from oscillating unnecessarily. .
  • the output of the mouth-pass filters 205 and 206 is output for the past one frame or one field (
  • the time constant of the low-pass filter 204 is sufficiently smaller than that of the single-pass filter 205 as shown in FIG. 6.
  • the difference between the time constants of the filter 204 and the low-pass filter 205 causes a difference in the output of the subtracter 207.
  • the comparator 220 compares the absolute value of the output of the subtractor 207 with a predetermined third reference value, and if it is larger, determines that the signal has been switched, and outputs H.
  • the output 222 of the comparator 220 indicates the switching of the signal as described above, and is connected to the mode management section 211.
  • the subtractor 208 obtains the amplitude of the synchronization signal by taking the difference between the pedestal level from the low-pass filter 205 and the sync tip level from the low-pass filter 206.
  • the comparator 210 compares the amplitude of the synchronizing signal from the subtractor 208 with a predetermined first reference value. If the amplitude of the synchronizing signal is larger than the predetermined first reference value, the output 2 When 16 becomes H and the amplitude of the synchronization signal is smaller than the predetermined first reference value, the output 2 17 becomes H and when the amplitude of the synchronization signal is the same as the predetermined first reference value, Outputs 2 16 and 2 17 do not go high.
  • the variable gain amplifier 103 (FIG. 1) used in the present embodiment is a digital control type and has discrete gain settings, the output value of the subtracter 208 is the predetermined value. The conditions that are judged to be the same as the reference value of 1 have some width.
  • the predetermined first reference value is a target value of the amplitude of the synchronization signal, and varies depending on the bit width of the AZD converter 104 or the signal standard (such as NTSC or PAL). In the present embodiment, a 10-bit AZD converter is used, and the number is 224 for NTSC and 236 for PAL.
  • the mode management unit 2 1 1 has a logic level of the output 2 17 of the comparator 2 10, a logic level of the input terminal 2 0 1, a logic level of the output 2 2 1 of the comparator 2 2 0, and a non-input.
  • the logic level of the output terminal is set to H (representing the first operation mode) or L (representing the second operation mode) based on the logic level of the output 2 22 of the detection circuit 1 1 1 (FIG. 1).
  • FIG. 3 shows the correspondence between the input of the mode management unit 211 and the operation mode.
  • FIG. 7 shows the correspondence between the operation mode and the output of the mode management unit 211.
  • the OR gate 2 12 performs an OR operation on the logic level of the input terminal 201 and the logic level of the output 2 16 of the comparator 210.
  • the AND gate 211 performs AND operation on the logic level of the output of the mode management unit 211 and the logic level of the output 217 of the comparator 210.
  • the AGC gain control register 2 14 has two input terminals 2 18 and 2 19, and its output terminal is coupled to the gain control terminal of the variable gain amplifier 103 (FIG. 1).
  • the value of the AGC gain control register 2 1 4 decreases by one. Reduces the gain setting by one step (gain decreases).
  • the output 218 is at L and the output 219 is at H, the value of the AGC gain control register 218 increases by one, thereby increasing the gain setting by one step (gain increases. ).
  • variable gain amplifier 103 In order to reduce the gain of the variable gain amplifier 103, it is necessary that the amplitude of the synchronization signal is larger than a predetermined first reference value or that the video signal is larger than a predetermined second reference value. On the other hand, in order to increase the gain of the variable gain amplifier 103, it is necessary that the amplitude of the synchronization signal is smaller than a predetermined first reference value.
  • the mode management section 211 sets the logic level of its output to H to set the first operation mode.
  • the logic level of the input terminal 201 is L
  • the logic level of the output 211 of the comparator 210 is L
  • the logic level of the output 211 is H.
  • the value of the AGC gain control register 214 increases by one.
  • the gain setting value is increased by one step, so that the gain of the variable gain amplifier 103 increases.
  • This operation normally continues until the amplitude of the synchronization signal reaches a predetermined first reference value.However, the ratio of the amplitude of the video signal representing white to the amplitude of the synchronization signal becomes smaller than the value determined by the standard. Because the amplitude is small, before the amplitude of the sync signal reaches the predetermined first reference value, the video The signal amplitude exceeds a predetermined second reference value.
  • the logic level of the input terminal 201 becomes H.
  • the logic level of the output of the OR gate 211 becomes H, but the logic level of the output 211 of the AND gate remains H, so that the control directions of the gain compete.
  • the mode management unit 2 11 detects that the logic level of the output 2 21 of the comparator 220 is low and the logic level of the output 2 17 of the comparator 210 is H, but the input terminal 2 0 When the logic level of 1 changes from L to H, the mode is switched from the first operation mode to the second operation mode, and the output logic level is set to L.
  • the state of the second operation mode is maintained, and as long as the amplitude of the video signal is not larger than the predetermined second reference value, Is maintained. This can prevent unnecessary flicker due to fluctuations in the gain depending on the brightness of the screen.
  • the mode When the amplitude of the synchronization signal does not become smaller than the first reference value while operating in the second operation mode, the mode immediately transitions to the first operation mode, and the amplitude of the synchronization signal becomes the first reference value. Control the gain to a value. That is, the normal sink AGC operation is performed.
  • the mode transits to the second operation mode, and the gain is reduced until the state where the amplitude of the video signal is larger than the predetermined first reference value is eliminated. Then, after the amplitude of the video signal attenuates to a predetermined second reference value or less, the gain setting is maintained, so that gain control independent of screen brightness can be performed. In other words, the gain depends on the brightness of the screen. Since there is no fluctuation, the screen flicker can be suppressed.
  • variable gain amplifier 103 an example has been described in which a digital control type is used as the variable gain amplifier 103, but a voltage-controlled variable gain amplifier is used instead of the variable gain amplifier 103. Even when the C control unit 110 is connected to this voltage-controlled variable gain amplifier via the DZA converter, the same effect can be obtained.
  • the video signal amplitude can be kept at a constant level while preventing the video signal amplitude from exceeding a predetermined second reference value without depending on the brightness of the video.
  • control target is limited to one, and there is no race condition of control due to having a plurality of control target values, so that stable control can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　ＡＧＣ制御部（１１０）は、同期信号振幅測定回路（１０８）により測定された同期信号の振幅を一定値に保つように可変利得アンプ（１０３）の利得を制御するための第１動作モードと、映像信号処理回路（１０９）により測定された同期信号の振幅が所定の第１の基準値より小さくても利得を増加させず、映像信号の振幅が所定の第２の基準値より大きくなったときだけ可変利得アンプ（１０３）の利得を減少させるための第２動作モードを有する。ここで、前記第１動作モードで動作中に同期信号の振幅が所定の第１の基準値より小さく、かつ映像信号の振幅が所定の第２の基準値より大きい場合、前記第２動作モードに切り換え、他方、前記第２動作モードで動作中に同期信号の振幅が所定の第１の基準値より小さくなくなった場合、前記第２動作モードから前記第１動作モードに切り換える。

Description

明 細 書 自動利得制御回路 技術分野
本発明は自動利得制御 (automatic gain control： AGO 回路に関する。 背景技術
従来から、 ビデオ信号の振幅を一定に維持する回路が知られている。 この回路に よれば、 同期信号が含まれたビデオ信号（例えばコンポジットビデオ信号、 YZC セパレート信号の Y信号など）のペデスタルレベルと、シンクチップレベルとの差、 すなわち同期信号の振幅が一定に保たれる。このような制御はシンク AG Cと呼ば れている。
すなわち、 同期信号の振幅と、 白色を表す映像信号の振幅との比率が規格上決め られた値になっている。 そのため、 同期信号の振幅を一定に制御することにより、 映像信号のうち、白色部分の振幅も一定に維持される。白色以外の映像に関しては、 映像信号の振幅は映像信号の明るさに比例し、 白色が最大振幅となっているため、 映像の明るさに対応する映像信号の振幅は一意に決まる。
同期信号の振幅と、 白色を表現する映像信号の振幅との比は、 ANS I/SMP TE 170Mの規格 （NTS C規格） によると、 2 ： 5となっており、 別のテレビ 信号規格 I TU— R BT. 470 (PAL規格） では、 3 ： 7となっている。 この他に、映像信号のピーク値を一定値に維持する方法も知られており、 この制 御はピーク AGCと呼ばれている。 ピーク AGCも、 シンク AGCと同様に、 負帰 還のループを構成して、 映像信号のピーク値を一定に維持する。
特開平 10-164458号公報に記載の AGC回路は、 シンク AGCとピーク AGCを組み合わせた方法の例で、シンク AGCとピーク AGCが同時に動作する。 入力信号の中には、 同期信号の振幅から規格により決まる映像信号の最大振幅（白 色部分の振幅） を超える振幅を含む映像信号が存在する場合がある。そのため、 同 期信号の振幅は適正値より小さいが、映像信号の振幅は最大振幅を超えているとい う状態になる場合がある。 このとき、 同期信号が過小であるためシンク AGCによ つて利得を上げようとする動作と、映像信号が過大であるためピーク AGCによつ て利得を下げようとする動作が競合状態となる。
この状態では制御が不安定になる （発振する）。 そのため、 ピーク AGCの制御 ループの時定数をシンク AG Cの制御ループの時定数に比べて短く設定し、これに より制御系が不安定になることを防止している （図 5参照）。
特開 2001- 094826号公報に記載の AG C回路は、 ピーク AG Cに分類 される方法を採用している。 この方法では、映像信号のピーク値に対して 3種類の 閾値 L l、 L2、 及び L 3 (L 1>L 2>L 3) を設け、 L 1を超えた場合は超え た分を誤差として出力し、 L2より大きく L 1以下の場合は誤差 0を出力し、 L 3 より大きく L 2以下のときはあらかじめ設定された固定誤差値を出力し、 L 3以下 の場合は誤差 0を出力するようになっている。
これにより、映像信号のピーク値が過大（L 1より大きい）の時、利得が減少し、 適正レベル （L 2より大きく、 L 1以下） の時、 利得を維持し、 過小 （L 3より大 きく、 L2以下） の時、 利得が増加し、 映像信号が黒に近い時 （L3以下） 利得を 維持し、 過度の利得変動を抑えている （図 4参照)。
与えられた映像信号を処理してそれを記録したり再生したりする装置では、一旦 最適な利得を決定した後は、映像信号のソースが切り換わらない限り AGCの利得 はできるだけ変動しないことが望ましい。
シンク AG Cは前述のように同期信号の振幅と映像の振幅の比率が決められた 値になっていることを前提にしており、映像の明暗に依存しないという利点があり、 上記の望ましい特性を容易に達成することができる。
しかし、 実際に入力されるビデオ信号に関しては、 電波の受信状態、 あるいはビ デォテープへの記録により信号に歪が生じ、同期信号の振幅と映像信号の振幅の比 率が変化することが多い。 また、 ビデオの編集を行う場合、 同期信号を付け替えることがあり、 この場合も 映像の振幅と同期信号の振幅の比率が狂ってしまうことがある。
以上のように、映像信号と同期信号の振幅の比率が決められた値からずれた信号 が入力されることがある。多くの場合、 同期信号の振幅から規格上決まる映像信号 の最大振幅を超える振幅の映像信号が入力されることがあるため、単純なシンク A G Cでは同期信号に対しては利得が適正でも映像信号に対しては利得が過大にな るといった現象が起こる。映像信号に対して A G Cの利得が過大になると、映像信 号に大きな歪が生じ、映像の品質が劣化する。 シンク A G Cの欠点については上記 先行技術でも指摘されている。
一方、ピーク A G Cの利点は同期信号がなくても A G Cをかけることができるこ と、上述したように同期信号が適正で映像信号が過大になることを防ぐことができ ることである。
しかし、ピ一ク A G Cでは入力された映像信号の振幅がピーク値であってもこれ が必ずしも白色を意味するものでもなぐ今後も映像信号の振幅の最大値である保 証も全く無い。そのため、利得を上げるか下げるかの判断は結局ピークが検出され た周辺の映像の明暗に依存せざるを得ず、 1つの信号源に対し、映像の明暗によつ て利得が常に変動を続けることになる。 しかし、映像の明暗によって利得が変動す るのは映像信号を記録、 表示する装置においては望ましくない。
特開 2 0 0 1 - 0 9 4 8 2 6号公報はこの問題を改善するための方法を提案して いる。 この方法は映像信号の振幅が適正であると判断し、利得が維持される映像信 号の振幅に幅がある。 さらに、暗い映像の場合にも利得制御を停止させることによ つて映像の明暗に依存して利得が変動しないように工夫している。 し力 ^し、適正と 判断できる範囲は映像によってまちまちである。 このため、外部から適正レベルを 入力できる構成になっているが、全ての映像に対して単一のレベルで対応できると は考えにくレ^ また、映像信号の明暗に応じて利得が変動するという欠点は完全に 解消できない。
特開平 1 0- 1 6 4 4 5 8号公報はシンク A G Cとピーク A G Cを組み合わせた 方法を提案している。 この方法では、両者の制御が互いに競合した時のことを考慮 してピーク A G Cの時定数をシンク A G Cより短くすることによってピーク A G Cを優先的に動作させ、 あわせて制御の安定性を確保することを目的としている。 しかし、両者の制御が競合してピーク A G Cが優先され、 ピーク時の振幅が過大 とならないように利得が制限されるケースは映像が明るいときに限られる。このと きには同期信号の振幅が目標値より小さくなるため、再び映像が暗くなつた場合は 通常のシンク A G C動作により利得が上昇する。つまり、 この方法でも同一の映像 信号のソースで映像の明暗によって利得が変動する可能性を排除できない。
以上のように、上記のような問題点を解決し、映像信号の振幅を一定に維持する ことができる A G C回路が望まれる。 発明の開示
本発明の実施の一形態によれば、 同期信号が重畳された映像信号を入力し、 可 変利得アンプを介して前記同期信号の振幅を測定する同期信号振幅測定手段と、 前記映像信号の振幅を測定する映像信号振幅測定手段とを有する自動利得制御回 路であって、 前記同期信号振幅測定手段により測定された同期信号の振幅を所定 の第 1の基準値に保つように利得を制御するための第 1動作モードと、 前記同期 信号振幅測定手段により測定された同期信号の振幅が小さくても利得を増加させ ず、 前記映像信号振幅測定手段により測定された映像信号の振幅が所定の第 2の 基準値より大きくなったときだけ利得を減少させるための第 2動作モードとを有 することを特徴とする。
これにより、 映像の明暗に依存せず、 映像信号の振幅が所定の第 2の基準値を 超えることを防止しつつ、 映像信号の振幅を一定のレベルに保つことができる。 また、 モードを切り替えることによって、 制御の目標を 1つに限定し、 複数の 制御目標値を持つことによる制御の競合状態が発生せず、 したがって安定して制 御することができる。 図面の簡単な説明
図 1は、 本発明の一実施の形態を示すブロック図である。
図 2は、 図 1の A G C制御部 1 1 0の構成を示すブロック図である。
図 3は、 モードの遷移の条件をテ一ブルにして示す図である。
図 4は、 従来技術における映像信号の振幅と閾値の関係を示す図である。
図 5は、 従来の A G C制御部での構成を示すプロック図である。
図 6は、 信号源切り換わり検出手段の動作原理を示す図である。
図 7は、図 2のモード管理部 2 1 1の動作モードと出力との対応を表した図であ る。 発明を実施するための最良の形態
以下、 本発明の実施の形態について図面を参照して説明する。
図 1は本発明の一実施の形態を示す。 図 1において、 クランプ回路 1 0 2は、 入 力端子 1 0 1に入力された、 コンポジット映像信号、又は Y/Cセパレート信号の Y信号など、 同期信号を含んだ映像信号に対して、 シンクチップの電圧を一定の電 圧に維持する （シンクチップクランプ)。 可変利得アンプ 1 0 3は、 制御入力によ り利得を可変にでき、クランプ回路 1 0 2からの映像信号を A G C制御部 1 1 0に よって決められた利得でもって増幅あるいは減衰させる。 AZDコンバータ 1 0 4 は、可変利得アンプ 1 0 3からの映像信号をデジタル信号に変換する。 ローパスフ ィル夕 1 0 5は、 AZDコンバータ 1 0 4からのコンポジット映像信号に含まれる 色信号を除去するものであり、同期分離回路 1 0 6の誤動作を防止するのに必要な ものである。
同期分離回路 1 0 6は、ローパスフィルタ 1 0 5を通った信号からコンポジット 同期信号を分離する。 水平 A F C (自動周波数制御） 回路 1 0 7は、 同期分離回路 1 0 6により分離されたコンポジット同期信号の位置を推定し、シンクチップの位 置およびバックポーチの位置を示す信号を出力する。シンクチップの位置あるいは バックポーチの位置を決めるのに、水平 A F C回路 1 0 7は必ずしも必要ではない が、 水平 A F C回路 1 0 7があった方が、 映像信号にノイズが含まれているとき、 誤動作する危険性が小さくなる。同期信号振幅測定回路 1 0 8は、水平同期信号が 現れる度に、 ローパスフィル夕 1 0 5を通った信号に対して、 シンクチップのレべ ルとバックポーチのレベル （すなわち、 ペデスタルレベル） を測定し、 その差を取 ることにより同期信号の振幅を測定する。無入力検出回路 1 1 1は、水平 A F C回 路 1 0 7の出力を受けて、入力端子 1 0 1に映像信号が入力されているか否かを判 定し、 入力されていれば論理ローレベル （以下 「L」 という。） を出力し、 入力さ れていなければ論理八ィレベル （以下 「H」 という。） を出力する。
他方、映像信号処理回路 1 0 9は、 A/Dコンパ一夕 1 0 4からのデジタル信号 に対して、 Y/C分離、 色復調などテレビ信号処理に必要な信号処理を行う。 映像 信号処理回路 1 0 9は、映像信号の振幅が所定の第 2の基準値より大きいかどうか を判定する回路を有する。
A G C制御部 1 1 0は、映像信号処理回路 1 0 9からの映像信号が所定の第 2の 基準値より大きいかどうかの判定出力と、同期信号振幅測定回路 1 0 8からの同期 信号の振幅とから、可変利得アンプ 1 0 3の制御値を作り出し、可変利得アンプ 1 0 3の利得を制御する。
図 2は図 1の A G C制御部 1 1 0の構成を示す。図 2において、入力端子 2 0 1 は、 図 1の映像信号処理回路 1 0 9からの信号であって、映像信号の振幅が所定の 第 2の基準値より大きいことを示す信号が入力される端子である。入力端子 2 0 2 は、図 1の同期信号振幅測定回路 1 0 8からのペデスタルレベルを表す値が入力さ れる端子である。入力端子 2 0 3は、 図 1の同期信号振幅測定回路 1 0 8からシン クチップレベルを表す値が入力される端子である。
口一パスフィルタ 2 0 5、 2 0 6は、水平周期で変化するペデスタルレベルとシ ンクチップレベルの細かい変動を除去するためのものであり、 A G Cの利得が不必 要に振動するのを防止する。 口一パスフィルタ 2 0 5、 2 0 6の出力は、 過去 1フ レームあるいは 1フィールド分（
均値になるように適切な時定数を選ぶ ローパスフィルタ 2 0 4は、その時定数が口一パスフィルタ 2 0 5より充分小さ レ^図 6に示したように、入力端子 2 0 2に印加されたペデスタルレベルが急激に 変動すると、口一パスフィルタ 2 0 4とローパスフィル夕 2 0 5の時定数の違いに より、 減算器 2 0 7の出力に差が発生する。
比較器 2 2 0は、 減算器 2 0 7の出力の絶対値を所定の第 3の基準値と比較し、 大きければ信号が切り換わったと判断し、 Hを出力する。比較器 2 2 0の出力 2 2 1は前述のように信号の切り換わりを表し、 モード管理部 2 1 1に接続される。 減算器 2 0 8は、 ローパスフィルタ 2 0 5からのペデスタルレベルと、 ローパス フィルタ 2 0 6からのシンクチップレベルとの差をとつて同期信号の振幅を求め る。
比較器 2 1 0は、減算器 2 0 8からの同期信号の振幅を、所定の第 1の基準値と 比較し、 同期信号の振幅が所定の第 1の基準値より大きい場合は、 出力 2 1 6が H になり、 同期信号の振幅が所定の第 1の基準値より小さい場合は、 出力 2 1 7が H になり、同期信号の振幅が所定の第 1の基準値と同一の場合は出力 2 1 6及び 2 1 7は Hにならない。伹し、 本実施の形態で使用している可変利得アンプ 1 0 3 (図 1 ) は、 デジタル制御型で利得の設定が離散的なため、減算器 2 0 8の出力値が所 定の第 1の基準値と同じと判断される条件に幅を持たせてある。
所定の第 1の基準値は同期信号の振幅の目標値であり、 AZDコンバ一夕 1 0 4 のビット幅あるいは信号の規格 （N T S Cあるいは P A Lなど） によって異なる。 本実施の形態では、 1 0ビットの AZDコンバータを使用しており、 NT S Cで 2 2 4、 P A Lで 2 3 6である。
モード管理部 2 1 1は、比較器 2 1 0の出力 2 1 7の論理レベルと、入力端子 2 0 1の論理レベルと、比較器 2 2 0の出力 2 2 1の論理レベルと、無入力検出回路 1 1 1 (図 1 ) の出力 2 2 2の論理レベルに基づき、 出力端子の論理レベルを、 H (第 1動作モードを表す） 又は L (第 2動作モードを表す） にする。 モード管理部 2 1 1の入力と動作モードとの対応関係を図 3に示す。 また、動作モードとモード 管理部 2 1 1の出力との対応関係を図 7に示す。 O Rゲート 2 1 2は、入力端子 2 0 1の論理レベルと、比較器 2 1 0の出力 2 1 6の論理レベルを O R演算するものである。 AN Dゲート 2 1 3は、モード管理部 2 1 1の出力の論理レベルと、比較器 2 1 0の出力 2 1 7の論理レベルを AN D演 算する。
A G C利得制御レジス夕 2 1 4は、 2つの入力端子 2 1 8 , 2 1 9をもち、 その 出力端子が可変利得アンプ 1 0 3 (図 1 )の利得制御端子に結合している。ここで、 O Rゲート 2 1 2の出力 2 1 8が Hで、 AN Dゲート 2 1 3の出力 2 1 9が Lにな ると、 A G C利得制御レジスタ 2 1 4の値が 1つ下がり、 これによつて利得設定値 が 1段階下がる （利得は減少）。 他方、 出力 2 1 8が Lで、 出力 2 1 9が Hになる と、 A G C利得制御レジス夕 2 1 4の値が 1つ上がり、 これによつて利得設定値が 1段階上がる （利得は増大)。
可変利得アンプ 1 0 3の利得を減少させるためには、同期信号の振幅が所定の第 1の基準値より大きいか、又は映像信号が所定の第 2の基準値より大きいことを要 する。他方、 可変利得アンプ 1 0 3の利得を増大させるためには、 同期信号の振幅 が所定の第 1の基準値より小さいことを要する。
次に、 図 2を参照して A G C制御部 1 1 0の動作を説明する。初期状態では、 モ —ド管理部 2 1 1は、その出力の論理レベルを Hにして、第 1動作モードにしてい る。 ここで、 同期信号の振幅が白色を表す映像信号の振幅の 2 / 5より小さい信号 が入ってきたとし、 全体的に映像信号の振幅は小さいとする。そうすると、 入力端 子 2 0 1の論理レベルは Lであり、比較器 2 1 0の出力 2 1 6の論理レベルは Lで、 出力 2 1 7の論理レベルは Hである。 これにより、 O Rゲート 2 1 2の出力の論理 レベルが Lであり、 AN Dゲート 2 1 3の出力の論理レベルが Hであるから、 A G C利得制御レジスタ 2 1 4の値が 1つ上がる。これによつて利得設定値が 1段階上 がり、 従って可変利得アンプ 1 0 3の利得が増大する。
この動作は通常は同期信号の振幅が所定の第 1の基準値になるまで続くが、白色 を表す映像信号の振幅と同期信号の振幅の比率は、規格上決められた値より同期信 号の振幅が小さいから、 同期信号の振幅が所定の第 1の基準値に達する前に、映像 信号の振幅が所定の第 2の基準値を超える。
同期信号の振幅は所定の第 1の基準値より小さく、映像信号の振幅は所定の第 2 の基準値より大きくなると、入力端子 2 0 1の論理レベルが Hになる。その結果と して、 O Rゲート 2 1 2の出力の論理レベルが Hになるが、 ANDゲートの出力 2 1 9の論理レベルが Hのままであるから、 利得の制御方向が競合する。
しかしながら、モード管理部 2 1 1は、比較器 2 2 0の出力 2 2 1の論理レベル がしで、比較器 2 1 0の出力 2 1 7の論理レベルが Hであるが、入力端子 2 0 1の 論理レベルが Lから Hに遷移したことに基づき、モードを第 1動作モードから第 2 動作モードに切り換え、 その出力の論理レベルを Lにする。
モード管理部 2 1 1の出力の論理レベルが Lになると、 O Rゲート 2 1 2の出力 2 1 8は Hのままであるが、 ANDゲート 2 1 3の出力 2 1 9の論理レベルが に なるから、 A G C利得制御レジスタ 2 1 4の値が 1つ下がる。 これによつて利得設 定値が 1段階下がり、 したがつて可変利得アンプ 1 0 3の利得が減少する。
これ以降、 同期信号の振幅が所定の第 1の基準値より小さい状態が続く限り、第 2動作モードの状態が維持され、映像信号の振幅が所定の第 2の基準値より大きく ならない限り、現在の利得設定が維持される。 これにより画面の明暗に依存する利 得変動が原因の不要なちらつきが防止できる。
第 2動作モードで動作中に、同期信号の振幅が所定の第 1の基準値より小さくな らなくなったときは、直ちに第 1動作モードに遷移し、 同期信号の振幅が所定の第 1の基準値になるように利得を制御する。すなわち、通常のシンク A G C動作を行 う。
このように、第 1動作モードと第 2動作モードを有し、 同期信号の振幅が所定の 第 1の基準値より小さい状態で、映像信号の振幅が所定の第 2の基準値より大きい 状態を検出すると、第 2動作モードに遷移し、映像信号の振幅が所定の第 1の基準 値より大きい状態が解消されるまで利得を減少させる。そして、映像信号の振幅が 所定の第 2の基準値以下にまで減衰した後は、 利得設定が維持されることにより、 画面の明暗に依存しない利得制御ができる。つまり、画面の明暗に依存した利得の 変動がないため、 画面のちらつきをおさえることができる。
なお、本実施の形態では、可変利得アンプ 1 0 3としてデジタル制御型のものを 使用した例を説明したが、この可変利得アンプ 1 0 3に代えて電圧制御型可変利得 アンプを使用し、 AG C制御部 1 1 0を DZA変換器を介してこの電圧制御型可変 利得アンプに接続するようにしても、 同等の効果を奏することができる。
また、 本実施の形態では、 利得制御動作をデジタル回路で行う例を説明したが、 このデジタル回路に代えてマイクロプロセッサを使用することにより、同様の利得 制御を行うことができる。 産業上の利用可能性
同一映像信号ソースにおいては映像の明暗に依存せず、映像信号の振幅が所定の 第 2の基準値を超えることを防止しつつ、映像信号の振幅を一定のレベルに保つこ とができる。
また、 モードを切り換えることによって、 制御の目標を 1つに限定し、 複数の制 御目標値を持つことによる制御の競合状態が発生せず、したがって安定して制御す ることができる。

Claims

請求の範囲
1 . 同期信号が重畳された映像信号を入力し、可変利得アンプを介して前記同期 信号の振幅を測定する同期信号振幅測定手段と、前記映像信号の振幅を測定する映 像信号振幅測定手段とを有する自動利得制御回路であつて、
前記同期信号振幅測定手段により測定された同期信号の振幅を所定の第 1の基 準値に保つように利得を制御するための第 1動作モードと、前記同期信号振幅測定 手段により測定された同期信号の振幅が小さくても利得を増加させず、前記映像信 号振幅測定手段により測定された映像信号の振幅が所定の第 2の基準値より大き くなつたときだけ利得を減少させるための第 2動作モードにより、前記可変利得ァ ンプを制御する制御手段を有することを特徴とする自動利得制御回路。
2 . 請求項 1の自動利得制御回路において、前記第 1動作モードで動作中に前記 同期信号振幅測定手段により測定された同期信号の振幅が所定の第 1の基準値よ り小さく、かつ前記映像信号振幅測定手段により測定された映像信号の振幅が所定 の第 2の基準値より大きい場合、 前記第 2動作モードに切り換え、 他方、 前記第 2 動作モードで動作中に前記同期信号振幅測定手段により測定された同期信号の振 幅が所定の第 1の基準値より小さくなくなった場合、前記第 2動作モードから前記 第 1動作モードに切り換える動作モード切換手段を有することを特徴とする自動 利得制御回路。
3 . 請求項 2記載の自動利得制御回路において、映像信号の無入力を検出する無 入力検出手段を備え、前記動作モード切換手段は、前記第 2動作モードで動作中に 前記無入力検出手段により無入力が検出された場合、前記第 2動作モードから前記 第 1動作モードに切り換えることを特徴とする自動利得制御回路。
4. 請求項 2記載の自動利得制御回路において、映像信号のソースの切り換わり を検出する信号源切り換わり検出手段を備え、前記動作モード切換手段は、前記第 2動作モ一ドで動作中に前記信号源切り換わり検出手段により信号源の切り換わ りが検出された場合に、前記第 2動作モ一ドから前記第 1動作モードに切り換える ことを特徴とする自動利得制御回路。
PCT/JP2004/004951 2003-04-15 2004-04-06 自動利得制御回路 WO2004093442A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04726023A EP1615430B1 (en) 2003-04-15 2004-04-06 Automatic gain control circuit
US10/552,968 US7557866B2 (en) 2003-04-15 2004-04-06 Automatic gain control circuit
JP2005505365A JP4268614B2 (ja) 2003-04-15 2004-04-06 自動利得制御回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-110851 2003-04-15
JP2003110851 2003-04-15

Publications (1)

Publication Number Publication Date
WO2004093442A1 true WO2004093442A1 (ja) 2004-10-28

Family

ID=33295968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004951 WO2004093442A1 (ja) 2003-04-15 2004-04-06 自動利得制御回路

Country Status (4)

Country Link
US (1) US7557866B2 (ja)
EP (1) EP1615430B1 (ja)
JP (1) JP4268614B2 (ja)
WO (1) WO2004093442A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4500590B2 (ja) * 2004-06-10 2010-07-14 キヤノン株式会社 信号処理装置
WO2013046486A1 (ja) * 2011-09-27 2013-04-04 パナソニック株式会社 映像復調装置
US10498303B2 (en) * 2018-02-02 2019-12-03 Analog Devices, Inc. Signal level detection and overrange signal limiter and clamp for electronic circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115812A (en) 1973-11-26 1978-09-19 Hitachi, Ltd. Automatic gain control circuit
US4204229A (en) 1977-10-21 1980-05-20 Thomson-Csf Video contrast expanding arrangement
JPS58222680A (ja) * 1982-06-21 1983-12-24 Hitachi Ltd 映像信号処理回路
GB2188501A (en) 1986-03-27 1987-09-30 Rca Corp Agc in a system for processing a video and sound signal
JPH0575895A (ja) * 1991-09-13 1993-03-26 Sony Corp 映像信号の自動利得調整回路
JPH10164458A (ja) * 1996-11-27 1998-06-19 Nippon Motorola Ltd ビデオ信号処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040090A (en) * 1976-05-07 1977-08-02 Gte Laboratories Incorporated Bias gate for noise suppression circuit
US4292598A (en) * 1978-06-01 1981-09-29 Tokyo Shibaura Denki Kabushiki Kaisha Automatic gain control circuit
JPS622783A (ja) * 1985-06-28 1987-01-08 Toshiba Corp Ａｇｃ回路
JPH0620279B2 (ja) * 1986-08-20 1994-03-16 松下電器産業株式会社 自動利得制御装置
JP2001094826A (ja) * 1999-09-24 2001-04-06 Fujitsu General Ltd 自動利得制御回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115812A (en) 1973-11-26 1978-09-19 Hitachi, Ltd. Automatic gain control circuit
US4204229A (en) 1977-10-21 1980-05-20 Thomson-Csf Video contrast expanding arrangement
JPS58222680A (ja) * 1982-06-21 1983-12-24 Hitachi Ltd 映像信号処理回路
GB2188501A (en) 1986-03-27 1987-09-30 Rca Corp Agc in a system for processing a video and sound signal
JPH0575895A (ja) * 1991-09-13 1993-03-26 Sony Corp 映像信号の自動利得調整回路
JPH10164458A (ja) * 1996-11-27 1998-06-19 Nippon Motorola Ltd ビデオ信号処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1615430A4

Also Published As

Publication number Publication date
JP4268614B2 (ja) 2009-05-27
EP1615430A1 (en) 2006-01-11
EP1615430B1 (en) 2011-08-10
US20060203128A1 (en) 2006-09-14
JPWO2004093442A1 (ja) 2006-07-13
EP1615430A4 (en) 2008-04-16
US7557866B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
JPH04271669A (ja) 階調補正装置
EP1858253B1 (en) Image correction circuit, image correction method and image display
US7701512B1 (en) System and method for improved horizontal and vertical sync pulse detection and processing
US5841488A (en) Multiple video input clamping arrangement
US5457546A (en) Video signal transient edge enhancing device and method for image processing system
JPH1198422A (ja) 映像信号判別回路
WO2004093442A1 (ja) 自動利得制御回路
JP4130929B2 (ja) ビデオ信号処理システムおよびビデオ・システム中でクロミナンス信号を処理する方法
US6943832B2 (en) Hysteresis in image processing algorithms
JPH11317888A (ja) アナログビデオデコーダ回路
US8045059B2 (en) Gain control circuit and method of controlling gain
KR100248482B1 (ko) 영상신호출력회로
JPH11289505A (ja) 映像信号処理回路
JP3727255B2 (ja) Ａｇｃ回路及び録画装置
US7423697B1 (en) Method and apparatus for AC coupling a signal while restoring DC levels
JP2002057915A (ja) Ａｇｃ回路およびその制御方法、ならびにデジタル映像信号出力装置
US7400362B1 (en) Method and apparatus to interface video signals to a decoder to compensate for droop
KR20020072052A (ko) 클램프 레벨 자동 보정 방법
JP2002354497A (ja) Ａｃｃ回路
KR0139182B1 (ko) 온스크린디스플레이 방법 및 그 장치
JP2613823B2 (ja) ホワイトバランス回路の白色検出方法
KR100209890B1 (ko) 프로젝션 tv의 컨버젼스조정회로
KR100293290B1 (ko) 시시디(ｃｃｄ) 카메라에서의 랜덤 트리거링 방법
JPH02265392A (ja) Ａｃｃ回路
JP2004015265A (ja) ゴーストリダクション機能を備えたテレビジョン受信機

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004726023

Country of ref document: EP

Ref document number: 2005505365

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10552968

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004726023

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10552968

Country of ref document: US