JP2001094826A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2001094826A JP2001094826A JP27004999A JP27004999A JP2001094826A JP 2001094826 A JP2001094826 A JP 2001094826A JP 27004999 A JP27004999 A JP 27004999A JP 27004999 A JP27004999 A JP 27004999A JP 2001094826 A JP2001094826 A JP 2001094826A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- gain control
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】入力映像信号方式に依存せず、Ａ／Ｄ変換器の
入力レンジを有効に活用でき、ＡＧＣ制御による振動を
抑制できる自動利得制御回路を提供すること。 【解決手段】 誤差検出部３０でＡ／Ｄ変換器１４の出
力信号Ｖを設定値Ｌ１と比較し、Ｌ１＜Ｖで差分を出力
し、Ｖ≦Ｌ１で０を出力し、ピークレベル判別部３２で
１ライン毎に出力信号Ｖのピークレベルを検出して設定
値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、２、３、
４の何れかを判別して判別信号１、２、３、４を出力
し、積分入力制御部３４では判別信号１、２で誤差検出
部３０の出力を出力し、判別信号３で固定値Ｋを出力
し、判別信号４で０を出力し、出力値を積分しアナログ
信号に変換して利得制御増幅器１２へ出力する。Ｖが最
適レベル範囲２（Ｌ２＜Ｖ≦Ｌ１）のときに利得保持、
高レベル範囲１（Ｌ１＜Ｖ）のときに利得減衰、低レベ
ル範囲３（Ｌ３＜Ｖ≦Ｌ２）のときに利得増幅する。
入力レンジを有効に活用でき、ＡＧＣ制御による振動を
抑制できる自動利得制御回路を提供すること。 【解決手段】 誤差検出部３０でＡ／Ｄ変換器１４の出
力信号Ｖを設定値Ｌ１と比較し、Ｌ１＜Ｖで差分を出力
し、Ｖ≦Ｌ１で０を出力し、ピークレベル判別部３２で
１ライン毎に出力信号Ｖのピークレベルを検出して設定
値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、２、３、
４の何れかを判別して判別信号１、２、３、４を出力
し、積分入力制御部３４では判別信号１、２で誤差検出
部３０の出力を出力し、判別信号３で固定値Ｋを出力
し、判別信号４で０を出力し、出力値を積分しアナログ
信号に変換して利得制御増幅器１２へ出力する。Ｖが最
適レベル範囲２（Ｌ２＜Ｖ≦Ｌ１）のときに利得保持、
高レベル範囲１（Ｌ１＜Ｖ）のときに利得減衰、低レベ
ル範囲３（Ｌ３＜Ｖ≦Ｌ２）のときに利得増幅する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログの入力映
像信号を利得制御電圧に応じた増幅度で増幅して出力す
る利得制御増幅器（ゲインコントロールアンプ）を具備
し、入力映像信号のレベル変動に応じて利得制御増幅器
の増幅度を制御する自動利得制御回路に関するものであ
る。
像信号を利得制御電圧に応じた増幅度で増幅して出力す
る利得制御増幅器（ゲインコントロールアンプ）を具備
し、入力映像信号のレベル変動に応じて利得制御増幅器
の増幅度を制御する自動利得制御回路に関するものであ
る。
【０００２】
【従来の技術】従来の自動利得制御回路は、図４に示す
ように、入力端子１０に入力したアナログの映像信号を
利得制御可能に増幅して出力する利得制御増幅器１２
と、この利得制御増幅器１２の出力側に順次結合された
Ａ／Ｄ（アナログ／ディジタル）変換器１４、利得制御
部１６及びＤ／Ａ（ディジタル／アナログ）変換器１８
とで構成され、利得制御部１６が入力映像信号に含まれ
る同期信号の最低レベルを検出して基準レベルＥｒと比
較し、検出レベルを基準レベルＥｒと一致させるための
利得制御信号をＤ／Ａ変換器１８を介して利得制御増幅
器１２へ出力することによって、入力端子１０に入力し
た映像信号のレベルが変動してもＡ／Ｄ変換器１４から
映像処理ブロック２０へ出力する映像信号のピークレベ
ルが常に一定の望ましいピークレベルＶｒとなるように
制御していた。
ように、入力端子１０に入力したアナログの映像信号を
利得制御可能に増幅して出力する利得制御増幅器１２
と、この利得制御増幅器１２の出力側に順次結合された
Ａ／Ｄ（アナログ／ディジタル）変換器１４、利得制御
部１６及びＤ／Ａ（ディジタル／アナログ）変換器１８
とで構成され、利得制御部１６が入力映像信号に含まれ
る同期信号の最低レベルを検出して基準レベルＥｒと比
較し、検出レベルを基準レベルＥｒと一致させるための
利得制御信号をＤ／Ａ変換器１８を介して利得制御増幅
器１２へ出力することによって、入力端子１０に入力し
た映像信号のレベルが変動してもＡ／Ｄ変換器１４から
映像処理ブロック２０へ出力する映像信号のピークレベ
ルが常に一定の望ましいピークレベルＶｒとなるように
制御していた。
【０００３】例えば、図５の（ａ）に示すように、入力
端子１０に入力した映像信号のピークレベルがＶｒより
大きいときには、同期信号の最低レベルもＥｒより低い
ので利得制御増幅器１２へ出力する利得制御信号を小さ
くして増幅率を下げる（減衰する）。また、図５（ｂ）
に示すように、入力端子１０に入力した映像信号のピー
クレベルがＶｒより小さいときには、同期信号の最低レ
ベルもＥｒより高いので利得制御増幅器１２へ出力する
利得制御信号を大きくして増幅率を上げる（増幅す
る）。このような増幅率を上下する制御によって、Ａ／
Ｄ変換器１４から映像処理ブロック２０へ出力する映像
信号のピークレベルが常にＶｒとなるようにしていた。
端子１０に入力した映像信号のピークレベルがＶｒより
大きいときには、同期信号の最低レベルもＥｒより低い
ので利得制御増幅器１２へ出力する利得制御信号を小さ
くして増幅率を下げる（減衰する）。また、図５（ｂ）
に示すように、入力端子１０に入力した映像信号のピー
クレベルがＶｒより小さいときには、同期信号の最低レ
ベルもＥｒより高いので利得制御増幅器１２へ出力する
利得制御信号を大きくして増幅率を上げる（増幅す
る）。このような増幅率を上下する制御によって、Ａ／
Ｄ変換器１４から映像処理ブロック２０へ出力する映像
信号のピークレベルが常にＶｒとなるようにしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、図４に
示した従来例では、利得制御部１６が同期信号（例えば
水平同期信号）の最低レベルを検出して基準レベルＥｒ
と比較し、検出レベルを基準レベルＥｒと一致させるた
めの利得制御信号を利得制御増幅器１２へ出力する制御
をしていたので、入力映像信号の方式や入力映像信号源
の相違により同期信号の最低レベルにバラツキがある
と、白レベルピークにバラツキが生じ、Ａ／Ｄ変換器１
４の入力レンジを有効に活用できないという問題点があ
った。
示した従来例では、利得制御部１６が同期信号（例えば
水平同期信号）の最低レベルを検出して基準レベルＥｒ
と比較し、検出レベルを基準レベルＥｒと一致させるた
めの利得制御信号を利得制御増幅器１２へ出力する制御
をしていたので、入力映像信号の方式や入力映像信号源
の相違により同期信号の最低レベルにバラツキがある
と、白レベルピークにバラツキが生じ、Ａ／Ｄ変換器１
４の入力レンジを有効に活用できないという問題点があ
った。
【０００５】例えば、ＮＴＳＣ（National TV System C
ommittee）方式の映像信号、ＰＡＬ（Phase Alternatio
n by Line）方式の映像信号、ビデオデッキからの映像
信号等の入力映像信号の方式の違いや、放送波映像信
号、ビデオデッキからの映像信号等の入力映像信号源の
違いによって、映像信号と同期信号の大きさの比率が相
違するため、同期信号の最低レベルを基準レベルＥｒと
一致させる制御をしても、Ａ／Ｄ変換器１４から映像処
理ブロック２０へ出力する映像信号にバラツキが生じる
という問題点があった。
ommittee）方式の映像信号、ＰＡＬ（Phase Alternatio
n by Line）方式の映像信号、ビデオデッキからの映像
信号等の入力映像信号の方式の違いや、放送波映像信
号、ビデオデッキからの映像信号等の入力映像信号源の
違いによって、映像信号と同期信号の大きさの比率が相
違するため、同期信号の最低レベルを基準レベルＥｒと
一致させる制御をしても、Ａ／Ｄ変換器１４から映像処
理ブロック２０へ出力する映像信号にバラツキが生じる
という問題点があった。
【０００６】また、パソコン（パーソナルコンピュー
タ）のＲ、Ｇ、Ｂ信号のように同期信号が含まれていな
い入力映像信号に対してはＡＧＣ（自動利得制御）動作
を行うことができないという問題点があった。
タ）のＲ、Ｇ、Ｂ信号のように同期信号が含まれていな
い入力映像信号に対してはＡＧＣ（自動利得制御）動作
を行うことができないという問題点があった。
【０００７】また、同期信号の最低レベルが基準レベル
Ｅｒより高いか否かで利得制御増幅器１２の増幅率を制
御していたので、利得制御増幅器１２の利得傾度が大き
くなった場合や利得制御電圧範囲が広くなった場合など
に、利得制御電圧にループ振動が生じて利得制御増幅器
１２から出力する映像信号に不要な振動波形が現われる
という問題点があった。
Ｅｒより高いか否かで利得制御増幅器１２の増幅率を制
御していたので、利得制御増幅器１２の利得傾度が大き
くなった場合や利得制御電圧範囲が広くなった場合など
に、利得制御電圧にループ振動が生じて利得制御増幅器
１２から出力する映像信号に不要な振動波形が現われる
という問題点があった。
【０００８】本発明は上述の問題点に鑑みなされたもの
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、適切なＡＧＣ動作を行うことのでき
る自動利得制御回路を提供することを目的とするもので
ある。また、同期信号が含まれていない入力映像信号に
対しても適切なＡＧＣ動作を行うことができるようにす
ることを目的とする。また、ＡＧＣ動作によって利得制
御増幅器から出力する映像信号に不要な振動波形が現わ
れをないようにすることを目的とする。
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、適切なＡＧＣ動作を行うことのでき
る自動利得制御回路を提供することを目的とするもので
ある。また、同期信号が含まれていない入力映像信号に
対しても適切なＡＧＣ動作を行うことができるようにす
ることを目的とする。また、ＡＧＣ動作によって利得制
御増幅器から出力する映像信号に不要な振動波形が現わ
れをないようにすることを目的とする。
【０００９】
【課題を解決するための手段】発明による自動利得制御
回路は、アナログの入力映像信号を利得制御電圧に応じ
た増幅度で増幅して出力する利得制御増幅器と、この利
得制御増幅器の出力信号をディジタル信号に変換して出
力するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力信号Ｖ
をレベル設定値Ｌ１と比較し、レベル設定値Ｌ１を超え
たときには差分を出力し、超えないときには０を出力す
る誤差検出部と、一定期間毎にＡ／Ｄ変換器の出力信号
Ｖのピークレベルを検出してレベル設定値Ｌ１、Ｌ２、
Ｌ３（Ｌ３＜Ｌ２＜Ｌ１）と比較し、レベル範囲１（Ｌ
１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦Ｌ
２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して判別
信号１、２、３又は４を出力するピークレベル判別部
と、このピークレベル判別部の出力が判別信号１、２の
ときには誤差検出部の出力をそのまま出力し、判別信号
３のときには予め設定された固定値Ｋ（≠０）を出力
し、判別信号４のときには０を出力する積分入力制御部
と、この積分入力制御部の出力値を積分する積分器と、
この積分器の積分値をアナログ信号に変換し利得制御電
圧として利得制御増幅器へ出力するＤ／Ａ変換器とを具
備してなることを特徴とするものである。
回路は、アナログの入力映像信号を利得制御電圧に応じ
た増幅度で増幅して出力する利得制御増幅器と、この利
得制御増幅器の出力信号をディジタル信号に変換して出
力するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力信号Ｖ
をレベル設定値Ｌ１と比較し、レベル設定値Ｌ１を超え
たときには差分を出力し、超えないときには０を出力す
る誤差検出部と、一定期間毎にＡ／Ｄ変換器の出力信号
Ｖのピークレベルを検出してレベル設定値Ｌ１、Ｌ２、
Ｌ３（Ｌ３＜Ｌ２＜Ｌ１）と比較し、レベル範囲１（Ｌ
１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦Ｌ
２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して判別
信号１、２、３又は４を出力するピークレベル判別部
と、このピークレベル判別部の出力が判別信号１、２の
ときには誤差検出部の出力をそのまま出力し、判別信号
３のときには予め設定された固定値Ｋ（≠０）を出力
し、判別信号４のときには０を出力する積分入力制御部
と、この積分入力制御部の出力値を積分する積分器と、
この積分器の積分値をアナログ信号に変換し利得制御電
圧として利得制御増幅器へ出力するＤ／Ａ変換器とを具
備してなることを特徴とするものである。
【００１０】誤差検出部では、Ａ／Ｄ変換器の出力信号
Ｖがレベル設定値Ｌ１を超えているときには差分が出力
し、超えていないときには０が出力する。ピークレベル
判別部では、一定期間毎に、Ａ／Ｄ変換器の出力信号Ｖ
のピークレベルが検出されレベル設定値Ｌ１、Ｌ２、Ｌ
３と比較され、レベル範囲１、２、３又は４の何れにあ
るかが判別され、判別信号１、２、３又は４が出力す
る。積分入力制御部では、判別信号１、２のときには誤
差検出部の出力がそのまま出力し、判別信号３のときに
は固定値Ｋが出力し、判別信号４のときには０が出力
し、この出力が積分器で積分され、この積分値がＤ／Ａ
変換器でアナログ信号に変換され利得制御電圧として利
得制御増幅器へ出力する。このため、Ａ／Ｄ変換器の出
力信号Ｖのピークレベルが最適なレベル範囲２（Ｌ２＜
Ｖ≦Ｌ１）のときには利得制御増幅器の利得が保持さ
れ、高いレベル範囲１（Ｌ１＜Ｖ）のときには利得が低
下し、低いレベル範囲３（Ｌ３＜Ｖ≦Ｌ２）のときには
利得が増加し、さらに低いレベル範囲４（Ｖ＜Ｌ３）で
は利得が保持されるので、入力映像信号の方式によらな
いＡＧＣ制御ができ、Ａ／Ｄ変換器の入力レンジを有効
に使用でき、ＡＧＣ制御による振動の発生を抑え、暗い
画面の映像信号の利得上昇を回避することができる。
Ｖがレベル設定値Ｌ１を超えているときには差分が出力
し、超えていないときには０が出力する。ピークレベル
判別部では、一定期間毎に、Ａ／Ｄ変換器の出力信号Ｖ
のピークレベルが検出されレベル設定値Ｌ１、Ｌ２、Ｌ
３と比較され、レベル範囲１、２、３又は４の何れにあ
るかが判別され、判別信号１、２、３又は４が出力す
る。積分入力制御部では、判別信号１、２のときには誤
差検出部の出力がそのまま出力し、判別信号３のときに
は固定値Ｋが出力し、判別信号４のときには０が出力
し、この出力が積分器で積分され、この積分値がＤ／Ａ
変換器でアナログ信号に変換され利得制御電圧として利
得制御増幅器へ出力する。このため、Ａ／Ｄ変換器の出
力信号Ｖのピークレベルが最適なレベル範囲２（Ｌ２＜
Ｖ≦Ｌ１）のときには利得制御増幅器の利得が保持さ
れ、高いレベル範囲１（Ｌ１＜Ｖ）のときには利得が低
下し、低いレベル範囲３（Ｌ３＜Ｖ≦Ｌ２）のときには
利得が増加し、さらに低いレベル範囲４（Ｖ＜Ｌ３）で
は利得が保持されるので、入力映像信号の方式によらな
いＡＧＣ制御ができ、Ａ／Ｄ変換器の入力レンジを有効
に使用でき、ＡＧＣ制御による振動の発生を抑え、暗い
画面の映像信号の利得上昇を回避することができる。
【００１１】各フレーム画面の各ラインに沿った輝度レ
ベル変化に不自然さが現われないようにするために、ピ
ークレベル判別部を、１ライン期間毎にＡ／Ｄ変換器の
出力信号Ｖのピークレベルを検出してレベル設定値Ｌ
１、Ｌ２、Ｌ３と比較し、レベル範囲１、２又は３の何
れにあるかを判別して判別信号１、２、３又は４を出力
するように構成する。
ベル変化に不自然さが現われないようにするために、ピ
ークレベル判別部を、１ライン期間毎にＡ／Ｄ変換器の
出力信号Ｖのピークレベルを検出してレベル設定値Ｌ
１、Ｌ２、Ｌ３と比較し、レベル範囲１、２又は３の何
れにあるかを判別して判別信号１、２、３又は４を出力
するように構成する。
【００１２】各フレーム画面のライン間の輝度レベル変
化に不自然さが現われないようにするために、ピークレ
ベル判別部を、レベル判別部を、１フレーム期間毎にＡ
／Ｄ変換器の出力信号Ｖのピークレベルを検出してレベ
ル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、２
又は３の何れにあるかを判別して判別信号１、２、３又
は４を出力するように構成する。
化に不自然さが現われないようにするために、ピークレ
ベル判別部を、レベル判別部を、１フレーム期間毎にＡ
／Ｄ変換器の出力信号Ｖのピークレベルを検出してレベ
ル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、２
又は３の何れにあるかを判別して判別信号１、２、３又
は４を出力するように構成する。
【００１３】ＡＧＣ制御特性を外部から可変できるよう
にするために、ピークレベル判別部のレベル設定値Ｌ
１、Ｌ２、Ｌ３を外部から可変可能に設定する構成とす
る。
にするために、ピークレベル判別部のレベル設定値Ｌ
１、Ｌ２、Ｌ３を外部から可変可能に設定する構成とす
る。
【００１４】ＡＧＣ応答特性を外部から可変できるよう
にするために、積分入力制御部の固定値Ｋを外部から可
変可能に設定する構成とする。
にするために、積分入力制御部の固定値Ｋを外部から可
変可能に設定する構成とする。
【００１５】
【発明の実施の形態】本発明による自動利得制御回路の
一実施形態例を図１を用いて説明する。図１において図
４と同一部分は同一符号とする。図１において、１０は
映像信号の入力端子で、この入力端子１０には利得制御
増幅器１２及びＡ／Ｄ変換器１４が順次結合するととも
に、前記Ａ／Ｄ変換器１４の出力側には映像処理ブロッ
ク２０が結合している。前記Ａ／Ｄ変換器１４の出力側
には、誤差検出部３０及びピークレベル判別部３２が並
列的に結合し、この誤差検出部３０及びピークレベル判
別部３２の出力側には積分入力制御部３４及び積分器３
６が順次結合し、この積分器３６の出力側はＤ／Ａ変換
器１８を介して前記利得制御増幅器１２に結合してい
る。
一実施形態例を図１を用いて説明する。図１において図
４と同一部分は同一符号とする。図１において、１０は
映像信号の入力端子で、この入力端子１０には利得制御
増幅器１２及びＡ／Ｄ変換器１４が順次結合するととも
に、前記Ａ／Ｄ変換器１４の出力側には映像処理ブロッ
ク２０が結合している。前記Ａ／Ｄ変換器１４の出力側
には、誤差検出部３０及びピークレベル判別部３２が並
列的に結合し、この誤差検出部３０及びピークレベル判
別部３２の出力側には積分入力制御部３４及び積分器３
６が順次結合し、この積分器３６の出力側はＤ／Ａ変換
器１８を介して前記利得制御増幅器１２に結合してい
る。
【００１６】前記誤差検出部３０は、前記Ａ／Ｄ変換器
１４の出力信号Ｖをピークレベル設定値Ｌ１と比較し、
このピークレベル設定値Ｌ１を超えたときには差分Ｄ
（＝Ｖ−Ｌ１＜０）を出力し、超えないときには０を出
力する。このレベル設定値Ｌ１は外部から変えることが
できるように構成されている。
１４の出力信号Ｖをピークレベル設定値Ｌ１と比較し、
このピークレベル設定値Ｌ１を超えたときには差分Ｄ
（＝Ｖ−Ｌ１＜０）を出力し、超えないときには０を出
力する。このレベル設定値Ｌ１は外部から変えることが
できるように構成されている。
【００１７】前記ピークレベル判別部３２は、１ライン
（１水平周期）毎に前記Ａ／Ｄ変換器１４の出力信号Ｖ
のピークレベルを検出してピークレベル設定値Ｌ１、ピ
ーク下限レベル設定値Ｌ２（Ｌ２＜Ｌ１）、制御下限レ
ベル設定値Ｌ３（Ｌ３＜Ｌ２）と比較し、レベル範囲１
（Ｌ１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦
Ｌ２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して対
応した判別信号１、２、３又は４を出力する。このレベ
ル設定値Ｌ１、Ｌ２、Ｌ３は外部から変えることができ
るように構成されている。
（１水平周期）毎に前記Ａ／Ｄ変換器１４の出力信号Ｖ
のピークレベルを検出してピークレベル設定値Ｌ１、ピ
ーク下限レベル設定値Ｌ２（Ｌ２＜Ｌ１）、制御下限レ
ベル設定値Ｌ３（Ｌ３＜Ｌ２）と比較し、レベル範囲１
（Ｌ１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦
Ｌ２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して対
応した判別信号１、２、３又は４を出力する。このレベ
ル設定値Ｌ１、Ｌ２、Ｌ３は外部から変えることができ
るように構成されている。
【００１８】前記積分入力制御部３４は、前記ピークレ
ベル判別部３２の出力が判別信号１、２のときには前記
誤差検出部３０の出力をそのまま出力し、判別信号３の
ときには予め設定された固定値Ｋ（Ｋ＞０）を出力し、
判別信号４のときには０を出力する。
ベル判別部３２の出力が判別信号１、２のときには前記
誤差検出部３０の出力をそのまま出力し、判別信号３の
ときには予め設定された固定値Ｋ（Ｋ＞０）を出力し、
判別信号４のときには０を出力する。
【００１９】前記積分器３６は、前記積分入力制御部３
４の出力値を積分して出力する。具体的には、積分入力
制御部３４の出力値が差分Ｄのときには現在値Ｇ（制御
当初は初期値）に差分Ｄ（Ｄ＜０）を加算した値Ｇ＋Ｄ
（Ｇ＋Ｄ＜Ｇ）を出力し、積分入力制御部３４の出力値
が０のときには現在値Ｇをそのまま出力し、積分入力制
御部３４の出力値が固定値Ｋ（Ｋ＞０）のときには現在
値Ｇに固定値Ｋを加算した値Ｇ＋Ｋ（Ｇ＋Ｋ＞Ｇ）を出
力する。
４の出力値を積分して出力する。具体的には、積分入力
制御部３４の出力値が差分Ｄのときには現在値Ｇ（制御
当初は初期値）に差分Ｄ（Ｄ＜０）を加算した値Ｇ＋Ｄ
（Ｇ＋Ｄ＜Ｇ）を出力し、積分入力制御部３４の出力値
が０のときには現在値Ｇをそのまま出力し、積分入力制
御部３４の出力値が固定値Ｋ（Ｋ＞０）のときには現在
値Ｇに固定値Ｋを加算した値Ｇ＋Ｋ（Ｇ＋Ｋ＞Ｇ）を出
力する。
【００２０】前記Ｄ／Ａ変換器１８は、前記積分器３６
の出力値をアナログ信号に変換し利得制御電圧として前
記利得制御増幅器１２へ出力する。
の出力値をアナログ信号に変換し利得制御電圧として前
記利得制御増幅器１２へ出力する。
【００２１】つぎに、図１に示した実施形態例の作用を
図２及び図３を併用して説明する。 （１）入力端子１０に入力した映像信号（例えばテレビ
信号）は、利得制御増幅器１２によって利得制御電圧に
応じた増幅度で増幅され、Ａ／Ｄ変換器１４でディジタ
ル信号に変換され、映像処理ブロック２０、誤差検出部
３０及びピークレベル判別部３２に入力する。
図２及び図３を併用して説明する。 （１）入力端子１０に入力した映像信号（例えばテレビ
信号）は、利得制御増幅器１２によって利得制御電圧に
応じた増幅度で増幅され、Ａ／Ｄ変換器１４でディジタ
ル信号に変換され、映像処理ブロック２０、誤差検出部
３０及びピークレベル判別部３２に入力する。
【００２２】（２）誤差検出部３０では、Ａ／Ｄ変換器
１４の出力信号Ｖをレベル設定値Ｌ１と比較し、このレ
ベル設定値Ｌ１を超えたときには差分Ｄ（Ｄ＝Ｖ−Ｌ１
＜０）を出力し、超えないときには０を出力する。
１４の出力信号Ｖをレベル設定値Ｌ１と比較し、このレ
ベル設定値Ｌ１を超えたときには差分Ｄ（Ｄ＝Ｖ−Ｌ１
＜０）を出力し、超えないときには０を出力する。
【００２３】（３）ピークレベル判別部３２では、１ラ
イン毎にＡ／Ｄ変換器１４の出力信号Ｖのピークレベル
を検出してレベル設定値Ｌ１、Ｌ２、Ｌ３（Ｌ３＜Ｌ２
＜Ｌ１）と比較し、図２に示すレベル範囲１（Ｌ１＜
Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦Ｌ２）又
は４（Ｖ≦Ｌ３）の何れにあるかを判別して判別信号
１、２、３又は４を出力する。図２において、実線のＶ
１はピークレベルがレベル設定値Ｌ１を超えている映像
信号Ｖを示し、点線のＶ２はピークレベルがレベル設定
値Ｌ２を超えＬ１以下の映像信号Ｖを示し、１点鎖線の
Ｖ３はピークレベルがレベル設定値Ｌ３を超えＬ２以下
の映像信号Ｖを示し、２点鎖線のＶ４はピークレベルが
レベル設定値Ｌ３以下の映像信号Ｖを示す。
イン毎にＡ／Ｄ変換器１４の出力信号Ｖのピークレベル
を検出してレベル設定値Ｌ１、Ｌ２、Ｌ３（Ｌ３＜Ｌ２
＜Ｌ１）と比較し、図２に示すレベル範囲１（Ｌ１＜
Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦Ｌ２）又
は４（Ｖ≦Ｌ３）の何れにあるかを判別して判別信号
１、２、３又は４を出力する。図２において、実線のＶ
１はピークレベルがレベル設定値Ｌ１を超えている映像
信号Ｖを示し、点線のＶ２はピークレベルがレベル設定
値Ｌ２を超えＬ１以下の映像信号Ｖを示し、１点鎖線の
Ｖ３はピークレベルがレベル設定値Ｌ３を超えＬ２以下
の映像信号Ｖを示し、２点鎖線のＶ４はピークレベルが
レベル設定値Ｌ３以下の映像信号Ｖを示す。
【００２４】（４）積分入力制御部３４では、ピークレ
ベル判別部３２の出力が判別信号１、２のときには誤差
検出部３０の出力をそのまま出力し、判別信号３のとき
には予め設定された固定値Ｋを出力し、判別信号４のと
きには０を出力する。
ベル判別部３２の出力が判別信号１、２のときには誤差
検出部３０の出力をそのまま出力し、判別信号３のとき
には予め設定された固定値Ｋを出力し、判別信号４のと
きには０を出力する。
【００２５】（５）積分器３６は、積分入力制御部３４
の出力値を積分して出力する。具体的には、積分入力制
御部３４の出力値が差分Ｄのときには現在値Ｇ（制御当
初は初期値）に差分Ｄ（Ｄ＜０）を加算した値Ｇ＋Ｄ
（Ｇ＋Ｄ＜Ｇ）を出力し、積分入力制御部３４の出力値
が０のときには現在値Ｇをそのまま出力し、積分入力制
御部３４の出力値が固定値Ｋ（Ｋ＞０）のときには現在
値Ｇに固定値Ｋを加算した値Ｇ＋Ｋ（Ｇ＋Ｋ＞Ｇ）を出
力する。Ｄ／Ａ変換器１８は、積分器３６の出力値をア
ナログ信号に変換し利得制御電圧として前記利得制御増
幅器１２へ出力する。
の出力値を積分して出力する。具体的には、積分入力制
御部３４の出力値が差分Ｄのときには現在値Ｇ（制御当
初は初期値）に差分Ｄ（Ｄ＜０）を加算した値Ｇ＋Ｄ
（Ｇ＋Ｄ＜Ｇ）を出力し、積分入力制御部３４の出力値
が０のときには現在値Ｇをそのまま出力し、積分入力制
御部３４の出力値が固定値Ｋ（Ｋ＞０）のときには現在
値Ｇに固定値Ｋを加算した値Ｇ＋Ｋ（Ｇ＋Ｋ＞Ｇ）を出
力する。Ｄ／Ａ変換器１８は、積分器３６の出力値をア
ナログ信号に変換し利得制御電圧として前記利得制御増
幅器１２へ出力する。
【００２６】（６）したがって、Ａ／Ｄ変換器１４の出
力信号Ｖのピークレベルがレベル範囲１（Ｌ１＜Ｖ）の
ラインについては、利得制御増幅器１２の利得減衰によ
って、図３（ａ）に示すように出力信号Ｖのピークレベ
ルがレベル設定値Ｌ１の一定値に制御されて映像処理ブ
ロック２０へ供給される。また、Ａ／Ｄ変換器１４の出
力信号Ｖのピークレベルがレベル範囲３（Ｌ３＜Ｖ≦Ｌ
２）のラインについては、利得制御増幅器１２の利得増
幅によって、図３（ｂ）に示すように出力信号Ｖのピー
クレベルがレベル設定値Ｌ２の一定値に制御されて映像
処理ブロック２０へ供給される。Ａ／Ｄ変換器１４の出
力信号Ｖのピークレベルがレベル範囲２（Ｌ２＜Ｖ≦Ｌ
１）又は４（Ｖ≦Ｌ３）のラインについては、利得制御
増幅器１２の利得が変化せず出力信号Ｖがそのまま映像
処理ブロック２０へ供給される。
力信号Ｖのピークレベルがレベル範囲１（Ｌ１＜Ｖ）の
ラインについては、利得制御増幅器１２の利得減衰によ
って、図３（ａ）に示すように出力信号Ｖのピークレベ
ルがレベル設定値Ｌ１の一定値に制御されて映像処理ブ
ロック２０へ供給される。また、Ａ／Ｄ変換器１４の出
力信号Ｖのピークレベルがレベル範囲３（Ｌ３＜Ｖ≦Ｌ
２）のラインについては、利得制御増幅器１２の利得増
幅によって、図３（ｂ）に示すように出力信号Ｖのピー
クレベルがレベル設定値Ｌ２の一定値に制御されて映像
処理ブロック２０へ供給される。Ａ／Ｄ変換器１４の出
力信号Ｖのピークレベルがレベル範囲２（Ｌ２＜Ｖ≦Ｌ
１）又は４（Ｖ≦Ｌ３）のラインについては、利得制御
増幅器１２の利得が変化せず出力信号Ｖがそのまま映像
処理ブロック２０へ供給される。
【００２７】前記実施形態例では、積分入力制御部は、
その固定値Ｋが回路内部において予め固定的に設定され
た値の場合について説明したが、本発明はこれに限るも
のでなく、その固定値Ｋが外部から可変可能に設定され
る構成とした場合についても利用することができる。こ
の場合ＡＧＣ応答特性を外部から可変することができ
る。
その固定値Ｋが回路内部において予め固定的に設定され
た値の場合について説明したが、本発明はこれに限るも
のでなく、その固定値Ｋが外部から可変可能に設定され
る構成とした場合についても利用することができる。こ
の場合ＡＧＣ応答特性を外部から可変することができ
る。
【００２８】前記実施形態例では、ピークレベル判別部
は、ＡＧＣ制御特性を外部から変えることができるよう
にするために、そのレベル設定値Ｌ１、Ｌ２、Ｌ３を外
部から可変できるように構成した場合について説明した
が、本発明はこれに限るものでなく、回路内部において
予め固定的に設定された場合についても利用することが
できる。
は、ＡＧＣ制御特性を外部から変えることができるよう
にするために、そのレベル設定値Ｌ１、Ｌ２、Ｌ３を外
部から可変できるように構成した場合について説明した
が、本発明はこれに限るものでなく、回路内部において
予め固定的に設定された場合についても利用することが
できる。
【００２９】前記実施形態例では、各フレーム画面の各
ラインに沿った輝度レベル変化に不自然さが現われない
ようにするために、ピークレベル判別部は、１ライン期
間毎にＡ／Ｄ変換器の出力信号Ｖのピークレベルを検出
してレベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範
囲１、２、３又は４の何れにあるかを判別して判別信号
１、２、３又は４を出力するように構成したが、本発明
はこれに限るものでなく、一定期間毎にＡ／Ｄ変換器の
出力信号Ｖのピークレベルを検出してレベル設定値Ｌ
１、Ｌ２、Ｌ３と比較し、レベル範囲１、２、３又は４
の何れにあるかを判別して判別信号１、２、３又は４を
出力するものであればよい。
ラインに沿った輝度レベル変化に不自然さが現われない
ようにするために、ピークレベル判別部は、１ライン期
間毎にＡ／Ｄ変換器の出力信号Ｖのピークレベルを検出
してレベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範
囲１、２、３又は４の何れにあるかを判別して判別信号
１、２、３又は４を出力するように構成したが、本発明
はこれに限るものでなく、一定期間毎にＡ／Ｄ変換器の
出力信号Ｖのピークレベルを検出してレベル設定値Ｌ
１、Ｌ２、Ｌ３と比較し、レベル範囲１、２、３又は４
の何れにあるかを判別して判別信号１、２、３又は４を
出力するものであればよい。
【００３０】例えば、ピークレベル判別部は、１フレー
ム期間毎にＡ／Ｄ変換器の出力信号Ｖのピークレベルを
検出してレベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベ
ル範囲１、２、３又は４の何れにあるかを判別して判別
信号１、２、３又は４を出力するように構成した場合に
ついても利用することができる。この場合、各フレーム
画面のライン間の輝度レベル変化に不自然さが現われな
いようにすることができる。
ム期間毎にＡ／Ｄ変換器の出力信号Ｖのピークレベルを
検出してレベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベ
ル範囲１、２、３又は４の何れにあるかを判別して判別
信号１、２、３又は４を出力するように構成した場合に
ついても利用することができる。この場合、各フレーム
画面のライン間の輝度レベル変化に不自然さが現われな
いようにすることができる。
【００３１】
【発明の効果】発明による自動利得制御回路は、アナロ
グの入力映像信号を増幅する利得制御増幅器と、その出
力信号をディジタル信号に変換するＡ／Ｄ変換器と、そ
の出力信号Ｖをピークレベル設定値Ｌ１と比較し、レベ
ル設定値Ｌ１を超えたときには差分を出力し、超えない
ときには０を出力する誤差検出部と、一定期間毎に出力
信号Ｖのピークレベルを検出してレベル設定値Ｌ１、Ｌ
２、Ｌ３（Ｌ３＜Ｌ２＜Ｌ１）と比較し、レベル範囲１
（Ｌ１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦
Ｌ２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して判
別信号１、２、３又は４を出力するピークレベル判別部
と、判別信号１、２のときには誤差検出部の出力をその
まま出力し、判別信号３のときには予め設定された固定
値Ｋを出力し、判別信号４のときには０を出力する積分
入力制御部と、その出力値を積分する積分器と、その積
分値をアナログ信号に変換し利得制御電圧として利得制
御増幅器へ出力するＤ／Ａ変換器とを具備し、Ａ／Ｄ変
換器の出力信号Ｖのピークレベルが最適なレベル範囲２
（Ｌ２＜Ｖ≦Ｌ１）のときには利得制御増幅器の利得を
保持し、高いレベル範囲１（Ｌ１＜Ｖ）のときには利得
制御増幅器の利得を減衰させ、低いレベル範囲３（Ｌ３
＜Ｖ≦Ｌ２）のときには利得を増幅させ、さらに低いレ
ベル範囲（Ｖ≦Ｌ３）のときには利得を保持するように
構成したので、入力映像信号方式によらないＡＧＣ制御
ができ、Ａ／Ｄ変換器の入力レンジを有効に使用でき、
ＡＧＣ制御による振動の発生を抑え、暗い画面の映像信
号の利得上昇を回避できる。
グの入力映像信号を増幅する利得制御増幅器と、その出
力信号をディジタル信号に変換するＡ／Ｄ変換器と、そ
の出力信号Ｖをピークレベル設定値Ｌ１と比較し、レベ
ル設定値Ｌ１を超えたときには差分を出力し、超えない
ときには０を出力する誤差検出部と、一定期間毎に出力
信号Ｖのピークレベルを検出してレベル設定値Ｌ１、Ｌ
２、Ｌ３（Ｌ３＜Ｌ２＜Ｌ１）と比較し、レベル範囲１
（Ｌ１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、３（Ｌ３＜Ｖ≦
Ｌ２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別して判
別信号１、２、３又は４を出力するピークレベル判別部
と、判別信号１、２のときには誤差検出部の出力をその
まま出力し、判別信号３のときには予め設定された固定
値Ｋを出力し、判別信号４のときには０を出力する積分
入力制御部と、その出力値を積分する積分器と、その積
分値をアナログ信号に変換し利得制御電圧として利得制
御増幅器へ出力するＤ／Ａ変換器とを具備し、Ａ／Ｄ変
換器の出力信号Ｖのピークレベルが最適なレベル範囲２
（Ｌ２＜Ｖ≦Ｌ１）のときには利得制御増幅器の利得を
保持し、高いレベル範囲１（Ｌ１＜Ｖ）のときには利得
制御増幅器の利得を減衰させ、低いレベル範囲３（Ｌ３
＜Ｖ≦Ｌ２）のときには利得を増幅させ、さらに低いレ
ベル範囲（Ｖ≦Ｌ３）のときには利得を保持するように
構成したので、入力映像信号方式によらないＡＧＣ制御
ができ、Ａ／Ｄ変換器の入力レンジを有効に使用でき、
ＡＧＣ制御による振動の発生を抑え、暗い画面の映像信
号の利得上昇を回避できる。
【００３２】ピークレベル判別部を、１ライン期間毎に
Ａ／Ｄ変換器の出力信号Ｖのピークレベルを検出してレ
ベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、
２、３又は４の何れにあるかを判別して判別信号１、
２、３又は４を出力するように構成した場合には、各フ
レーム画面の各ラインに沿った輝度レベル変化に不自然
さが現われないようにすることができる。
Ａ／Ｄ変換器の出力信号Ｖのピークレベルを検出してレ
ベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲１、
２、３又は４の何れにあるかを判別して判別信号１、
２、３又は４を出力するように構成した場合には、各フ
レーム画面の各ラインに沿った輝度レベル変化に不自然
さが現われないようにすることができる。
【００３３】ピークレベル判別部を、１フレーム期間毎
にＡ／Ｄ変換器の出力信号Ｖのピークレベルを検出して
レベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲
１、２、３又は４の何れにあるかを判別して判別信号
１、２、３又は４を出力するように構成した場合には、
各フレーム画面のライン間の輝度レベル変化に不自然さ
が現われないようにすることができる。
にＡ／Ｄ変換器の出力信号Ｖのピークレベルを検出して
レベル設定値Ｌ１、Ｌ２、Ｌ３と比較し、レベル範囲
１、２、３又は４の何れにあるかを判別して判別信号
１、２、３又は４を出力するように構成した場合には、
各フレーム画面のライン間の輝度レベル変化に不自然さ
が現われないようにすることができる。
【００３４】ピークレベル判別部のレベル設定値Ｌ１、
Ｌ２、Ｌ３を外部から可変可能に設定する構成とした場
合には、ＡＧＣ制御特性を外部から可変できる。
Ｌ２、Ｌ３を外部から可変可能に設定する構成とした場
合には、ＡＧＣ制御特性を外部から可変できる。
【００３５】積分入力制御部の固定値Ｋを外部から可変
可能に設定する構成とした場合には、ＡＧＣ応答特性を
外部から可変できる。
可能に設定する構成とした場合には、ＡＧＣ応答特性を
外部から可変できる。
【図１】本発明による自動利得制御回路の一実施形態例
を示すブロック図である。
を示すブロック図である。
【図２】図１のＡ／Ｄ変換器１４の出力信号Ｖのピーク
レベルがレベル範囲１、２、３又は４に属している状態
を示す説明図である。
レベルがレベル範囲１、２、３又は４に属している状態
を示す説明図である。
【図３】図１のＡ／Ｄ変換器１４の出力信号Ｖのピーク
レベルが最適なレベル範囲２を外れた場合の利得制御増
幅器１２の利得制御を示すもので、（ａ）は出力信号Ｖ
のピークレベルが高い範囲（Ｌ１＜Ｖ）のときの減衰制
御を示す映像信号の波形図、（ｂ）は出力信号Ｖのピー
クレベルが低い範囲（Ｌ３＜Ｖ≦Ｌ２）のときの増幅制
御を示す映像信号の波形図である。
レベルが最適なレベル範囲２を外れた場合の利得制御増
幅器１２の利得制御を示すもので、（ａ）は出力信号Ｖ
のピークレベルが高い範囲（Ｌ１＜Ｖ）のときの減衰制
御を示す映像信号の波形図、（ｂ）は出力信号Ｖのピー
クレベルが低い範囲（Ｌ３＜Ｖ≦Ｌ２）のときの増幅制
御を示す映像信号の波形図である。
【図４】従来例を示すブロック図である。
【図５】図４の作用を説明するもので、（ａ）は入力映
像信号のピークレベルが基準レベルＶｒより大きいとき
の減衰制御を示す映像信号の波形図、（ｂ）は入力映像
信号のピークレベルが基準レベルＶｒより小さいときの
増幅制御を示す映像信号の波形図である。
像信号のピークレベルが基準レベルＶｒより大きいとき
の減衰制御を示す映像信号の波形図、（ｂ）は入力映像
信号のピークレベルが基準レベルＶｒより小さいときの
増幅制御を示す映像信号の波形図である。
１０…映像信号の入力端子、 １２…利得制御増幅器、
１４…Ａ／Ｄ変換器、 １８…Ｄ／Ａ変換器、 ２０
…映像処理ブロック、 ３０…誤差検出部、３２…ピー
クレベル判別部、 ３４…積分入力制御部、 ３６…積
分器、 Ｌ１…ピークレベル設定値、 Ｌ２…ピーク下
限レベル設定値、 Ｌ３…制御下限レベル設定値、 Ｖ
…Ａ／Ｄ変換器１４の出力信号、 Ｖ１…ピークレベル
がレベル範囲１のときの出力信号Ｖ、 Ｖ２…ピークレ
ベルがレベル範囲２のときの出力信号Ｖ、 Ｖ３…ピー
クレベルがレベル範囲３のときの出力信号Ｖ、 Ｖ４…
ピークレベルがレベル範囲４のときの出力信号Ｖ。
１４…Ａ／Ｄ変換器、 １８…Ｄ／Ａ変換器、 ２０
…映像処理ブロック、 ３０…誤差検出部、３２…ピー
クレベル判別部、 ３４…積分入力制御部、 ３６…積
分器、 Ｌ１…ピークレベル設定値、 Ｌ２…ピーク下
限レベル設定値、 Ｌ３…制御下限レベル設定値、 Ｖ
…Ａ／Ｄ変換器１４の出力信号、 Ｖ１…ピークレベル
がレベル範囲１のときの出力信号Ｖ、 Ｖ２…ピークレ
ベルがレベル範囲２のときの出力信号Ｖ、 Ｖ３…ピー
クレベルがレベル範囲３のときの出力信号Ｖ、 Ｖ４…
ピークレベルがレベル範囲４のときの出力信号Ｖ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA17 PA53 PA58 PA62 PA85 PA86 RA08 RC03 SA02 XA04 5C026 BA02 BA14 BA20 5J022 BA08 CC01 CC02 CF03 5J100 JA01 LA09 LA11 QA01 SA03
Claims (6)
- 【請求項１】アナログの入力映像信号を利得制御電圧に
応じた増幅度で増幅して出力する利得制御増幅器と、こ
の利得制御増幅器の出力信号をディジタル信号に変換し
て出力するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力信
号Ｖをレベル設定値Ｌ１と比較し、レベル設定値Ｌ１を
超えたときには差分を出力し、超えないときには０を出
力する誤差検出部と、一定期間毎に前記Ａ／Ｄ変換器の
出力信号Ｖのピークレベルを検出してレベル設定値Ｌ
１、Ｌ２、Ｌ３（Ｌ３＜Ｌ２＜Ｌ１）と比較し、レベル
範囲１（Ｌ１＜Ｖ）、２（Ｌ２＜Ｖ≦Ｌ１）、２（Ｌ３
＜Ｖ≦Ｌ２）又は４（Ｖ≦Ｌ３）の何れにあるかを判別
して判別信号１、２、３又は４を出力するピークレベル
判別部と、このピークレベル判別部の出力が判別信号
１、２のときには前記誤差検出部の出力をそのまま出力
し、判別信号３のときには予め設定された固定値Ｋ（≠
０）を出力し、判別信号４のときには０を出力する積分
入力制御部と、この積分入力制御部の出力値を積分する
積分器と、この積分器の積分値をアナログ信号に変換し
利得制御電圧として前記利得制御増幅器へ出力するＤ／
Ａ変換器とを具備してなることを特徴とする自動利得制
御回路。 - 【請求項２】ピークレベル判別部は、１ライン期間毎に
Ａ／Ｄ変換器の出力信号Ｖのピークレベルを検出してレ
ベル設定値Ｌ１、Ｌ２、Ｌ３と比較して判別信号１、
２、３又は４を出力してなる請求項１記載の自動利得制
御回路。 - 【請求項３】ピークレベル判別部は、１フレーム期間毎
にＡ／Ｄ変換器の出力信号Ｖのピークレベルを検出して
レベル設定値Ｌ１、Ｌ２、Ｌ３と比較して判別信号１、
２、３又は４を出力してなる請求項１記載の自動利得制
御回路。 - 【請求項４】ピークレベル判別部のレベル設定値Ｌ１、
Ｌ２、Ｌ３は、外部から可変可能に設定されてなる請求
項１、２又は３記載の自動利得制御回路。 - 【請求項５】積分入力制御部の固定値Ｋは、外部から可
変可能に設定されてなる請求項１、２又は３記載の自動
利得制御回路。 - 【請求項６】積分入力制御部の固定値Ｋは、外部から可
変可能に設定されてなる請求項４記載の自動利得制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27004999A JP2001094826A (ja) | 1999-09-24 | 1999-09-24 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27004999A JP2001094826A (ja) | 1999-09-24 | 1999-09-24 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094826A true JP2001094826A (ja) | 2001-04-06 |
Family
ID=17480823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27004999A Withdrawn JP2001094826A (ja) | 1999-09-24 | 1999-09-24 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094826A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1615430A1 (en) * | 2003-04-15 | 2006-01-11 | Asahi Kasei EMD Corporation | Automatic gain control circuit |
| JP2008546241A (ja) * | 2005-05-17 | 2008-12-18 | モトローラ・インコーポレイテッド | デジタル自動利得制御方法およびデバイス |
-
1999
- 1999-09-24 JP JP27004999A patent/JP2001094826A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1615430A1 (en) * | 2003-04-15 | 2006-01-11 | Asahi Kasei EMD Corporation | Automatic gain control circuit |
| EP1615430A4 (en) * | 2003-04-15 | 2008-04-16 | Asahi Kasei Emd Corp | AUTOMATIC GAIN CONTROL CIRCUIT |
| US7557866B2 (en) | 2003-04-15 | 2009-07-07 | Asahi Kasei Emd Corporation | Automatic gain control circuit |
| JP2008546241A (ja) * | 2005-05-17 | 2008-12-18 | モトローラ・インコーポレイテッド | デジタル自動利得制御方法およびデバイス |
| JP4820942B2 (ja) * | 2005-05-17 | 2011-11-24 | モトローラ モビリティ インコーポレイテッド | デジタル自動利得制御方法およびデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926261A (en) | Video noise reduction circuit | |
| JPH04271669A (ja) | 階調補正装置 | |
| JP2001094826A (ja) | 自動利得制御回路 | |
| US5627599A (en) | Chrominance signal processing apparatus for digital television receiver | |
| US8089562B2 (en) | Signal processing circuit | |
| KR960013650B1 (ko) | 에이치디티브이(hdtv) 수신기의 자동이득 조절장치 | |
| JP4268614B2 (ja) | 自動利得制御回路 | |
| KR950015101B1 (ko) | 중간주파수 처리 장치 | |
| JP3019337B2 (ja) | ビデオ信号処理装置 | |
| KR100241764B1 (ko) | 고화질 텔레비젼용 자동이득 제어장치 | |
| KR100710361B1 (ko) | 영상기기의 자동이득 제어장치 및 그 제어방법 | |
| JP2002290867A (ja) | Ｔｖ受信機 | |
| KR20000008682A (ko) | 리모콘수신기의 오동작방지 장치 및 방법 | |
| KR940005387B1 (ko) | 노이즈 레벨에 따른 적응대역 가변장치 | |
| JP3535406B2 (ja) | Ｃｃｄカメラの信号増幅回路 | |
| US5719735A (en) | Device and method for protecting a CRT screen | |
| KR100209378B1 (ko) | 휘도신호의 흑레벨 보정장치 | |
| JP3108109B2 (ja) | カラー撮像装置 | |
| KR100186713B1 (ko) | 휘도신호의 백레벨 보정장치 | |
| KR20000032651A (ko) | 튜너의 agc전압을 이용한 약신호시의 스노우 노이즈 감쇄 장치와 방법 | |
| JPH06101851B2 (ja) | カラ−映像信号処理装置 | |
| KR19990012236A (ko) | 자동 이득 제어 기능을 갖는 알.지.비. 비디오 증폭장치 | |
| JPH0472879A (ja) | ビデオカメラ | |
| GB2057223A (en) | Color signal processing circuit for a color television receiver | |
| JPH06169427A (ja) | テレビジョンカメラのオートアイリス制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081029 |