KR900003104Y1 - 비데오 신호의 흑 레벨 설정회로 - Google Patents

Abstract

내용 없음.

Description

비데오 신호의 흑 레벨 설정회로

본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

VS : 수직클램프펄스 VD : 비데오 신호

1 : 차동증폭부 2 : 에미터플로워

3 : 샘플앤드 홀드부 4 : 비교회로

FET : 전계효과 트랜지스터 Q₁, Q₂: 트랜지스터

CP₁: 비교기 R₁-R₁₁: 저항

C₁-C₄: 콘덴서 VR₁: 가변저항

본 고안은 비데오 신호의 흑 레벨 설정회로에 관한 것이다.

텔레비젼의 영상 신호에서 가장 어두운 부분을 흑 레벨이라하며 이 레벨은 화면의 밝기가 변화해도 항상 일정한 레벨을 유지하여야 하나 비데오 신호 처리 과정에서 증폭기를 통하여 이득이 증가될때에 흑 레벨이 따라서 변동되므로 올바른 영상 신호를 재생하기가 곤란한 것이었다.

본 고안의 목적은 비데오 신호의 이득이 연속 가변되거나 단계별로 가변될때에 생기는 흑레벨의 변동을 일정한 설정치를 중심으로 하여 신호 평균치에 맞추어 주도록 함으로써 흑 레벨의 신호 변동에 의한 변화를 제공해 주어 안정된 화상을 얻을 수 있도록 한 것으로 비데오 신호를 차동증폭부에서 증폭시켜 에미터 플로워를 통하여 출력시키되 에미터 플로워의 출력을 차동증폭부로 궤환시킴과 동시에 수직 클램프 펄스로 샘플 앤드홀드시켜 비교회로에 인가시키고 비교회로에서는 상기 샘플 앤드 홀드된 클램핑 기간의 신호 출력에 흑 레벨기준 전압을 가하여 차동증폭부에 인가시키도록 구성시킨 것이다.

기준전압을 가하여 차동증폭부에 인가시키도록 구성시킨 것이다.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

본 고안은 입력 비데오 신호를 증폭시키되 에미터플로워(2)와 비교회로(4)에서의 궤환신호에 의해 흑레벨변화를 저지시키는 차동증폭부(1)와, 상기 차동증폭부(1)의 출력이 인가되는 에미터 플로워(2)의 출력신호를 수직 클램프 펄스 신호로 클램프 시킨후 이를 다음 주기까지 홀드시키는 샘플 앤드홀드부(3)와, 상기 샘플 앤드 홀드부(3)의 클램핑 기간의 신호출력에 흑레벨 기준 전압을 가해준 신호 출력을 차동증폭부(1)에 인가시키는 비교회로(4)로 구성된다.

즉 본 고안은 비데오 신호(VD)입력을 증폭시키는 차동증폭부(1)는 트랜지스터(Q₁)(Q₂)로 싱글엔디드(single ended)차동증폭부를 구성시키되 저항(R₂)을 통하여 에미터측을 공접시키고 트랜지스터(Q₂)의 콜렉터 저항(R₃)에 에미터플로워(2)의 트랜지스터(Q₃)의 베이스축을 연결하고 트랜지스터(Q₃)의 에미터 출력은 저항(R₄)(R₅)으로 분배된 후 트랜지스터(Q₂)의 베이스측으로 궤환되게 구성시킨다.

그리고 수직 클램프 펄스(VS)가 전계효과 트랜지스터(FET)의 게이트에 인가되어 저항(R₈)(R₉)이 연결된 전계효과 트랜지스터(FET)의 구동을 제어하여 트랜지스터(Q₃)의 에미터 출력이 무극성 구성의 콘덴서(C₃)(C₄)에 충전되는 한편 비교기(CP1)의 비반전단자(+)에 인가되게 샘플 앤드 홀드부(3)를 구성하고 가변저항(VR₁)으로 설정되는 흑레벨 기준 전압이 저항(R₁₀)(R₁₁)으로 분배되어 비교기(CP1)의 반전단자(-)에 인가됨과 동시에 저항(R₁₀) 및 콘덴서(C₁)(C₂)로 구성되는 적분회로에서 적분된 후 비교기(CP1)의 출력측에 인가되게 비교회로(4)를 구성시키되 상기 비교회로(4)의 비교기(CP1)의 출력은 저항(R₆)을 통하여 차동증폭부(1)의 트랜지스터(Q₂)의 베이스에 인가되게 구성시킨 것이다.

이와 같이 구성된 본 고안에서 싱글엔디드 차동증폭 회로로 구성된 차동증폭부(1)의 트랜지스터(Q₁)베이스측에는 비데오 신호(VD)가 인가되고 에미터측이 저항(R₂)을 통해 공접되는 트랜지스터(Q₂)의 베이스측에는 에미터플로워(2)의 트랜지스터(Q₃)의 에미터출력이 저항(R₄)(R₅)을 통하여 궤환되어 바이어스가 걸리게 되므로 두 신호의 차가 트랜지스터(Q₂)의 부하저항(R₃)에 의해 출력되어 에미터플로워(2)의 트랜지스터(Q₃)의 베이스에 인가되게 된다.

즉, 트랜지스터(Q₁)에 입력된 비데오 신호는 저항(R₄)(R₅)에 의하여 트랜지스터(Q₃)에서의 궤환으로 바이어스가 걸려 있는 트랜지스터(Q₂)의 콜렉터측 부하저항(R₃)으로 출력되는 것으로 트랜지스터(Q₃)의 에미터측 출력은의 비율로 트랜지스터(Q₂)의 베이스측으로 궤환된다.

한편 수직동기 주기의 수직클램프 펄스(VS)가 샘플앤드 홀드부(3)의 전계효과 트랜지스터(FET)의 게이트에 인가되면 바이어스저항(R₈)(R₉)을 통하여 전계효과 트랜지스터(FET)는 드레인과 도통되어 트랜지스터(Q₃)의 에미터신호가 무극성으로 구성된 콘덴서(C₃)(C₄)에 충전되는 한편 비교기(CP₁)의 비반전단자(+)에 인가되는 것으로 이렇게 전계효과 트랜지스터(FET)를 통해 샘플된 신호는 무극성의 콘덴서(C₃)(C₄)에 홀드되어 비교기(CP₁)를 통해 다음의 수직 클램프 펄스 기간까지 유지된다.

그리고 비교기(CP₁)의 반전단자(-)에는 전원(V_CC)이 인가되는 가변저항(VR₁)으로 설정시킨 흑레벨 기준전압이 저항(R₁₀)(R₁₁)으로 분배되어 인가되고 콘덴서(C₁)(C₂)로 비교기(CP₁)의 출력에 가해 주어 비교기(CP₁)의 비반전단자(+)에 입력된 신호의 출력에 DC레벨을 정해준다.

즉 비교기(CP₁)에서는 비반전단자(+)로 입력된 클램핑 기간의 신호 출력에 가변저항(VR₁)으로 설정된 레벨이 가해져 출력되는 것이다.

이러한 비교기(CP₁)의 출력은 저항(R₆)을 통하여 트랜지스터(Q₂)의 베이스에 가해져 트랜지스터(Q₂)의 콜렉터 전위를 변화시킴으로써 신호의 DC레벨을 변환시키게 된다.

이때 수직 클램프 펄스는 수직동기 주파수에 따르므로 전계효과 트랜지스터(FET)를 통해 샘플된 신호는 무극성 구성의 콘덴서(C₃)(C₄)에 홀드되어 비교기(CP1)를 통해 다음 기간까지 유지된다.

이같이 이득의 변화에 따른 흑레벨의 변화는 비교기(CP₁)와 저항(R₆)을 통해 차동증폭부(1)에 궤환되는 한편 가변저항(VR₁)에 의하여 설정된 레벨과 합해져 트랜지스터(Q₂)의 베이스측에 가해지는 직류 레벨이 흑 레벨변화를 저지시키는 방향으로 작용하게 되므로써 흑 레벨을 안정화시켜 주는 것이다.

이상에서 같이 본 고안은 전원(V_CC)을 분배시킨 기준 전압과 샘플앤드 홀드부(3)에 인가되는 수직동기 신호의 차를 비교기에서 비교시킨 직류 전압을 차동증폭부에 가해주어 신호의 직류 레벨의 변동을 제거시켜줄 수가 있으며 백, 흑레벨의 클립, 감마보정, 슬롭 제어를 하는데 본 고안의 회로를 통한 후 처리되도록 할 때에 매우 안정된 화상을 제공할 수가 있는 것이다.

Claims (1)

1. 비데오 신호가 싱글 엔디드 차동증폭 구성인 트랜지스터(Q₁)(Q₂)를 통하여 차동증폭되어 에미터플로워(2)의 트랜지스터(Q₃)를 통하여 출력되게 구성하되 상기 트랜지스터(Q₃)의 출력은 저항(R₄)(R₅)으로 분배되어 트랜지스터(Q₂)의 베이스에 인가되게 구성하고 수직 클램프 펄스가 게이트에 인가되는 전계효과 트랜지스터(FET)로 상기 트랜지스터(Q₃)의 출력 신호를 샘플한 후 무극성구성의 콘덴서(C₃)(C₄)에 충전시켜 다음 주기까지 홀드 시킴과 동시에 비교기(CP₁)의 비반전단자(+)에 인가되게 샘플앤드 홀드부(3)를 구성하며 가변저항(VR₁)에 의해 설정되는 흑 레벨 기준전압을 상기 비교기(CP1)의 반전단자(-)에 인가시킴과 동시에 콘덴서(C₁)(C₂)를 통하여 비교기(CP1)의 출력측에 인가시켜 샘플앤드 홀드부(3)의 샘플된 신호와의 차신호를 직류화 시킨후 상기 비교기(CP1)의 출력을 차동증폭부(1)의 트랜지스터(Q₂)의 베이스에 인가시키게 비교회로(4)를 구성시킨 비데오 신호의 흑레벨.