KR910006376B1 - 비데오 카메라의 자동 콘트라스트 조절회로 - Google Patents
비데오 카메라의 자동 콘트라스트 조절회로 Download PDFInfo
- Publication number
- KR910006376B1 KR910006376B1 KR1019880010095A KR880010095A KR910006376B1 KR 910006376 B1 KR910006376 B1 KR 910006376B1 KR 1019880010095 A KR1019880010095 A KR 1019880010095A KR 880010095 A KR880010095 A KR 880010095A KR 910006376 B1 KR910006376 B1 KR 910006376B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- transistor
- output
- detection circuit
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 37
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000005669 field effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 회로도.
제2도는 본 발명의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 클램프 회로 2 : 증폭기
3 : 블랭킹 회로 5 : 최저값 검출회로
10 : 비교회로 15 : 기준레벨 이하 신호 검출회로
20 : 페데스탈 레벨 샘플 앤드 홀드 회로
25 : 평균 화상 신호 검출회로 30 : 가변이득 증폭부
IC1-IC5 : 오피앰프 Q1, Q6, Q7, Q8 :전계효과 트랜지스터
Q2, Q3, Q4, Q5 : 트랜지스터 R1, R2 : 저항
C1, C2 : 콘덴서 VR1-VR3 : 가변저항
본 발명은 비데오 카메라 및 비데오 모니터에 있어서, 어두운 부분의 신호 레벨을 평균 비데오 신호 레벨 및 페데스탈 신호에 따라 자동으로 콘트라스트 비가 크도록 맞추어 주어 선명하고 깨끗한 화상 신호를 얻을 수 있도록 한 비데오 카메라의 자동 콘트라스트 조절회로에 관한 것이다.
종래에는 입력 비데오 신호 레벨이 일정한 기준레벨 이하에서는 증폭이 많이되고 그 이상에서는 입력과 똑같이 출력되도록 입력신호가 일정한 기준 레벨이하가 되면 입출력 특성 곡선의 기울기(증폭도)를 다르게 구성해 주었다.
즉 평균 비데오 신호 레벨에는 전혀 상관없이 일정한 기준 레벨 이하 신호의 증폭도를 일률적으로 크게 해주었으므로 비데오 신호 가운데서 가장 높은 신호 레벨이 낮아질 경우 상대적인 노이즈의 증가를 초래하는 한편 평균 비데오 신호 레벨이 높아져 버리면 보통 S/N 문제로 낮게 설정되어 있는 기준 레벨은 의미가 없어져 버리는 것이다.
따라서 기준레벨 이하의 신호가 존재하지 않을 경우나 기준 레벨보다 위쪽에 많이 존재하는 경우 전혀 동작효과가 없는 것이었다.
본 발명은 이와 같은 점을 감안하여 비데오 카메라에서 비데오 신호 가운데 최저 신호를 추출한 후 페데스탈 신호 및 평균 비데오 신호와 비교하여 최저 신호 레벨이 페데스탈 신호레벨을 낮아지게 하므로써 신호 전체적인 콘트라스트가 크게 되도록 자동으로 조정해 주어 콘트라스트 비가 큰 선명한 화면을 디스플레이시킬 수 있도록 한 것이다.
즉 발명에서는 비데오 신호에서 기준신호 레벨 이하의 신호중 최저 신호를 검출하고 최저 신호 레벨이 평균 화상 신호 검출회로 출력과 페데스탈 레벨 검출회로의 출력에 의해 결정된 레벨이 되도록 낮추어 주어 전체적인 신호에 콘트라스트가 자동 조절이 되도록 하였으며 기준 신호 레벨 설정은 종래 기술의 경우 S/N문제등으로 높게 설정할 수 없었으나 본 발명에서는 기준 신호 레벨은 신호 증폭과 전혀 무관하고 단순히 최저치 신호 검출의 범위를 설정할 뿐이므로 종래 기술과는 개념이 다른것이고 증폭도도 최저치 신호와 페데스탈 레벨 검출 출력에 의해 가변적으로 결정됨으로써 비데오 신호의 상태에 맞도록 동작되고 또한 평균 화상 신호 검출회로에서 출력된 신호를 이용하여 콘트라스트 비를 적절하게 자동 조정이 되도록 한 것이다.
이를 첨부된 도면에 의거 상세하면 다음과 같다.
비데오 신호는 클램프 회로(1)에서 클램프 펄스에 의해 클램프 되어진후 클램프 펄스사 인가되는 전계효과 트랜지스터(Q6)와 신호 축적용 콘덴서(C3) 및 에미터 폴로워인 오피앰프(IC3)로 구성된 페데스탈 레벨 샘플 앤드 홀드 회로(20)에 인가되게 구성하고 또한 클램프 회로(1)의 출력은 복합 블랭킹 신호가 인가되는 전계효과 트랜지스터(Q8)을 통하여 적분용 저항(R22)과 콘덴서(C4)(C5)에서 적분되어 평균 화상 신호로 출력되게 평균 화상 신호 검출회로(25)를 구성하며 클램프 회로(1)의 또다른 출력은 직류증폭기(2)를 통하여 기준레벨 이하 신호 검출회로(15)에 인가되게 구성한다.
그리고 클램프 회로(1)의 출력은 싱글 엔디드 차동 증폭회로의 트랜지스터(Q2)를 통하여 트랜지스터(Q3)에서 출력되고 트랜지스터(Q3)의 콜랙터 출력은 신호 클립용 트랜지스터(Q4)의 에미터에 인가된과 동시에 완충 증폭기인 트랜지스터(Q5)의 베이스에 인가되며 트랜지스터(Q5)의 에미터 출력은 트랜지스터(Q3)의 베이스에 부궤환됨과 동시에 가변이득 증폭부(30)에 인가되게 기준레벨 이하 신호 검출회로(15)를 구성한다.
이때 가변저항(VR1)과 저항(R1) 및 콘덴서(C1)에 의해 설정된 기준전압은 신호 클립용 트랜지스터(Q4)의 베이스에 인가되어 트랜지스터(Q4)의 구동전압을 설정해 주게 되고 트랜지스터(Q4)의 콜랙터에는 저항(R13)과 제너다이오드(D2)를 연결하여 신호 클립 전압을 설정해 주며 콘덴서(C6)는 신호 클립 동작을 교류적으로 안정화 시켜주는 것이다.
한편 가변저항(VR1)과 저항(R1) 및 콘덴서(C1)에 의한 기준 전압이 인가되고 수직 구동 펄스로 구동되는 전계효과 트랜지스터(Q1)의 출력은 다이오드(D1)과 콘덴서(C2) 및 오피앰프(IC1)로 구성된 최저값 검출회로(5)를 통하여 비교회로(10)의 오피앰프(IC2)에 인가되게 된다.
이때 오피앰프(IC2)의 반전단자(-)에는 페데스탈 레벨 샘플 앤드 홀드 회로(20)와 평균 화상 신호 검출회로(25)의 출력이 인가되게 구성하여 최저값 검출회로(5)의 출력레벨과 페데스탈 레벨 샘플 앤드 홀드 회로(20) 및 평균 화상 신호 검출회로(25)의 출력레벨을 비교하여 그 차 레벨을 출력시키게 된다.
그리고 비교회로(10)의 출력은 가변이득 증폭부(30)의 전계효과 트랜지스터(Q7)에 인가되어 기준레벨 이하 신호 검출회로(15)의 출력을 가변 증폭시키고 이 출력은 반전 증폭용 오피앰프(IC4)를 통한 후 오피앰프(IC5)에서 클램프 회로(1)의 출력인 비데오 신호와 합성되어 출력되게 구성한 것이다.
이와 같이 구성된 본 발명은 비데오 신호중 휘도신호 성분의 콘트라스트를 자동으로 조정하여 선명하고 부드러운 화면을 보여주도록 한 것으로써 비데오 신호 입력은 클램프 회로(1)에 인가되어 클램프 펄스에 의해 클램프 되어지고 클램프 회로(1)의 출력중 일부는 페데스탈 레벨 샘플 앤드 홀드 회로(20)에 인가된다.
페데스탈 레벨 샘플 앤드 홀드 회로(20)에서는 전계효과 트랜지스터(Q6)를 사용하여 클램프 펄스가 바이어스용 저항(R16)을 통하여 하이레벨 상태로 게이트에 인가되면 전계효과 트랜지스터(Q6)은 '온'되어 그때의 클램프 회로(1)의 출력 신호 레벨을 드레인에서 소오스측으로 전달시켜 신호 축적용 콘덴서(C3)에 축적시키게 되며 또한 클램프 펄스가 로우레벨 상태로 인가되면 전계효과 트랜지스터(Q6)는 ＂오프＂상태로 되어 콘덴서(C3)에 축적된 전하에 따른 전압은 에미터 폴로워 구성인 오피앰프(IC3)를 통한 후,
점으로 출력되며 이 전압은 다음의 클램프 펄스가 인가될 때까지 홀드(HOLD)되게 된다.
이때의,
점 전하는 비교회로(10)의 저항(R3)에 인가되게 된다.
그리고 클램프 회로(1)의 출력중 일부는 평균 화상 신호 검출회로(25)의 전계효과 트랜지스터(Q8)의 드레인 축에 인가되고 이때 전계효과 트랜지스터(Q8)는 게이트로 인가되는 복합 블랭킹 신호에 의해 유효 화상 기간 중에만 ＂온＂되게 되므로 적분용 저항(R22)과 콘덴서(C4)(C5)에 의해 적분되어 평균화상 신호를 검출한 후,
점으로 출력시키게 된다.
이때 평균 화상 신호 검출회로(25)의,
점 출력은 비교회로(10)의 저항(R4)에 인가되게 된다.
또한 클램프 회로(1)의 출력중 일부는 직류 증폭기(2)를 거쳐 증폭된 후 기준 레벨 이하 신호만 검출하기 위한 기준 레벨이하 신호 검출회로(15)에 바이어스용 저항(R7)을 거쳐 싱글 엔디드 차동 증폭기인 트랜지스터(Q2)의 베이스에 인가되게 되며 트랜지스터(Q2)(Q3)의 공통 에미터 저항(R8)에 의해 트랜지스터(Q3)의 콜랙터 출에서 출력된다.
이때 저항(R9)은 트랜지스터(Q3)의 콜렉터 저항이다.
그리고 트랜지스터(Q3)의 콜렉터 출력은 신호 클립용 트랜지스터(Q4)의 에미터와 완충 증폭기인 트랜지스터(Q5)의 베이스에 인가되어 트랜지스터(Q5)의 에미터 저항(R12)에 의하여 신호가 출력되어 지게 되며 상기 트랜지스터(Q5)에서 출력된 신호는 저항(R10)(R11)에 의하여 트랜지스터(Q3)의베이스에 인가시킴으로써 부궤한 회로를 구성하여 회로 동작을 안정화 시키게 된다.
한편 기준전압 설정용 가변저항(VR1)과 분압 저항(R1) 및 교류 신호 바이패스용 콘덴서(C1)에 의해 설정된 전압의 일부가 신호 클립용 트랜지스터(Q4)의 베이스에 인가되어 베이스의 바이어스 전압을 설정해 주므로써 트랜지스터(Q4)가 ＂온＂되는 전압을 설정해 주게 된다.
이때 트랜지스터(Q4)의 콜렉터에는 전압 분할용 저항(R13)과 제너다이오드(D2)가 연결되어 신호 클립전압을 설정해 주며 바이패스용 콘덴서(C6)를 통하여 클립동작을 교류적으로 안정화시켜 주게 된다.
그리고 트랜지스터(Q5)의 에미터에서 출력된 신호의 일부는 신호 블랭킹 회로(3)에 인가되어 복합 블랭킹 신호에 의해 수평과 수직 블랭킹 기간동안 신호가 블랭킹 된후 다이오드(D1)를 통하여 최저값 검출회로(5)에 인가된다.
이때 최저값 검출회로(5)의 전계효과 트랜지스터(Q1)는 수직기간 동안에 최저값 검출회로(5)를 리셋트시켜 주는 역할을 하게되며 전계효과 트랜지스터(Q1)의 게이트에는 수직 구동 펄스가 바이어스용 저항(R2)을 통하여 인가되게 되므로 수직 구동 펄스가 하이레벨 상태일 때 전계효과 트랜지스터(Q1)은 ＂온＂된다.
그리고 콘덴서(C2)는 신호 축적용 콘덴서로써 전계효과 트랜지스터(Q1)가 ＂온＂되었을 때 즉, 수직 블랭킹 기간중의 수직 구동 펄스가 하이레벨 상태일 때 가변저항(VR1)과 저항(R1)에 의해 설정된 기준 전압으로 충전되게 된다.
그러나 블랭킹 회로(3)에서 출력되는 신호 레벨에 따라 다이오드(D1)를 통하여 방전되게 되므로 결국 다이오드(D1)의 순방향 ＂온＂전압(브레이크인 전압)에 최저신호 레벨 전압을 더한 전압값께서 방전되게 된다.
따라서 본 발명에서는 이를 방지하기 위하여 블랭킹 회로(3)의 신호를 크게하여 다이오드(D1)의 브레이크인 전압에 의한 영향을 적게 받도록 하므로써 볼테지 플로워 구성인 오피앰프(IC1)의 출력측에는 콘덴서(C2)의 축적 전하를 출력시키게 된다.
상기 오피앰프(IC1)의 출력은 비교회로(10)의 증폭도 가변용 가변 저항(VR2)을 통하여 차동 증폭기인 오피앰프(IC2)의 비반전 단자(+)에 입력되게 되며 이때 저항(R6)은 궤환 저항이다.
한편 페데스탈 레벨 샘플 앤드 홀드 회로(20)와 평균 화상 신호 검출회로(25)의,
,
출력은 저항(R3)(R4)을 통하여 서로 혼합된 후 저항(R5)에 의하여 차동 증폭기인 오피앰프(IC2)의 반전단자(-)에 인가되게 된다.
이러한 신호가 인가되는 오피앰프(IC2)는 최저값 검출회로(5)의 출력레벨과, 페데스탈 레벨 샘플 앤드 홀드 회로(20) 및 평균 화상 신호 검출회로(25)의 레벨을 비교하여 그 차이 레벨을 출력시키게 되며 이때의 출력신호는 바이어스용 저항(R15)을 통해 가변저항 기능을 행하는 전계효과 트랜지스터(Q7)의 게이트에 인가되어 가변 증폭기의 역할을 하게 된다.
즉 가변이득 증폭기 구성인 저항(R14)과 전계효과 트랜지스터(Q7) 및 증폭도 가변용 가변저항(VR3)과 오피앰프(IC4)에 의해 가변이득 증폭 기능이 수행되도록 하므로써 기준 레벨 이하 신호 검출회로(15)의 기준 레벨 이하의 신호출력중 일부가 저항(R14)에 인가되고, 전계효과 트랜지스터(Q7)의 드레인과 소오스간의 저항값을 거쳐 반전 증폭되게 된다.
또한 클램프 회로(1)에서 출력된 입력 비데오 신호는 저항(R19)(R20)에 의하여 차동증폭기인 오피앰프(IC5)의 비반전 단자(+)에 인가되고 반전 증폭기인 오피앰프(IC4)의 출력은 저항(R17)과 궤환저항(R18)에 의한 오피앰프(IC5)의 반전단자(-)에 인가된다.
즉 입력된 비데오 신호에 반전된 보정신호를 오피앰프(IC5)에서 더해준 결과가 되므로써 가변저항(VR1)에 의해 설정된 기준레벨 이하의 신호 가운데 최저치를 샘플링 해내고 그 최저치가 입력된 비데오 신호의 페데스탈 레벨과 평균 화상 신호 레벨에 의해 결정된 레벨과 같아지도록 차 신호만큼 이득 가변 증폭기의 이득을 가변시켜 동작시키게 되며 이 신호를 원래 입력된 비데오 신호에 더해주게 된다.
따라서 본 발명은 비데오 신호중 휘도 신호 성분의 콘트라스트를 자동으로 조정하여 선명하고 부드러운 화면을 제공할 수가 있는 것이다.
이와 같은 본 발명은 제2도에 의한 하나의 예로써 설명하면 다음과 같다.
먼저 제2a, b도는 본 발명에서의 수직 구동 펄스와 블랭킹 신호를 간략화시켜 도시한 것이며 제2c도는 입력 비데오 신호로써 계조신호를 예로 들었는데 계조신호의 최저치의 레벨이 위로 올라가 있어 전체적인 콘트라스트 비가 적게 된다.
그리고 제2d도는 가변저항(VR1)에 의해 설정된 레벨 이하의 신호만 추출한 것이고 e도는 d도의 신호를 블랭킹 한후의 신호이다.
제2f도는 본 발명회로를 통하여 기준레벨 이하의 신호가 보정된 신호로써 오피앰프(IC4)의 출력측에서는 이 신호가 반전된 형태의 신호가 출력된다.
즉 오피앰프(IC4)의 출력측에서는 제2f도에서와 같은 신호가 반전되어 출력되게 된다.
그리고 제2g도는 본 발명 회로의 오피앰프(IC5)를 통하여 최종 출력되는 비데오 신호로써 어두운 부분의 신호가 보정되어 있어 전체적인 흑백의 비가 커져있고 최저치 신호가 내려가 있으므로 선명하고 부드러운 비데오 신호를 제공할 수가 있는 것이다.
제2h도는 본 발명회로의 적용되는 곳을 나타낸 것으로 기존의 휘도신호 출력 라인에 신규 스위치를 설칠한 후 스위치를 통하여 본 발명회로에서 콘트라스트 비가 보정된 비데오 신호로 출력되게 한 것이다.
그리고 본 발명은 비데오 신호중 휘도신호 성분에 사용되는 것으로 비데오 신호를 만들어내는 비데오 카메라에 적용시키고자 한 것이나 비데오 모니터 및 텔레비젼의 휘도신호 처리회로에도 적용시킬수가 있으며 비데오 테이프 레코더에도 적용시켜 휘도신호의 콘트라스트 비가 큰 선명한 비데오 신호를 얻을수가 있는 것이다.
이상에서와 같이 본 발명은 비데오 신호의 최저 신호를 추출하여 페데스탈 신호 및 평균 비데오 신호와 비교하여 최저 신호 레벨이 페데스탈 신호 레벨로 낮아지도록 하므로써 비데오 신호 전체적인 콘트라스트 비가 되도록 자동으로 조정해 주는 것으로써 휘도신호의 콘트라스트 비가 높은 비데오 신호를 만들 수 있어 선명한 화면을 얻을 수 있고, 비데오 신호의 수직 기간동안의 전체신호에 대비한 콘트라스트 비를 얻을 수 있으며 최저치 신호를 검출하여 페데스탈 레벨과 평균치 레벨에 의해 설정된 레벨에 맞추어 주고 있어 통상의 동작에 있어서 S/N을 저하시키거나 동작 효과가 없어지게 되는 문제점을 없앨 수 있는 효과가 있는 것이다.
Claims (2)
- 클램프 회로(1)에서 클램프 펄스로 페데스탈 클램프시킨 비데오 신호를 전계효과 트랜지스터(Q6)에 의한 콘덴서(C3)의 축적으로 오피앰프(IC3)을 통하여 샘플 앤드 홀드시키는 페데스탈 레벨 샘플 앤드 홀드회로(20)를 구비하고 상기 클램프 회로(1)에서 클램프되고 증폭기(20)를 통과한 비데오 신호의 기준레벨 이하의 신호만을 검출하여 블랭킹 신호를 제거하는 기준레벨 이하 신호 검출회로(15)를 구비하며 상기 클램프회로(1)에서 클램프된 신호를 전계효과 트랜지스터(Q8)에서 콘덴서(C4)(C5)로 적분시켜 평균 화상 신호를 검출하는 평균 화상 신호 검출회로(25)를 구비하고 상기 기준레벨 이하 신호 검출회로(15)의 출력에 의하여 가변저항(VR1)으로 설정되고 전계효과 트랜지스터(Q1)를 통과시킨 전압으로 비데오 신호중 최대값을 검출하는 최저값 검출회로(5)를 구비하며 상기 최저값 검출회로(5)의 출력과 페데스탈 레벨 샘플 앤드 홀드 회로(20)와 평균 화상 신호검출회로(25)의 출력을 혼합시킨 신호를 오피앰프(IC2)에서 비교시키는 비교회로(10)를 구비하고 상기 비교회로(10)의 출력으로 전계효과 트랜지스터(Q7)에서 기준레벨 이하 신호 검출회로(15)의 검출신호를 오피앰프(IC4)에서 증폭시키고 상기 오피앰프(IC4)의 출력과 클램프 회로(1)의 클램프된 비데오 신호를 오피앰프(IC5)에서 차동 증폭시키는 가변이득 증폭부(30)를 구비하여 된 것을 특징으로 하는 비데오 카메라의 자동 콘트라스트 조절회로.
- 제1항에 있어서, 기준레벨 이하 신호 검출회로(15)는 클램프 회로(1)에서 클램프되고 증폭기(2)에서 증폭된 비데오 신호를 트랜지스터(Q2)의 베이스에 인가시켜 에미터저항(R8)에 의해 트랜지스터(Q3)의 콜렉터로 출력되게 연결하고 상기 트랜지스터(Q3)의 콜렉터 출력은 트랜지스터(Q5)에서 완충 증폭된 후 가변 이득 증폭부(30)에 인가시키는 한편 저항(R10)(R11)을 통하여 트랜지스터(Q3)의 베이스로 궤환되게 연결하며 상기 트랜지스터(Q3)의 콜렉터 출력이 최저값 검출회로(5)의 기준전압이 베이스에 인가되는 트랜지스터(Q4)를 통하여 신호 클립 설정용 저항(R13)과 제너 다이오드(D2)에 인가되게 연결 구성시킨 것을 특징으로 하는 비데오 카메라의 자동 콘트라스트 조절회로.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880010095A KR910006376B1 (ko) | 1988-08-06 | 1988-08-06 | 비데오 카메라의 자동 콘트라스트 조절회로 |
| NL8901784A NL194877C (nl) | 1988-08-06 | 1989-07-11 | Automatische contrastbesturingsinrichting van een videocamera. |
| JP1180128A JPH0817457B2 (ja) | 1988-08-06 | 1989-07-12 | ビデオカメラの自動コントラスト調節回路 |
| DE3923204A DE3923204A1 (de) | 1988-08-06 | 1989-07-13 | Automatische kontrastregeleinrichtung fuer eine videokamera |
| US07/383,535 US5181117A (en) | 1988-08-06 | 1989-07-24 | Automatic contrast controller of a video camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880010095A KR910006376B1 (ko) | 1988-08-06 | 1988-08-06 | 비데오 카메라의 자동 콘트라스트 조절회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900004177A KR900004177A (ko) | 1990-03-27 |
| KR910006376B1 true KR910006376B1 (ko) | 1991-08-21 |
Family
ID=19276796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880010095A KR910006376B1 (ko) | 1988-08-06 | 1988-08-06 | 비데오 카메라의 자동 콘트라스트 조절회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5181117A (ko) |
| JP (1) | JPH0817457B2 (ko) |
| KR (1) | KR910006376B1 (ko) |
| DE (1) | DE3923204A1 (ko) |
| NL (1) | NL194877C (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950003637B1 (ko) * | 1992-12-03 | 1995-04-17 | 삼성전자 주식회사 | 주파수 변조장치 |
| JPH06250619A (ja) * | 1993-02-26 | 1994-09-09 | Hitachi Ltd | ポインタ機能付きマルチスキャン式大画面ディスプレイシステム |
| KR100330172B1 (ko) * | 1999-07-29 | 2002-03-28 | 윤종용 | Ｌｃｄ프로젝션시스템의 명암대비개선장치 |
| WO2006121834A2 (en) * | 2005-05-05 | 2006-11-16 | Astenjohnson, Inc. | Bulk enhancing forming fabrics |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914545A (en) * | 1972-08-02 | 1975-10-21 | Zenith Radio Corp | Automatic contrast control utilizing three control signals |
| US3970777A (en) * | 1975-06-09 | 1976-07-20 | Minnesota Mining And Manufacturing Company | Apparatus for adjusting video pedestal and peak white level |
| US3976836A (en) * | 1975-06-09 | 1976-08-24 | Gte Sylvania Incorporated | Automatic black level setting circuit |
| JPS5553362U (ko) * | 1978-10-03 | 1980-04-10 | ||
| JPS5675780A (en) * | 1979-11-26 | 1981-06-23 | Sony Corp | Video signal processing circuit |
| DE3326272C1 (de) * | 1983-07-21 | 1985-04-18 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig holländ. Stiftung & Co KG, 8510 Fürth | Verfahren und Schaltungsanordnung zur Verbesserung der Qualitaet eines Fernsehbildes |
| JPS6043972A (ja) * | 1983-08-22 | 1985-03-08 | Sony Corp | 映像の黒レベル再生回路 |
| DE3446821A1 (de) * | 1984-12-21 | 1986-06-26 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltung zur weisskompression eines viedeosignals |
| JPH0445337Y2 (ko) * | 1986-10-23 | 1992-10-26 | ||
| JPS645569U (ko) * | 1987-06-26 | 1989-01-12 |
-
1988
- 1988-08-06 KR KR1019880010095A patent/KR910006376B1/ko not_active IP Right Cessation
-
1989
- 1989-07-11 NL NL8901784A patent/NL194877C/nl not_active IP Right Cessation
- 1989-07-12 JP JP1180128A patent/JPH0817457B2/ja not_active Expired - Fee Related
- 1989-07-13 DE DE3923204A patent/DE3923204A1/de active Granted
- 1989-07-24 US US07/383,535 patent/US5181117A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3923204C2 (ko) | 1992-05-14 |
| NL194877C (nl) | 2003-05-06 |
| NL8901784A (nl) | 1990-03-01 |
| DE3923204A1 (de) | 1990-03-08 |
| JPH0817457B2 (ja) | 1996-02-21 |
| JPH02100474A (ja) | 1990-04-12 |
| NL194877B (nl) | 2003-01-06 |
| KR900004177A (ko) | 1990-03-27 |
| US5181117A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142354A (en) | Signal level correction circuit for a video signal | |
| US4202009A (en) | Processing amplifier for three-tube color television camera | |
| KR910006376B1 (ko) | 비데오 카메라의 자동 콘트라스트 조절회로 | |
| JPH06311396A (ja) | 映像回路 | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| JPS61152166A (ja) | ビデオ信号の白圧縮回路 | |
| KR900003104Y1 (ko) | 비데오 신호의 흑 레벨 설정회로 | |
| JPH0771217B2 (ja) | テレビカメラ用レンズの可変測光型自動絞り制御装置 | |
| KR100219558B1 (ko) | Ccd 카메라 시스템의 조리개 제어장치 | |
| KR890004418Y1 (ko) | 윤곽 보정 조절회로 | |
| KR930003241Y1 (ko) | 자동 역광 보정회로 | |
| JP2938995B2 (ja) | 電子内視鏡装置用クランプ回路 | |
| USRE41144E1 (en) | Auxiliary amplifier selection circuit for a CCD camera | |
| KR930000652Y1 (ko) | 저 조도시의 윤곽보정 및 칼라 제어회로 | |
| KR950000413Y1 (ko) | Ccd 자동조리개 구동회로 | |
| US4764811A (en) | Picture signal processing circuit | |
| JPS6314531Y2 (ko) | ||
| JPH0513087Y2 (ko) | ||
| KR910000546Y1 (ko) | 비데오 카메라의 암전류 보정회로 | |
| KR900010966Y1 (ko) | 비데오카메라의흑백밸런스보상회로 | |
| KR910002239Y1 (ko) | 비데오 카메라의 화이트 검출회로 | |
| KR900004347Y1 (ko) | 모니터의 라인 상관 검출 회로 | |
| KR900005213B1 (ko) | 비디오 카메라의 과대 광량 압축회로 | |
| KR900010354Y1 (ko) | 비데오 카메라의 흑레벨 설정회로 | |
| KR890000780B1 (ko) | 비데오 카메라의 자동조리개 조절방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020726 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |