KR900004347Y1 - 모니터의 라인 상관 검출 회로 - Google Patents

모니터의 라인 상관 검출 회로 Download PDF

Info

Publication number
KR900004347Y1
KR900004347Y1 KR2019870018617U KR870018617U KR900004347Y1 KR 900004347 Y1 KR900004347 Y1 KR 900004347Y1 KR 2019870018617 U KR2019870018617 U KR 2019870018617U KR 870018617 U KR870018617 U KR 870018617U KR 900004347 Y1 KR900004347 Y1 KR 900004347Y1
Authority
KR
South Korea
Prior art keywords
circuit
comparator
transistor
input terminal
monitor
Prior art date
Application number
KR2019870018617U
Other languages
English (en)
Other versions
KR890009852U (ko
Inventor
남규영
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870018617U priority Critical patent/KR900004347Y1/ko
Publication of KR890009852U publication Critical patent/KR890009852U/ko
Application granted granted Critical
Publication of KR900004347Y1 publication Critical patent/KR900004347Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

모니터의 라인 상관 검출 회로
제1도는 본 고안에 따른 라인 상관 검출 회로도.
제2도는 제1도의 각부 직류전위 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 차동 증폭 회로 2 : 저역 통과 필터
3 : 검파 회로 4 : 1H지연회로
C1-C3: 콘텐서 R1-R9: 저항
Q1,Q2: 트렌지스터 OP1,OP2: 비교기
D1-D2: 다이오우드 VR1: 가변저항
본 고안은 모니터 회로에 관한 것으로 특히 휘도신호의 콤필터(Comb Fillter) 형성 여부를 제어하는 라인(Line)상관 검출 회로에 관한 것이다.
종래의 모니터 회로에 있어서는 이러한 라인 상관 회로가 없어 화면상에 나타나는 휘도신호의 한 라인이 일렁거리는 문제점이 있었고 노이즈 대 음성의 비(S/N)가 저하되는 문제점이 있었다.
이러한 본 고안은 상기한 문제점을 개선하기 위해 안출된 것으로써, 차동 증폭회로와 저역 통과 필터 및 비교기를 사용한 간단한 구성의 라인 상관 검출 회로를 구성시켜 라인 상관 관계를 검출하도록 한 것으로, 이하 그의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제1도는 본 고안에 따른 라인 상관 검출 회로를 나타낸 것으로써 그의 연결 구성을 살펴보면, 영상신호 입력단(Vin)은 콘덴서(C1)와 가변 저항(VR1)을 순차거쳐 차동증폭 회로(1)의 트랜지스터(Q1)베이스에 연결되며 동시에 콘덴서(C2)와 1H지연회로(4)를 순차시켜 차동증폭회로(1)의 트랜지스터(Q2) 베이스에 접속되고, 상기 트랜지스터(Q1)의 베이스는 저항(R1)을 거쳐 그의 콜렉터와 접속되어 전원(Vcc)에 접속되며 트랜지스터(Q1)(Q2)의 에미터는 공통 접속되어 저항(R2)을 거쳐 접지 접속되고, 트랜지스터(Q2)의 베이스는 저항(R4)을 거쳐야 접지 접속되며 그의 콜렉터는 저항(R3)을 거쳐 전원(Vcc)과 연결되어 저항(R5) 및 콘덴서(C3)의 저역 통과 필터(2)를 거쳐 검파회로(3)의 비교기(OP1) 플러스 입력단과 비교기(OP2)의 마이너스 입력단에 각각 접속되고, 상기 비교기(OP1)의 마이너스 입력단은 저항(R6)(R7)에 의해 전원(Vcc)에 접속되며 비교기(OP2)의 플러스 입력단은 저항(R8)(R9)에 의해 전원(Vcc)에 접속되고, 상기 비교기(OP1)(OP2)의 출력단은 다이오우드(D1)(D2)에 의해 공동으로 접속되어 출력단(Vout)에 의해 연결되는 구성으로, 그의 동작상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.
제1도에서, 영상신호 입력단(Vin)으로 인가된 영상신호는 콘덴서(C1)와 가변저항(VR1)을 거쳐 자동증폭회로(1)의 트랜지스터(Q1) 베이스로 인가되며, 동시에 콘덴서(C2)를 거쳐 1H지연회로(4)에에 의해 지연된 후 트랜지스터(Q2)의 베이스로 인가되어 차동증폭하게 된다. 여기서 가변저항(VR1)은 1H지연회로(4)에서 저하되는 이득의 감소와 동일하게 선택되어져야 한다.
상기에 따라 차동증폭회로(1)의 출력은 트랜지스터(Q2)의 콜렉터로 출력되는데, 이 출력은 상기 두입력의 차성분과 이득의 곱이 되어 저역 통과 필터(2)를 거쳐 일정한 직류(DC)레벨이 된다.
이 직류레벨은 제2도와 같이 상관관계가 있는 경우의 직류레벨은 α범위내에 있게 되어 각점의 전위는 B>A>C이므로 검파회로(3)의 비교기(OP1)(OP2) 출력은 로우(L)레벨이 되어 다이오우드(D1)(D2)를 오프시키게 되고, 그리고 상관관계가 없는 경우, 즉 변화가 큰 경우에는 이 범위를 넘게 되는데, 전신호가 현재 신호보다 훨씬 큰 경우에는 비교기(OP1)의 출력이 하이(H)레벨로 되어 다이오우드(D1)를 도통시키며, 또한 이때의 차신호가 현재 신호보다 훨씬 작은 경우에는 비교기(OP2)의 출력이 하이(H)레벨로 되어 다이오우드(D2)를 도통시키게 된다.
그러므로 이와 같이 비교기(OP1)(OP2)의 출력으로 하이(H)레벨이 출력되면 라인 상관이 없는 것으로 한다.
따라서 본 고안에 따른 라인 상관 검출 회로는 이상의 설명에서와 같이 간단한 회로의 구성으로 상관 관계가 있는 경우에는 콤필터를 통과하여 노이즈 대 음성의 비(S/N)를 향상시키며, 상관관계가 없는 경우에는 3M 저역통과여과기를 통과하게 하므로써 화면상에 나타나는 휘도신호의 일렁거리는 문제점을 방지시키는 효과를 갖게 된다.

Claims (1)

  1. 모니터의 영상회로에 있어서, 영상신호 입력단(Vin)이 콘덴서(C1)와 가변저항(VR1)을 거쳐 차동증폭회로(1)의 트랜지스터(Q1) 베이스에 연결되며 동시에 콘덴서(C2)와 1H지연회로(4)를 거쳐 트랜지스터(Q2)의 베이스에 접속되고, 차동증폭회로(1)의 트랜지스터(Q2) 콜렉터 출력단은 저항(R5)과 콘덴서(C3)의 저역 통과 필터(2)를 거쳐 검파회로(3)의 비교기(OP1) 플러스 입력단과 비교기(OP2)의 마이너스 입력단에 각각 접속되고, 상기 비교기(OP1)(OP2)의 마이너스 입력단과 플러스 입력단은 저항(R5-R8) 에 의해 전원(Vcc)과 연결되며 그의 각 출력단은 다이오우드(D1)(D2)에 의해 공동 접속되어 출력단(Vout)에 접속되도록 구성한 것을 특징으로 하는 모니터의 라인상관 검출 회로.
KR2019870018617U 1987-10-31 1987-10-31 모니터의 라인 상관 검출 회로 KR900004347Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870018617U KR900004347Y1 (ko) 1987-10-31 1987-10-31 모니터의 라인 상관 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870018617U KR900004347Y1 (ko) 1987-10-31 1987-10-31 모니터의 라인 상관 검출 회로

Publications (2)

Publication Number Publication Date
KR890009852U KR890009852U (ko) 1989-05-31
KR900004347Y1 true KR900004347Y1 (ko) 1990-05-19

Family

ID=19269044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870018617U KR900004347Y1 (ko) 1987-10-31 1987-10-31 모니터의 라인 상관 검출 회로

Country Status (1)

Country Link
KR (1) KR900004347Y1 (ko)

Also Published As

Publication number Publication date
KR890009852U (ko) 1989-05-31

Similar Documents

Publication Publication Date Title
KR900004347Y1 (ko) 모니터의 라인 상관 검출 회로
KR910006855B1 (ko) 신호 샘플링 회로
KR840000139A (ko) 텔레비젼 수신기의 자동이득제어 시스템용 잡음 감도 감소회로
KR0155615B1 (ko) 영상출력장치의 동기신호분리회로
US4482921A (en) Level shifter for an automatic kinescope bias sampling system
KR930003241Y1 (ko) 자동 역광 보정회로
KR940002756Y1 (ko) 스켈치 회로
KR940000412Y1 (ko) 휘도신호 및 복합신호 자동절환회로
KR910006308Y1 (ko) 페디스탈 레벨 고정회로
KR890003891Y1 (ko) Vtr 레코딩 모드에서 자동주파수 영역을 벗어난 오디오신호의 뮤팅 회로
KR860001644Y1 (ko) 텔레비젼/비디오 신호 자동절환회로
KR900003104Y1 (ko) 비데오 신호의 흑 레벨 설정회로
KR930008023Y1 (ko) 휘도신호 윈도회로를 갖는 오토 아이리스 시스템
KR950001262Y1 (ko) 모니터의 비엔씨 및 디서브 코넥터 자동 절환회로
KR910000541Y1 (ko) 비데오 신호의 노이즈 펄스 소거회로
KR900007981Y1 (ko) 텔레비젼의 펄스잡음 검출회로
KR900015440A (ko) 차동 증폭기
KR900004346Y1 (ko) 최대값 신호의 비교 검출 합성회로
KR860001643Y1 (ko) 텔레비젼/비디오 신호 자동절환회로
JP2725388B2 (ja) 映像信号平均レベル検出回路
KR900000871Y1 (ko) 모니터의 비데오 이득 자동 조절회로
KR910005232Y1 (ko) 비디오 카메라의 저조도 잡음 제거회로
KR970004672Y1 (ko) 팔(pal)방식의 브이티알시스템(vcr)의 휘도/칼라(y/c)처리회로
KR920004814Y1 (ko) Rf자동이득제어회로
KR890015497A (ko) 조도에 따른 자동이득 제어증폭기 이득 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee