KR910006308Y1 - 페디스탈 레벨 고정회로 - Google Patents

Abstract

내용 없음.

Description

페디스탈 레벨 고정회로

제1도는 본 고안에 따른 회로도.

제2도는 제1도에 따른 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 동기신호분리부 20 : 스위칭신호생성부

4 : 스위치 30 : 페디스탈 레벨 신호생성부

40 : 입력신호증폭부

본 고안은 영상시스템에 있어서 입력영상신호의 변동에 의한 페디스탈 레벨(pedestla aevel)의 변동을 일정하게 고정할 수 있는 페디스탈 레벨 고정회로에 관한 것이다.

종래의 입력영상신호는 밝기에 따라 레벨이 변동하고 이에 상응하여 페디스탈 레벨(영상신호중 가장 검은 즉 기준레벨)이 변하기 때문에 신호처리에 어려움이 많은 문제점이 있어 왔다.

따라서 본 고안의 목적은 입력영상신호의 동기신호로 페디스탈 레벨 신호를 구함으로써 이력영상신호의 변화에 의한 페디스탈의 변동을 일정하게 고정할 수 있는 페디스칼 레벨 고정회로를 제공함에 있다.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 고안에 따른 회로도로서, 영상신호를 동기신호를 분리 출력하는 동기신호분리부(10)와, 상기 동시 신호분리부(10)가 분리 출력한 동기신호를 받아 미분하고 클리핑하여 스위칭 신호를 생성 출력하는 스위칭 신호생성부(20)와, 상기 스위칭호 생성부(20)가 생성한 스위칭 신호를 받고 그 상태에 따라 스위칭하여 상기를 적분하여 일정한 페디스탈 레벨신호를 생성 출력하는 페디스칼레벨 신호생성부(30)와, 상기 페디스칼 레벨 신호생성부(30)의 출렬인 페디스탈레벨신호와 상기 영상신호를 받아 혼합 증폭한 후 출력함으로써 상기 영상신호의 페디스탈 레벨을 고정시키는 입력신호증폭부(40)로 구성된다.

또한, 상기 동기 신호 분리부(10)는 영상신호를 반전 증폭하는 차동증폭기(OP1)와, 상기 차동 증폭기(OP1)의 증폭한 신호를 클리핑하여 반전된 동기신호만 검출하는 다이오드(D1)로 구성하고, 상기 스위칭신호 생성부(20)는 상기 동기신호 분리부(10)가 분리한 반전 동기신호를 미분하기 위한 저항(R4) 및 캐패시터(C2)와, 이를 다시 클리핑하기 위한 저항(R5) 및 다이오드(D2)와, 상기 다이오드(D2)의 증폭 정수를 결정하기 위한 저항(R6, R7)으로 구성하며, 상기 페디탈 레벨 신호 발생부(30)는 적분을 위한 저항(R8) 및 캐패시터(C3)와, 이 적분한 신호를 저역 필터링하는 저열 필터(C4, OP3)로 구성한다.

제2도는 제1도에 따른 파형도로써, (a)는 영상신호 입력단(1)을 통해 입력되는 영상신호 파형이고, (b)는 자동증폭기(OP)의 출력인 반전 동기신호 파형이며, (c)는 캐패시터(21)와 저항(22)으로 구성된 미분기의 출력파형이며, (d)는 다이오드(D2)의 클리핑 출력이며, (e)는 차동증폭기(OP2)의 출력인 페디스탈 레벨신호의 파형이다.

먼저 영상신호 입력단(1)을 통해 제2도(a)와 같은 영상신호가 결합 캐패시터(C2)를 통해 저항(R3), 동기신호 분리부(10) 및 입력신호 증폭기의 입력단(44)으로 입력된다고 가정한다.

상기 동기신호 분리부(10)에 입력된 신호는 차동증폭기(OP1)의 반전 입력단에 공급되는데, 상기 차동증폭기(OP10에는 비반전 입력단에 접지된 접지저항(R2)이 접속됨과 동시 출력하고 접속된 궤환저항(R1)이 접속되어 있고 출력단에는 에노드가 접지되는 형태로 다이오드(D1)가 접속되어 있다. 따라서 상기 차동증폭기(OP1)는 상기 궤환저항(R1) 및 상기 접지저항(R2)의 비에 따라 증폭 정수가 결정되고, 그 증폭 정수만큼 상기 반전 입력단에 입력된 영상신호를 반전 증폭한다. 이때 상기 차동증폭기(OP1)의 출력단과 접지 사이에는 다이오드(D1)가 접속되어 있으므로 상기 차동증폭기(OP10가 상기 제2도의 (a)와 같은 영상신호를 반전 증폭하여 출력할 때, 그 반전 출력된 영상신호는 상기 다이오드(D1)의 순방향 바이어스 전압인 약 0.7V이하의 값이 된다. 결국 상기 동기신호 분리부(10)는 상기 영상 신호를 받을 때 상기 제2도(b)와 같은 반전된 동기신호만을 추출하게 된다. 그리고 이렇게 하여 추출된 반전 동기 신호는 스위칭 신호 생성부(20)에 입력된다.

상기 스위칭 신호 생성부(20)에 입력된 신호는 캐패시터(C2)와 저항(R4)으로 구성된 미분 회로에 의해 상기 제2도의 (c)오 같이 미분되어 출력된다. 상기 미분된 신호는 저항(R5)을 거쳐 다시 다이오드(D2)에서 상한 클리핑되어 상기 제2도의 (d)와 같은 형태로 된다. 이때 상기 클리핑 되는 레벨은 상기 다이오드(D2)의 순방향 바이어스 전압인 약 0.7V이상의 값이 된다. 결국, 상기 스위칭 신호 생성부(20)는 상기 반전동기 신호를 받을 때 상기 동기 분리부(10)의 출력인 동기신호의 하강 엣지를 검출하게 된다. 그리고 이 검출된 엣지신호는 차동 증폭기(OP2)의 비반전 입력단에 입력된다. 이때 상기 차도증폭기(OP2)의 출력단에는 상기 제2도의 (e)와 같은 파형이 나타난다. 그리고 상기 차동증폭기(OP2)의 출력은 스위칭 신호로서 스위치(4)에 스위칭 제어신호로서 공급된다. 따라서 상기 스위칭 신호 생성부(20)는 스위칭 신호를 생성하고, 이 스위칭 신호를 통하여 상기 스위치(4)의 스위칭 상태를 제어하게 된다. 이때 상기 스위치(4)는 상기 차동증폭기(OP2)의 스위칭 신호를 받아 스위칭함으로써 상기 저항(3)을 경유한 상기 영상신호의 백포치(backporch)순간, 즉 제2도(a)의 (다)부분의 값만을 통과시킨다. 그러므로 상기 스위치(4)는 상기 영상신호에서 백포치 순간만을 검출하게 된다.

페디스탈 레벨 생성부(30)는 상기 스위치(4)가 상기 영상신호에서 검출한 백포치 수간의 신호를 받아 일차적으로 저항(R8) 및 캐패시터(C3)을 통해 적분한 후, 다시 차동증폭기(OP3) 및 캐패시터(C4)로 구성된 능동적분기에서 2차 적분함으로써, 상기 스위치(4)가 출력하는 신호를 평균한다. 이때 상기 평균된 신호가 페디스탈 레벨 신호이고, 이는 입력신호 증폭부(40)에 공급된다.

이때 상기 입력신호 증폭부(40)는 최종적으로 상기 페디스탈 레벨신호와 상기 영상신호를 혼합하여 출력한다. 이로써 상기 영상신호의 페디스탈 레벨은 고정이 된다.

이상에서 설명한 각 소자들은 본 고안을 실형하기 위한 한 실시예에 불과하지 결코 이들로 한정되는 것은 아니다. 예로써 상기에서 스위치(4)는 아날로그 3상태 스차동증폭기(OP1)위치 또는 트랜지스터 또는 FET등으로 대치할 수 있고, 다른 소자로 이와 같이 동일한 기능을 갖는한 얼마든지 대치 가능하다.

상술한 바와같이 본 고안은 입력영산신호의 페디스탈 레벨을 일정하게 고정할 수 있는 이점이 있다.

Claims (9)

1. 영상처리 시스템에 있어서, 영상신호를 받아 동기신호를 분리하는 출력하는 동기신호분리부(10)와, 상기 동기신호분리부(10)가 분리 출력한 동기신호를 받아 미분하고 클리핑하여 스위칭 신호를 생성 출력하는 스위칭 신호생성부(20)와, 상기 스위칭신호생성부(20)가 생성한 스위칭신호를 받고 그 상태에 따라 스위칭하여 상기 영상 신호에서 백포치 순간의 신호만을 샘플링하여 출력하는 스위치(4)와, 상기 스위치(4) 샘플링 출력하는 신호를 적분하여 일정한 페디스탈 레벨신호를 생성 출력하는 페디스탈레벨 신호생성부(30)와, 상기 페디스탈 레벨신호생성부(30)의 출력인 페디스탈레벨신호와 상기 영상신호를 받아 혼합 증폭한 후 출력함으로써 상기 영상 신호의 페대스탈 레벨을 고정시키는 입력신호증폭부(40)로 구성함을 특징으로 하는 페디스탈 레벨 고정회로.
2. 제1항에 있어서, 동기 신호 분리부(10)는, 영상신호를 반전 증폭하는 차동증폭기(OP1)와, 전기 차동증폭기(OP1)의 증폭정수를 결정하는 저항(R1, R2)과, 상기 차동증폭기(OP1)가 반전 증폭한 신호를 클리핑하여 반전된 동기신호 검출하는 다이오드(D1)로 구성함을 특징으로 하는 페디스탈 레벨 고정회로.
3. 제1항에 있어서, 스위칭 신호 생성부(20)는, 동기신호 분리부(10)가 분리한 반전 동기 신호를 미분하기 위한 저항(R5) 및 다이오드(D2)와, 상기 다이오드(D2)가 클리핑한 신호를 증폭하기 위한 차동증폭기(OP2)와, 차동증폭기(OP2)의 증폭 정수를 결정하기 위한 저항(R6, R7)으로 구성함을 특징으로 하는 페디스탈 레벨 고정회로.
4. 제1항에 있어서, 스위치(4)는 아날로그 3상태 스위치임을 특징으로 하는 페디스탈 레벨 고정회로.
5. 제1항에 있어서, 페디스탈 레벨 신호 발생부(30)는 2차 적분기임을 특징으로 하는 페디스탈 레벨 고정회로.
6. 제1항에 있어서, 영상신호 입단(1)과 동시분리부(10)사이에 직류 차단용 결합 캐패시터(C1)를 더 구성함을 특징으로 하는 페디스탈 레벨 고정회로.
7. 제1항 또는 제4항에 있어서, 스위치(4)의 입력단과 결합 캐패시터(C1)의 출력단 간에 저항(R3)을 더 구성함을 특징으로 하는 페디스탈 레벨 고정회로.
8. 제4항에 있어서, 스위치(4)는 트랜지스터로 대치할 수 있음을 특징으로 하는 페디스탈 레벨 고정회로.
9. 제8항에 있어서, 스위치(4)는 FET로 대치할 수 있음을 특징으로 하는 페디스탈 레벨 고정회로.