KR890004422Y1 - 영상 차단회로 - Google Patents

영상 차단회로 Download PDF

Info

Publication number
KR890004422Y1
KR890004422Y1 KR2019860001948U KR860001948U KR890004422Y1 KR 890004422 Y1 KR890004422 Y1 KR 890004422Y1 KR 2019860001948 U KR2019860001948 U KR 2019860001948U KR 860001948 U KR860001948 U KR 860001948U KR 890004422 Y1 KR890004422 Y1 KR 890004422Y1
Authority
KR
South Korea
Prior art keywords
resistor
transistor
capacitor
mut
video signal
Prior art date
Application number
KR2019860001948U
Other languages
English (en)
Other versions
KR870014028U (ko
Inventor
민병준
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019860001948U priority Critical patent/KR890004422Y1/ko
Publication of KR870014028U publication Critical patent/KR870014028U/ko
Application granted granted Critical
Publication of KR890004422Y1 publication Critical patent/KR890004422Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H04N5/505—Invisible or silent tuning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Studio Circuits (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

영상 차단회로
제1도는 본 고안에 따른 회로도.
제2도는 제1도의 각부분 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
A : 제어전압출력부 B : 엣지 검출부
C : 영상신호 뮤트부 Q1-Q4: 트랜지스터
MUT1, MUT2: 단안정 멀티 바이브레터 R1-R8: 저항
C1-C3: 콘덴서 D1-D5: 다이오드
본 고안은 수평주파수(H-SYNC)가 15.75KHZ 인 영상신호(이하 MODE 1이라 칭한다)와 수평주파수가 24KHZ 인 영상신호(이하 MODE 1이라 칭한다)에 대해서 동작하는 모니터(CRT)에서 영상신호의 수평주파수의 절환기간 동안에 동기펄스가 안정되지 않음으로 인하여 약 1-2초간 모니터에 동기가 무너진 화면이 표시 되는 것을 배제 하기 위하여 수평주파수 절환 기간 동안에 영상신호를 뮤트 시키는 회로에 관한 것이다.
일반적으로 MODE1, MODE2의 주파수를 갖는 영상신호들에 대하여 동작하는 모니터에 있어서는 수평주사수 절환 기간동안에 동기가 무너져 화면이 불량으로 처리되는 단점이 있다.
따라서 본 고안은 상기와 같은 종래의 결점을 해소코저 안출한 것으로서 수평주파수(MODE1, MODE2)를 절환하는 기간 동안 영상신호를 무트시킬 수 있는 회로를 제공하는데 그 목적이 있다.
이하 첨부된 도면에 의거하여 본 고안의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.
제1도는 본 고안에 따른 회로도 이며 제2도는 제1도의 각부분 입력 파형도이다.
제1도는 본 고안의 회로도로서, 제어 전압출력부(A)는 콘덴서(CX1)와 저항(RX1)으로 반복 펄스의 폭이 결정되는 단안정 멀티 바이브레터(MUT1)의 입력단자에 인가되는 수평동기 신호(H-SYC) 즉, MODE1, MODE2의 주파수에 따라서 제어 전압을 출력하는 단안정 멀티 바이브레터(MUT1)와 상기한 단안정 멀티바이브레터(MUT1)에서 출력된 제어 전압을 적분하도록 저항(R1)과 콘덴서(C1)으로 구성된 적분 기와 상기에서 적분된 제어 전압에 의해서 스위칭 동작을 하는 트랜지스터(Q1) 및 저항(R2)를 구성된다. 엣지검출부(B)는 제어전압 출력부(A)에서 출력된 제어전압에 의해서 스위칭 동작을 하는 트랜지스터(Q2) (Q3)와 상기의 트랜지스터(Q2)의 콜렉터 단자에 연결되어 콜렉터단자에서 출력된 전압을 미분하도록 콘덴서(C3)와 저항(R7)으로 구성된 미분기와 트랜지스터(Q3)의 콜렉터 단자에 연결되어 콜렉터단자에서 출력 전압을 미분 하도록 콘데서(C2)와 저항(R6)으로 구성된 미분기와 상기의 미분기에서 미분된 부의 펄스를 차단하도록 미분기의 출력단에 연결되어 접지된 다이오드(D1) (D2)와 저항(R3-R5)등으로 구성된다. 영상신호 뮤트부(C)는 콘데서(CX2)와 저항(RX2)로 반복 펄스의 폭이 결정되는 단안정 멀기티 바이브레터(MUT2)의 입력단자에는 상기한 엣지 검출부(B)에서 검출된 엣지 파형이 인가되어 영상신호를 뮤트 하도록 제어전압을 출력하는 단안정 멀티기 바이브레터(MUT2)의 출력 제어 전압을 받아 스위칭동작을 하여 영상신호를 뮤트 시키는 트랜지스터(Q4)와 역류방지용 다이오드(D3-D5)등으로 구성된다.
제1도의 도면중 미부호의 설명 CX1, CX2는 펄스폭 결정용 콘덴서이고, RX1, RX2는 펄스폭 결정용 저항이다.
상기와 같은 구성을 한 본 고안의 회로 동작을 도면 제2도를 이용하여 설명한다.
먼저, MODE1의 수평동기 신호에서 MODE2의 수평동기 신호로 절환 시키는 동안에 영상신호가 뮤트(MUTE)되는 회로 동작을 설명한다.
단안정 멀티바이브레터(MUT1)의 입력단자에 제2(a)도와 같은 펄스중 MODE1의 수평 동기 신호가 입력되어 콘덴서(CX1)와 저항(RX1)에 의해서 결정되는 단안정 멀티 바이브레터(MUT1)의 반복되는 펄스의 포다 MODE1의 펄스의 폭이 크므로 해서 상기 단안정 멀티 바이브레터(MUT1)의 출력단자에는 "하이" 펄스가 출력되어 저항(R1)과 콘덴서(C1)으로 구성된 적분기를 통하여 제2(b)도와 같이 적분된 후 트랜지스터(Q1)의 베이스 단자에 인가된다.
따라서 상기 트랜지스터(Q1)는 "온" 되어 전원전압(Vcc)이 상기 트랜지스터(Q1)를 거쳐 트랜지스터(Q2)의 베이스 단자에 인가됨으로 트랜지스터(Q2)가 "온" 된다. 그러므로 상기 트랜지스터(Q2)의 콜렉터단자 전압이 "하이" 에서 "로우" 로 떨어지므로 트랜지스터(Q3)의 베이스 단자에 인가되는 전압은 "로우" 가 되어 트랜지스터(Q3)는 "오프" 상태가 된다.
이때 MODE2로 수평동기신호를 절환 시키면 단안정 멀티바이브레터(MUT1)의 출력은 입력단에 인가된 MODE2의 펄스폭이 반복 펄스폭 콘덴서(CX2)과 저항(R2)에 의해 결정되는 펄스폭)보다 작으므로 "로우" 전압이 출력되어 저항(R1)과 콘덴서(C1)으로 구성된 적분기를 통하여 트랜지스터(Q1)의 베이스단자에 "로우" 전압이 인가됨으로 트랜지스터(Q1)이 "온" 상태에서 "오프" 상태로 되며, 이에 따라서 트랜지스터(Q2)도 "온" 상태에서 "오프" 상태로 된다.
따라서 트랜지스터(Q2)의 콜렉터 단자 전압이 "하이" 가 되어 콘덴서(C3)와 저항(R7)로 구성된 미분기를 통하여 제2(c)도와 같은 엣지 파형이 검출되어 단안정 멀티바이브레터(MUT2)의 입력단에 트리거 펄스를 공급하여 트리거 시켜 콘덴서(CX1)과 저항(RX1)에 의해서 제2(f)도와 같이 일정시간(t)동안 즉, MODE1에서 MODE2로 절한 시간 동안 제2(g)도와 같은 영상신호(원색신호 출력)을 차단하도록 하는 단안정 멀티바이브레터(MUT2)의 출력파형이 트랜지스터(Q4)의 베이스 단자에 인가되어 제2(f)도와 같이 일정시간(t)동안 상기 트랜지스터(Q4)를 "온" 시켜 영상신호(g)가 다이오드(D3-D5) 및 트랜지스트(Q4)를 거쳐 접지단에 접지 되도록 하여 모니터(CRT)에는 제2(h)도와 같이 일정시간(t) 동안 영상신호가 차단 되도록 한다.
그리고 트랜지스터(Q2)가 "오프" 됨으로 콜렉터 단자의 "하이" 전압이 트랜지스터(Q3)의 베이스 단자에 인가되므로 트랜지스터(Q3)가 "온" 된다. 따라서 상기 트랜지스터(Q3)의 콜렉터 단자 전압이 "로우" 가되어 콘덴서(C2)와 저항(R6)으로 구성된 미분기에서 부의 펄스가 발생하나 다이오드(D1)에 의해서 클램핑(Clamping)되어 단안정 멀티바이브레터(MUT2)의 입력단자에 인가되지 않는다.
다음은 MODE2의 수평 동기 신호에서 MODE1의 수평동기 신호로 절환 시키는 동안에 영상신호를 뮤트하는 회로 동작을 설명한다.
단안정 멀티바이브레터(MUT1)가 콘덴서(CX1)와 저항(RX1)에 의해서 반복 펄스의 폭이 결정 되는데 다안정 멀티바이브레터(MUT1)의 입력단자에 인가된 MODE2의 펄스폭이 상기의 반복 펄스의 폭 보다 작으므로 단안정 멀티바이브레터(MUT1)의 출력은 "로우" 가 되어 적분기를 통하여 트랜지스터(Q1)의 베이스 단자에 인가되어 트랜지스터(Q1)가 " 오프" 되며 이에 다라 트랜지스터(Q2)도 "오프" 된다. 또한 트랜지스터(Q2)의 베이스 단자에 저항(R3)을 통한 전원전압(Vcc)이 인가되어 "온" 상태가 된다.
이때, MODE1로 수평 동기 신호를 전환시키면 단안정 멀티바이브레터(MUT1) 출력을 전술한 바와 같이 제2(a)도와 같이 구형과 펄스가 출력되어 적분기에서 제2(b)도와 같이 "하이" 전압으로 적분되어 트랜지스터(Q1)의 베이스 단자에 인가되어 "온" 시킨다. 따라서 트랜지스터(Q1)를 통한 전원전압(Vcc)이 트랜지스터(Q2)의 베이스 단자에 인가되어 트랜지스터(Q2)가 "온" 됨으로 콜렉터 단자 전압이 "로우" 가 된다. 이 "로우" 전압이 콘덴서(C3)와 저항(R7)로 구성된 미분기에서 미분이 되어 부의 펄스가 출력되나 다이오드(D2)에 의해서 클램핑(Clamping)되엉 출력되지 않는다.
한편 트랜지스터(Q2)의 클렉터 단자 전압이 "로우"가 트랜지스터(Q3)의 베이스 단자에 인가됨으로 트랜지스터(Q3)가 "오프" 되어서 클렉터단자 전압은 "하이" 가 되어 콘덴서(C2)와 저항(R6)으로 구성된 미분기에서 제2(d)도와 같이 미분되어 트리거 펄스를 검출하여 단안정 멀티 바이브레터(MUT2)에 인가되어 전술한 바와 같이 영상신호를 뮤트 시킨다.
상술한 바와 같이 본 고안에 의하면 MODE1, MODE2의 주파수를 서로 절환시키는 동안에 영상신호를 뮤트 시켜 시청자의 시력 및 청각을 보호 할 수 있는 이점이 있다.

Claims (4)

  1. 각각 다른 수평 동기 신호(MODE1, MODE2)에 의해서 하이 또는 로우 레벨의 제어 전압을 출력하는 제어 전압 출력부(A)와, 상기한 제어 전압 출력부(A)에서 출력되는 제어 전압에 의해성 트리거 펄스를 검출하는 엣지 검출부(B)와, 엣지 검출부(B)에서 검출된 엣지 펄스에 의해서 틀리거 되어 영상신호를 일정시간 동안 뮤트시키는 영상신호 뮤트부(C)등을 구비하여 수평 동기 신호 절환시 영상신호를 차단 하도록 구성됨을 특징으로 하는 영상 차단 회로.
  2. 제1항에 있어서, 제어 전안 출력부(A)는 콘덴서(CX1)와 저항(RX2)에 의해서 반복 펄스의 폭이 결정되는 단안정 멀티 바이브레터(MUT1) 및 저항(R1)과 콘덴서(C1)으로 구성된 적분기와 트랜지스터(Q1)으로 구성됨을 특징으로 하는 영상 신호 차단회로.
  3. 제1항에 있어서, 엣지 검출부(B)는 트랜지스터(Q2) (Q3)와 콘덴서(C2)와 저항(R6)으로 구성된 미분기와 콘덴서(C3)와 저항(R7)으로 구성된 미분기와 미분된 펄스중 부의 펄스를 차단하는 클램핑(Clamping) 다이오드(D1), (D2)로 구성됨을 특징으로 하는 영상 차단회로.
  4. 제1항에 있어서, 영상신호 뮤트부(C)는 엣지 검출부(B)에서 검출된 엣지 파형에 의해서 트리거 되어 콘덴서(CX2)와 저항(RX2)에 의해서 반복 펄스의 폭이 결정되는 단안정 멀티 바이브 레터(MUT2)와 트랜지스터(Q4), 역류방지용 다이오드(D3-D5)로 구성되어 영상신호를 일정시간 동안 뮤트시킴을 특징으로하는 영상 차단회로.
KR2019860001948U 1986-02-20 1986-02-20 영상 차단회로 KR890004422Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860001948U KR890004422Y1 (ko) 1986-02-20 1986-02-20 영상 차단회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860001948U KR890004422Y1 (ko) 1986-02-20 1986-02-20 영상 차단회로

Publications (2)

Publication Number Publication Date
KR870014028U KR870014028U (ko) 1987-09-11
KR890004422Y1 true KR890004422Y1 (ko) 1989-06-30

Family

ID=19248903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860001948U KR890004422Y1 (ko) 1986-02-20 1986-02-20 영상 차단회로

Country Status (1)

Country Link
KR (1) KR890004422Y1 (ko)

Also Published As

Publication number Publication date
KR870014028U (ko) 1987-09-11

Similar Documents

Publication Publication Date Title
US5027017A (en) Sync tip clamp circuitry
US3740461A (en) Detector circuits with self-referenced bias
KR890004422Y1 (ko) 영상 차단회로
FI61596B (fi) Krets foer automatisk foerstaerkningsreglering foer televisionsapparater
KR100196618B1 (ko) 텔레비젼 신호 검출회로
KR940003050B1 (ko) 비디오 신호 처리 시스템
KR960030639A (ko) 클램프펄스 발생회로
US4213151A (en) AGC keying signal circuit
US4695885A (en) Automatic brightness control device
US4337478A (en) Composite timing signal generator with predictable output level
US3743774A (en) Synchronizing signal separation circuit
US4942469A (en) Picture display apparatus
KR940007548Y1 (ko) 화면 휘도에 따른 osd 휘도 조절 회로
KR0164527B1 (ko) 동기신호의 입력 극성 제어 회로
KR910008287Y1 (ko) 컬러tv의 지터 제거회로
KR200148510Y1 (ko) 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치
KR910006308Y1 (ko) 페디스탈 레벨 고정회로
KR940000370Y1 (ko) 텔레텍스트 비트동기 발생회로
KR100260919B1 (ko) 자동 영상확장 장치 구동 회로
KR0115461Y1 (ko) 영상신호의 포화 보상 회로
JP2841392B2 (ja) 映像信号回路
KR900002812B1 (ko) 수평동기신호의 주파수 판별회로
KR100228664B1 (ko) 영상신호 유무판별장치
KR100205335B1 (ko) 외부 동기 신호 자동 판별 회로
KR850000661Y1 (ko) 텔레비젼 채널선국의 동조표시회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000530

Year of fee payment: 12

EXPY Expiration of term