KR920000814Y1

KR920000814Y1 - 디지탈 텔레비젼의 a/d변환시 사용되는 클램프회로

Info

Publication number: KR920000814Y1
Application number: KR2019890006172U
Authority: KR
Inventors: 정태흥
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1989-05-11
Filing date: 1989-05-11
Publication date: 1992-01-31
Also published as: KR900021455U

Abstract

내용 없음.

Description

디지탈 텔레비젼의 A/D변환시 사용되는 클램프회로

제1도는 본 고안에 따른 회로도.

제2도는 제1도의 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 동기분리부 R1-R8 : 저항

2 : 신호검출부 Q1-Q3 : 트랜지스터

3 : 스위칭부 C1 : 캐패시터

4 : 클램프 제거부 5 : A/D변환부

6 : 디지탈 신호처리부

본 고안은 영상신호를 아나로그/디지탈(Analng/Digital : A/D라 칭함)변환하여 신호처리를 하는 디지탈 텔레비젼의 클램프회로에 관한 것으로서 특히 영상신호를 A/D변환시 사용되는 클램프회로를 안정되게 할 수 있는 A/D용 클램프 회로에 관한 것이다.

일반적으로 디지탈 TV의 영상신호를 아나로그/디지탈 변환시 필요한 클램프신호를 아나로그 동기 분리부에서 만들어 사용하였다. 이때 약신호시 정확한 펄스를 얻지 못하는 경우가 많으며 디지탈부에 메인 클럭을 카운트하여 사용할 경우 수직 동기기간에도 항상 클램프 펄스가 발생하여 약신호의 경우 화면이 밝게되는 문제점이 있었다.

따라서 본 고안의 목적은 양질의 신호가 입력될 경우에는 아나로그 동기분리부에서 만들어진 클래프 펄스에 의해 복합영상신호를 A/D변환하고 약신호시나 무신호시는 디지탈부에서 메인 클럭을 카운트하여 얻은 클램프펄스를 이용하여 수직동기 기간에는클램프 펄스를 제거하여 등화 펄스 기간에 클림프를 엉뚱한 레벨에서하지않도록 하는크램프 회로를 제공함에 있다.

제1도는 본 고안에 따른 회로도로서 단자(A)로 복합 영상신호(Composite Video signal ; CVS라 칭함)를 입력하여 아나로그 동기를 분리하는 동기 분리부(1)와, 저항(R1-R5), 캐패시터(C1), 트랜지스터(Q1-Q2)로 구성되어 상기 동기분리부(1)에서 동기 분리된 신호를 입력하여 아나로그 클램프 신호의 유무를 검출하는 신호검출부(2)와, 상기 신호검출부(2)에서 아나로그 클램프신호가 있을 경우에는 아나로그 클램프 신호를 연결하여 주고 아나로그 클램프 신호가 없을 경우에는 디지탈 클램프 신호를 연결하여 주는 스위칭부(3)와, 저항(R6-R7), 트랜지스터(Q3)로 구성되어 편향부에서 수직 플라이백 신호(FS)를 입력하여 수직동기 기간에만 상기 스위칭부(3)에서 출력되는 클램프 신호를 제거하는 클램프 제거부(4)와, 복합영상신호(CVS)를 입력하여 상기 스위칭부(3)에서 출럭되는 클램프신호에 의해 아나로그 신호를 디지탈 신호로 변환하는 A/D변환부(5)와 상기 A/D변환부(5)에서 출력된 디지탈 신호를 입력하여 디지탈 클램프 신호를 발생하여 스위칭부(3)로 인가시켜 주며 디지탈 영상신호를 출력하는 디지탈 신호처리부(6)로 구성된다.

제2도는 제1도의 동작 파형도로서 제2도를 참조하며 제1도을 설명하면 하기와 같다.

복합영상신호(CVS)를 입력하는 동기분리부(1)는 동기를 분리하여 출력한다. 상기 동기분리부(1)로 부터 출력되는 동기 분리된 신호는 저항(R1)을 통해 스위칭부( 3)의 a단자로 인가되며 또한 저항(R2)를 통해 트랜지스터(Q1)의 베이스에 인가된다. 이때 아나로그 클램프 신호가 있을 경우에는 베이스에 하이신호가 인가되어 트랜지스터 (Q1)가 턴온되므로 인가되는 소정 전원(+B)이 콜렉터에서 에미터로 흐르게 되어 저항(R3)및 캐패시터(C1)로 구성된 저역통과 필터를 통해 필터링되며 저항(R4)를 통해 하이 신호가 인가되므로 트랜지스터(Q2)가 턴온된다. 상기 트랜지스터(Q2)가 턴온되면 콜렉터의 로우신호가 스위칭부(3)의 a단자로 스위칭되어 상기 스위칭부(3)는 아나로그 클램프신호를 출력하게 된다. 그러나 아나로그 클램프 신호가 없는 경우에는 베이스에 로우신호가 인가되어 트랜지스터(Q1)가 턴오프도다. 상기 트랜지스터(Q1)가 턴오프되면 트랜지스터(Q2)도 턴오프된다. 이로인해 상기 트랜지스터(Q2)의 콜렉터에 하이신호가 스위칭부(3)의 b단자로 스위칭하게 되어 상기 스위칭부(3)는 디지탈 클램프 신호를 출력하게 된다.

또한 복합영상신호(CVS)를 입력하는 A/D변환부(5)는 상기 스위칭부(3)의 크램프신호에 의해 아나로그 복합영상신호를 디지탈 복합영상신호로 변환출력하게 된다. 상기 A/D변환부(5)의 출력인 디지탈 복합영상신호를 입력하는 디지탈 신호처리부(6)는 제2b도와 같은 디지탈 클램프 신호를 스위칭부(3)로 항상 인가시키며 디지탈 영상신호를 출력하게 된다.

제2도 A와 같은 수직동기 기간의 3H동안에는 A/D변환부(5)화면이 밝아 지는 현상이 발생되므로 이를 방지하기 위해서는 수직동기 기간에 편향부에서 수직 플라이백 (fly Back)신호(FS)가 인가되어 저항(R6)을 통해 하이 신호가 인가되므로 트랜지스터 (Q3)가 턴온된다. 상기 트랜지스터(Q3)가 턴온되면 상기 스위칭부(3)에서 출력된 클램프 신호를 제거시키게 된다.

상술한 바와같이 아나로그 클램프 신호가 약신호나 무신호에도 안정된 클램프 신호를 선택하고 수직 동기 기간에 불필요한 클램프 신호를 제어함으로서 항상 안정된 클램프를 할수 있는 잇점이 있다.

Claims

디지탈 텔레비젼의 아나로그/디지탈 변환시 사용되는 클램프 회로에 있어서, 복합영상신호(CVS)를 입력하여 동기를 분리하는 동기 분리부(1)와, 상기 동기 분리부(1 )에서 동기 분리된 신호를 입력하여 아나로그클램프 신호의 유무를 검출하는 신호검출부(2)와, 상기 신호검출부(2)에서 아나로그 클램프 신호가 검출되는 경우에는 아나로그 클램프 신호를 스위칭 출력하고 아나로그 클램프 신호가 검출되지 않은 경우에는 디지탈 클램프신호를 스위칭 출력하는 스위칭부(3)와, 편향부에서 수직 플라이백신호(F S)를 입력하여 수직동기 기간에만 상기 스위칭부(3)에서 출력되는 클램프 신호를 제거하는 클램프 제거부(4)와, 복합영상신호를 입력하여 상기 스위칭부(3)에서 출력된 클램프신호에 의해 아나로그 신호를 디지탈 신호로 변화 출력하는 A/D변환부(5)와 상기 A/D변환부(5)에서 출력된 디지탈 신호를 입력하여 디지탈 클램프 신호를 발생하여 디지탈 영상신호를 출력하는 디지탈 신호 처리부(6)로 구성됨을 특징으로하는 회로.
제1항에 있어서, 신호검출부(2)가 상기 동기분리부(1)의 출력에 따라 스위칭되는 제1스위칭 수단과, 상기 제1스위칭수단의 출력에서 동기신호를 필터링하는 필터수단과, 상기 필터수단에 동기 신호 발생시에 동기분리부(1)의 아날로그 클램프 신호를 선택할수 있도록 스위치(3)를 제어하는 제2스위칭 수단으로 구성됨을 특징으로 하는 회로.