KR0170238B1 - 중간 주파수 신호처리용 자동이득 제어회로 - Google Patents
중간 주파수 신호처리용 자동이득 제어회로 Download PDFInfo
- Publication number
- KR0170238B1 KR0170238B1 KR1019900016238A KR900016238A KR0170238B1 KR 0170238 B1 KR0170238 B1 KR 0170238B1 KR 1019900016238 A KR1019900016238 A KR 1019900016238A KR 900016238 A KR900016238 A KR 900016238A KR 0170238 B1 KR0170238 B1 KR 0170238B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- intermediate frequency
- agc
- sampling
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 5
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
이 발명은 TV 및 VTR에 관한 것으로서, 피크 AGC 방식 채용시 수직동기 기간동안에 고스트가 부가될 경우 동기신호가 틀어지는 현상을 제거하기 위해 피크 AGC 전압을 수직동기 기간동안 홀드하여 AGC를 행하는 키드 AGC 방식을 사용함으로써 동기신호의 안정성을 향상시킨 것이다.
Description
제1도는 이 발명에 따른 중간 주파수 신호처리용 자동이득 제어회로의 기본 블럭도.
제2도는 이 발명에 따른 중간 주파수 신호처리용 자동이득 제어회로도의 상세도.
제3도는 제2도 각부의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중간주파수 AGC 전압 공급회로 11 : 저역필터(LPF)
12 : 동기신호 검출부 13 : 피크치 검출부
20 : 샘플링 및 홀드부 30 : 중간 주파수 신호 증폭부
COM1, COM2 : 비교기 BUF1, BUF2 : 버퍼
ZD1 : 제너다이오드 Q1 : 트랜지스터
R1, R2 : 저항 C1, C2 : 콘덴서
이 발명은 TV 및 VTR에 관한 것으로서, 더욱 상세하게는 영상 중간 주파수에 사용하고 있는 피크 자동이득 제어전압을 수직동기 기간동안 홀드하여 자동이득 제어(Automatic Gain Control)를 행하는 키드(Keyed) 자동이득 제어방식에 의해 동기신호의 안정성을 향상시킨 중간 주파수 신호처리용 자동이득 제어회로에 관한 것이다.
일반적으로 영상 중간 주파수에 사용하고 있는 피크 자동이득 제어(이하 AGC라 한다) 방식은 수평 동기구간의 값을 검출하여 AGC전압으로 사용하였다. 이것을 고스트 클린(Ghost Clean) TV튜너용 중간 주파수 신호처리에 그대로 사용할 경우에 만일 수직 동기기간 동안에 고스트가 부가되면 피크 AGC가 동작하여 AGC를 행한 후 이 AGC를 받은 중간 주파수 신호를 가지고 영상 검출하여 비데오 신호를 만들고 이것을 고스트 제거회로를 통과시켜 고스트가 제거된 비데오 신호를 얻어 이 신호를 가지고 동기분리를 행하면 동기신호가 틀어져 화질열화의 원인이 된다는 문제점이 있었다. 이 발명은 이와같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 AGC전압을 수직 동기기간 동안은 홀드하며 나머지 구간에서는 샘플링하는 키드 AGC방식을 이용하여 동기신호의 안정성이 향상될 수 있도록 한 중간 주파수 신호처리용 AGC회로를 제공하고자 함에 있다. 이러한 목적을 달성하기 위한 이 발명의 특징은 입력되는 비데오 신호의 크기에 따른 AGC 전압을 공급해 주는 중간 주파수 AGC 전압 공급회로와, 상기 중간 주파수 AGC 전압 공급회로에 연결되어 수직 동기 구간에서는 중간 주파수 AGC 전압을 홀드하고 수직 동기구간이 아닐때는 중간 주파수 AGC 전압을 샘플링하는 샘플링 및 홀드부와, 상기 샘플링 및 홀드부에 연결되어 입력되는 중간 주파수 신호와 상기 샘플링 및 홀드부로 부터의 중간 주파수를 증폭시키는 중간 주파수 신호 증폭부로 구성되는 중간 주파수 신호처리용 AGC 회로에 있다.
이하, 이 발명에 따른 바람직한 일실시예를 첨부된 도면에 의하여 상세히 설명한다.
제2도는 이 발명에 따른 중간 주파수 신호처리용 AGC 회로를 상세하게 나타낸 회로도로서, 입력되는 비데오 신호의 크기에 따른 AGC 전압을 공급하는 중간 주파수 AGC 전압 공급회로(10)는 비데오 신호를 입력으로 하여 차단 주파수보다 낮은 주파수의 신호만을 감쇄없이 통과시키는 저역필터(11)에 상기 저역필터(11)로 부터의 신호를 기준전압(Vref1)과 비교하여 수평 동기 신호만을 검출해내는 동기신호 검출부(12)를 연결시킨다. 상기 동기신호 검출부(12)는 비교기(COM1)로 구성된다.
또한, 상기 동기신호 검출부(12)에는 상기 동기신호 검출부(12)에서 검출된 수평 동기신호를 기준전압(Vref2)과 비교하여 피크치 검출전압을 발생시키는 피크치 검출부(13)을 연결시키며 상기 피크치 검출부(13)는 비교기(COM2)에 필터역할을 하는 저항(R1) 및 콘덴서(C1)를 연결시키고 버퍼용 트랜지스터(Q1)를 연결시킨다. 그리고 상기 트랜지스터(Q1)의 에미터측에는 저항(R2)을 통하여 일정 전압 이상의 출력을 제어하는 제너다이오드(ZD1)를 연결시킨다. 한편, 상기 피크치 검출부(13)에는 버퍼(BUF1), (BUF2)와 콘덴서(C2)로 이루어진 샘플링 및 홀드부(20)를 연결시킨다. 상기 샘플링 및 홀드부(20)는 수직 동기 구간에서는 중간 주파수 AGC 전압을 홀드하고 수직 동기 구간이 아닐때는 중간 주파수 AGC 전압을 샘플링한다.
그리고 상기 샘플링 및 홀드부(20)에는 입력되는 중간 주파수 신호와 상기 샘플링 및 홀드부(20)로 부터의 중간 주파수 신호를 증폭시키는 중간 주파수 신호 증폭부(30)를 연결시킨다.
상기와 같이 구성된 이 발명은 저역필터(11)를 통과한 제3도(a)와 같은 파형을 갖는 비데오 신호를 동기신호 검출부(12)에서 기준전압(Vref1)과 비교하여 수평 동기신호만을 검출해내며 이 검출된 신호의 파형은 제2도(b)와 같다.
상기 기준전압(Vref1)의 레벨은 페디스탈(Pedestal) 레벨과 동기 팁(Tip) 레벨 사이에 설정한다.
그리고 피크치 검출부(13)는 검출된 수평 동기신호를 기준전압(Vref2)과 비교하여 피크치 검출전압을 발생시킨다.
즉, 동기 팁의 피크값을 검출하게 되며, 상기 피크치가 검출된 신호의 파형은 제2도(c)와 같다.
이때, 저항(R1) 및 콘덴서(C1)에 충전되는 전류는 작게 설정하고 방전되는 전류는 크게 설정하면 충전되는 시간은 길어지게 되며 방전되는 시간은 짧아지게 된다. 결국 동기신호의 피크값은 방전할 때 검출되므로 저항(R1) 및 콘덴서(C1)로 구성된 필터의 전압은 급격히 낮아지게 된다.
그리고 파워 온시나 채널 변환의 경우처럼 비데오 신호가 입력되지 않았을때 저항(R1), 콘덴서(C1)로 된 필터 전압은 제너 전압보다 높아지기 때문에 제너다이오드(ZD1)가 도통되어서 피크치 검출전압은 제너전압을 항상 유지하게 된다.
상기와 달리 비데오 신호가 들어올때는 저항(R1), 콘덴서(C1)의 필터전압은 제너전압보다 낮게 유지되므로 상기 필터전압이 동기 팁의 피크치 전압을 따르게 된다.
중간 주파수 AGC 전압은 수직 동기신호가 하이일 때 즉 수직 동기구간이 아닐 대는 버퍼(BUF1)가 온이 되어서 중간 주파수 AGC 전압을 콘덴서(C2)에 충전시키고 이 전압을 중간 주파수 증폭부(30)에 공급하여 AGC 제어를 수행한다.
즉, 비데오 신호가 크면 동기 팁의 전압이 크게 낮아지므로 필터 전압이 낮아지게 되며 중간 주파수 AGC 전압이 낮아진다. 이 전압으로 중간 주파수 증폭부(30)의 이득이 감소하므로 중간 주파수 신호의 크기는 작아지는 쪽으로 AGC가 행해지며 중간 주파수 AGC 전압을 샘플링하는 구간이 된다.
상기와는 달리 수직 동기신호가 로우인 구간에서는 버퍼(BUF1)가 오프되고 콘덴서(C2)에 충전되었던 값 즉, 수직 동기구간의 수평 동기신호의 피크치를 버퍼(BUF2)를 통해 중간 주파수 증폭부(30)에 공급하며 중간 주파수 AGC 전압을 홀드하는 구간이 된다.
이상에서 살펴본 바와같이 이 발명은 영상 중간 주파수에 사용하고 있는 피크 AGC 전압을 수직 동기 기간동안 홀드하여 AGC를 행하는 키드 AGC 방식을 채택함으로써 동기신호의 안전성을 향상시켜 화질개선의 효과를 나타낸다.
Claims (3)
- 비데오 신호를 입력하여 차단 주파수보다 낮은 주파수의 신호만을 감쇄없이 통과시키는 저역필터(11)와, 상기 저역필터에 연결되어 상기 저역필터(11)로부터의 신호를 기준전압(Vref1)과 비교하여 수평 동기 신호만을 검출해내는 동기신호 검출부(12)와, 상기 동기신호 검출부(12)에 연결되어 상기 동기신호 검출부(12)에서 검출된 수평 동기신호를 기준전압(Vref2)과 비교하여 피크치 검출전압을 발생시키는 피크치 검출부(13)와, 상기 피크치 검출부(13)에 연결되어 수직 동기구간에서는 중간 주파수 AGC 전압을 홀드하고, 수직 동기구간이 아닐 때는 중간 주파수 AGC 전압을 샘플링하는 샘플링 및 홀드부(20)와, 상기 샘플링 및 홀드부(20)에 연결되어 입력되는 중간 주파수 신호와 상기 샘플링 및 홀드부(20)로부터의 중간 주파수를 증폭시키는 중간 주파수 신호 증폭부로 구성되는 것을 특징으로 하는 중간 주파수 신호처리용 AGC회로.
- 제1항에 있어서, 피크치 검출부(13)는, 상기 동기신호 검출부(12)로부터의 신호를 기준전압(Vref2)과 비교하는 비교기(COM2)와, 상기 비교기(COM2)에 연결되어 필터로 이용되는 저항(R1) 및 콘덴서(C1)와, 상기 비교기(COM2)에 연결되어 버퍼로 이용되는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)에 연결된 제어다이오드(ZD1)로 구성되는 중간 주파수 신호처리용 AGC회로.
- 제1항에 있어서, 샘플링 및 홀드부(20)는, 입력되는 수직 동기신호가 하이일 경우 온이 되는 버퍼(BUF1)와, 상기 버퍼(BUF1)에 연결된 충방전용 콘덴서(C2)와, 상기 버퍼(BUF1) 및 콘덴서(C2)에 연결된 버퍼(BUF2)로 구성되는 중간 주파수 신호처리용 AGC회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016238A KR0170238B1 (ko) | 1990-10-13 | 1990-10-13 | 중간 주파수 신호처리용 자동이득 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016238A KR0170238B1 (ko) | 1990-10-13 | 1990-10-13 | 중간 주파수 신호처리용 자동이득 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920009062A KR920009062A (ko) | 1992-05-28 |
| KR0170238B1 true KR0170238B1 (ko) | 1999-03-30 |
Family
ID=19304591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016238A KR0170238B1 (ko) | 1990-10-13 | 1990-10-13 | 중간 주파수 신호처리용 자동이득 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170238B1 (ko) |
-
1990
- 1990-10-13 KR KR1019900016238A patent/KR0170238B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920009062A (ko) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798802A (en) | Video signal clamping circuit | |
| US6912009B2 (en) | Data slice circuit separating data added to a signal superposed on a video signal based on slice level | |
| US5867222A (en) | Video sync signal slicing using variable gain control | |
| KR0170238B1 (ko) | 중간 주파수 신호처리용 자동이득 제어회로 | |
| US3624288A (en) | Video signal noise elimination circuit | |
| FI72627B (fi) | Reduktion av bruskaensligheten i ett automatiskt foerstaerkningsregleringssystem foer televisionsmottagare. | |
| US4148068A (en) | Television synchronizing signal separating circuit | |
| US4216502A (en) | Peak detector circuit | |
| JPS623640B2 (ko) | ||
| US4218708A (en) | Keyed AGC circuit | |
| US5510854A (en) | Device for adjusting the black level of a video signal | |
| US3912864A (en) | Circuit arrangement for supplying pulses having a defined pulse edge duration in a television image signal | |
| CA1045709A (en) | Automatic gain control circuit for a video signal | |
| JP2991549B2 (ja) | 映像信号処理装置 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| KR960007562Y1 (ko) | 자동이득제어회로 | |
| JP2812490B2 (ja) | 自動利得調整回路 | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| KR100210253B1 (ko) | 스크램블 신호 검출회로 | |
| KR890005750Y1 (ko) | 동기레벨 보정회로 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| KR910001583Y1 (ko) | 음성다중 텔레비젼의 방송표시 회로 | |
| KR870000835B1 (ko) | 잡음신호에 대한 무방송채널 잡음제거회로 | |
| KR940005793B1 (ko) | 브이씨알의 화질 자동 보상회로 | |
| KR940011032B1 (ko) | 자동 선국 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |