KR910006094Y1 - 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로 - Google Patents

고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로 Download PDF

Info

Publication number
KR910006094Y1
KR910006094Y1 KR2019880011852U KR880011852U KR910006094Y1 KR 910006094 Y1 KR910006094 Y1 KR 910006094Y1 KR 2019880011852 U KR2019880011852 U KR 2019880011852U KR 880011852 U KR880011852 U KR 880011852U KR 910006094 Y1 KR910006094 Y1 KR 910006094Y1
Authority
KR
South Korea
Prior art keywords
amplifier
output
unit
buffer
contrast
Prior art date
Application number
KR2019880011852U
Other languages
English (en)
Other versions
KR900004063U (ko
Inventor
김기범
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880011852U priority Critical patent/KR910006094Y1/ko
Publication of KR900004063U publication Critical patent/KR900004063U/ko
Application granted granted Critical
Publication of KR910006094Y1 publication Critical patent/KR910006094Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

고 해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로
제 1 도는 종래의 회로도.
제 2 도는 본 고안의 전체 구성도.
제 3 도는 본 고안의 회로도.
제 4 도는 본 고안의 입, 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 영상신호 증폭부 20 : 버퍼부
30 : 콘트라스트 펄스셈플링부 40 : 페데스털 펄스셈플링부
50 : 궤환부 1 : 고주파 증폭부
2 : 합성부 3 : 영상 중간 주파 증폭부
4 : 영상 검파부 5 : 증폭부
6 : AGC 전압 검출부 11 : AGC 전압 증폭부
P1-P5: 입력단자 P6: 출력단자
Q1-Q3, Q5-Q10, Q13: 트랜지스터 M : 전압/저항 변환소자
Q4, Q11, Q12: 전계효과 트랜지스터 R1-R31: 저항
C1-C8: 콘덴서 D1-D2: 다이오드
OP1-OP4: OP앰프 +Vcc, -Vcc : 전원
본 고안은 고해상도 프로젝터(HD PROJECTOR) 및 고화질 텔레비젼(TV)의 영상 출력 조정회로에 관한 것이다.
일반 고급형 칼라 TV에 있어서 영상 출력은 제 1 도에서 보는 바와 같이 입력 영상 신호가 고주파 증폭부(1)→합성부(2)→영상신호 중간 주파 증폭부(3)→영상 검파부(4)→증폭부(5)를 통하여 출력되게 하되 영상 출력신호의 일부를 이용하여 AGC (AUTOMATIC GAIN CONTROL : AGC) 전압을 얻고 AGC 전압 증폭부(7)를 통하여 증폭시킨 후 고주파 증폭부(1)에 궤환시켜 이득을 조정하도록한 AGC 회로로 조정되었으나 고품위 프로젝터 및 고화질 TV에 있어서 영상신호 처리부를 구성하고 있는 부품소자의 편차에 의한 영상신호의 드리프트(DFIFT)나 외부 영향에 의한 입력 영상 신호의 레벨에 변화가 있게 되면 송신측에서 보내는 본래의 영상신호와의 차에 의하여 동기가 무너진다거나, 잡음이 생긴다거나, 색상과 포화도가 송신측과 달라진다거나 하여 안정되고 올바른 화상이 재생되지 못하게 되는 단점이 있었으며 일반 TV 수상기와 고품위 프로젝터 및 고화질 TV는 영상신호 처리부를 구성하고 있는 회로 시스템이 완전히 다르기 때문에 종래의 일반 칼라 수상기에서 사용되는 AGC회로는 사용될 수 없게되는 점이 있었다.
본 고안의 목적은 이와 같은 점을 감안하여 콘트라스트 펄스가 포함되어 있는 영상신호를 외부의 콘트라스트 셈플 펄스로서 셈플을 홀드한 후 외부의 기준펄스와 비교시키고 영상 신호 증폭회로로 궤환시켜 증폭회로의 바이어스를 제어함으로서 입력 영상 신호의 이득을 조절하도록 하며 또한 입력 영상 신호의 페데스털 레벨을 기준 전압과 비교시킨후 입력 영상증폭회로로 궤환시켜 언제나 일정한 페데스틸 레벨이 유지되게 하도록한 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로를 제공하고자 하는 것으로 영상신호가 증폭되게 하여 페데스털 레벨 및 콘트라스트 펄스셈플링되게 한후 입력측에 궤환되게 구성한 것이다.
이를 첨부 도면에 의하여 상세 설명하면 다음과 같다.
제 2 도는 본 고안의 전체 구성도로서 영상신호 증폭부(10)를 통하여 증폭된 입력단자(P1)의 영상신호가 버퍼부(20)를 통하여 페데스털 레벨 셈플링부(40) 및 콘트라스트 펄스 셈플링부(30)에 인가시켜 페데스털 레벨 및 콘트라스트 펄스가 설정되게 한후 비교기용 OP 앰프(OP2) (OP2)와 궤환부(50)를 통하여 영상신호 증폭부(10)에 궤환시켜 출력되는 영상신호 레벨이 조정되게 구성한 것이다.
제 3 도는 본 고안의 회로도로서 영상신호 증폭부(10)는 입력 단자(P1)의 영상신호가 전원(+Vcc) (-Vcc)인 가용 바이어스 저항(R1-R4) (R30)과 접속된 차동 증폭기를 통하여 증폭되게 하고 바이어스 저항(R5) (R31), 전압/저항 변환소자(M), 콘덴서(C2)와 접속된 버퍼용 트랜지스터(Q3) (Q5)를 통하여 인가되게 한후 전압 분배용 다이오드(D1) (D2) 및 저항(R8)를 통하여 푸쉬플 증폭용 트랜지스터(Q7) (Q8)를 구동시켜 증폭되게 구성한 것이며 버퍼부(20)는 상기한 영상신호 증폭부(10)의 출력이 바이어스 저항(R11~R14)과 접속된 트랜지스터(Q9) (Q10)를 통하여 버퍼되어 출력단자(PH) 후단에 인가되게 구성한 것이다.
그리고 페데스털 레벨 샘플링부(40)는 상기한 버퍼부(20)의 출력이 바이어스 저항(R15) (R16)과 접속된 전계효과 트랜지스터(Q11)를 통하여 입력단자(P2)의 페데스털 클램프 펄스와 셈플되게 한후 콘덴서(C4)와 접속된 버퍼용 OP앰프(OP3) 및 저항(R17)을 통하여 저항(R18) 및 콘덴서(C6)와 접속된 OP앰프(OP4)의 반전(-)측에 비교전원을 인가하게 구성하고 비교전원이 병렬로된 콘덴서(C5), 저항(R19) (R20)을 통하여 인가되는 기준전원(-Vcc)과 비교되게 한후 바이어스 저항(R21) (R22) (R9)과 접속된 트랜지스터(Q6)를 구동시켜 상기한 영상신호 증폭부(10)의 증폭용 트랜지스터(Q7) (Q8)의 출력 레벨을 조정하게 구성한 것이다.
이와 동시에 콘트라스트 펄스 셈플링부(30)는 상기한 버퍼부(20)의 출력이 바이어스 저항(R23) (R24)과 접속된 전계효과 트랜지스터(Q12)를 통하여 입력단자(P3)의 콘트라스트 셈플 셈플되게 한후 콘덴서(C7)와 접속된 버퍼용 OP 앰프(OP1) 및 저항(R26)을 통하여 저항(R26) 및 콘덴서(C8)와 접속된 OP 앰프(OP2)의 반전(-)측에 비교전원을 인가하게 구성하고 비교전원이 입력단자(P5)의 이득 조정용 기준전압과 비교되게 한후 바이어스 저항(R27) (R28)과 접속된 반전용 트랜지스터(Q13)를 통하여 후단에 인가되게 구성한 것이다.
또한 궤한부(50)는 입력단자(P2)의 페데스털 클램프 펄스가 바이어스 저항(R10) (R7) 및 콘덴서(C3)를 통하여 전계효과 트랜지스터(Q4)를 구동하게 한후 상기한 콘트라스트 펄스 셈플링부(30)의 출력이 저항(R29)을 통하여 저항(R6), 커플링 콘덴서(C1)와 접속된 전계효과 트랜지스터(Q4)를 통하여 전압/저항 변환소자(M)를 제어시켜 상기한 영상신호 증폭부(10)의 트랜지스터(Q3) (Q5)의 증폭레벨을 조정하게 구성한 것이다.
그리고 제 4 도 (a) (b) (c) (d)는 본 고안의 입, 출력 파형도로서 파형(P)는 콘트라스트 펄스이고, 파형(q)는 영상 신호를 나타낸 것이다.
이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
제 3 도의 회로도에서 입력단자(P1)에 인가된 제 4 도 (a) (c)와 같은 영상신호가 바이어스 저항(R1-R4) (R30)과 접속된 차동 증폭용 트랜지스터(Q1) (Q2)를 "턴온"시킴에 따라 증폭되어 트랜지스터(Q2)의 콜렉터측을 통하여 트랜지스터(Q3)의 베이스측에 인가되며 이때 버퍼용 트랜지스터(Q3)의 에미터측에 인가된 영상신호가 저항(R5)에 인가된 전원(Vcc)과 함께 전압/저항 변환소자(M)의 단자(R) (ℓ), 버퍼용 트랜지스터(Q5), 다이오드(D1) (D2), 저항(R8)을 통하여 푸쉬폴 증폭용 트랜지스터(Q7) (Q8)를 "턴온"시킴에 따라 증폭된 후 바이어스 저항(R11-R14)과 접속된 트랜지스터(Q9) (Q10)를 "턴온"시킴으로서 출력단자(P6)후단에 증폭된 영상 신호가 인가됨과 동시에 출력 영상신호가 전계효과 트랜지스터(Q12) (Q11)의 드레인측에 인가된다.
여기서 입력단자(P3)와 제 4 도(P)와 같은 콘트라스트 펄스가 저항(R23)을 통하여 전계효과 트랜지스터(Q12)를 "턴온"시킴에 따라 전계효과 트랜지스터(Q12)의 드레인측에 인가된 영상신호 중 콘트라스트 시호가 셈플된 후 저항(R24) (R25)과 바이패스용 콘덴서(C7) 및 버퍼용 OP 앰프(OP1)를 통하여 OP 앰프(OP2)의 반전(-)측에 비교전원으로 인가되며 비교전원은 OP 앰프(OP2)의 비반전(+)측에 인가되는 입력단자(P5)의 기준전압과 비교되어 비교전원이 기준전압보다 크게 디며 OP앰프(OP2)의 출력측에「L레벨」이 출력되고 작게 되면「H레벨」이 출력된다.
그리고 OP앰프(OP2)의 출력은 바이어스 저항(R27) (R28)과 접속된 트랜지스터(Q13)을 "턴온"시켜 반전된후 전계효과 트랜지스터(Q4)의 드레인측에 궤환됨과 동시에 저항(R6) 및 전압/저항 변환소자(M)의 단자(i) (j)측에 인가되어 단자(i) (j)사이의 전압을 변환시킴에 따라 단자(R) (ℓ)사이의 저항값이 변환되어 트랜지스터(Q3) (Q5)의 에이터측 사이의 저항 값이 변환됨으로서 영상 신호의 이득이 조정되는 것이며 이때 커플링 콘덴서(C1)은 입력단자(P2)의 페데스털 클램프 펄스가 콘덴서(C3)와 바이어스 저항(R10) (R7)을 통하여 전계효과 트랜지스터(Q4)를 "턴온"시켜 전압/저항 변환소자(M)의 단자(i) (ℓ) (j) (R) 사이의 전압이 조정될때에 파형 왜곡을 방지하는 작용을 한다.
이와 같은 동작에 의하여 OP애프(OP2)의 반전(-)측 비교전원이 비반전(+)측 기준전압 보다 클때는 전압/저항 변환소자(M)의 단자(i)가「H레벨」로 되어 단자(R) (ℓ)의 저항값이 크게 되므로 즉 트랜지스터(Q3) (Q5)의 에미터 측 사이의 저항값이 커지게 되므로 영상신호 증폭부(10)에서 출력되어 버퍼부(20)를 통하여 출력되는 영상신호의 이득이 감소하게 되고 이에 따라 OP앰프(OP2)의 반전(-)측 비교전원도 감소하여 OP앰프(OP2)의 비반전(+)측 기준전압과 같게 되며 반대로 OP애프(OP2)의 비반전(+)측 기준전압이 반전(-)측 비교전원보다 클때는 상기의 동작이 반대로 됨으로서 영상 신호속에 포함된 콘트라스트 펄스의 레벨이 기준전압(P5)에 항상 일정하게 된다.
즉 입력단자(P1)로 제 4 도(a)와 같은 신호가 인가된다면 출력단자(P6)의 출력 영상신호는 상기에서 설명한 동작에 의해서 콘트파스트 펄스(P)의 레벨이 Vi→Vref로 되도록 걸리므로 영상신호의 레벨도 2Vi→Vref로 자동이득 조절됨으로서 제 4 도(B)와 같은 출력 신호가 인가된다.
또한 제 4 도 (c)와 같은 신호가 입력되면 상기와 마찬가지의 동작에 의하여→Vref(Vi→2Vref), 2Vi→4Vref로 됨으로서 제 4 도(D)와 같은 영상신호가 출력되는 것이다.
한편 트랜지스터(Q10)의 에미터에서 출력되어 전계효과 트랜지스터(Q11)의 드레인측에 입력된 영상신호는 입력단자(P2)의 페데스털 클램프 펄스의「H레벨 」이 바이어스 저항(R15)을 통하여 전계효과 트랜지스터(Q11)를 "턴온"시킴에 따라 입력신호 중 페데스털 레벨이 셈플되고 다음에 다시 입력단자(P2)의 페데스털을 램프 펄스가 「H레벨」로 될 때까지 호울드 된후 바이패스 콘덴서(C4)와 버퍼용 OP앰프(OP3) 및 저항(R17)을 통하여 OP앰프(OP4)의 반전(-)측에 비교전원으로 인가되며 이때 전원(-Vcc)이 콘덴서(C5)와 저항(R19) (R20)을 통하여 OP앰프(OP4)의 비반전(+)측에 기준전원을 인가시켜 비교기능을 수행시킨다.
여기서 OP앰프(OP4)의 출력은 반전(-)측 비교전원이 비반전(+)측에 기준전원보다 클때는「L레벨」을 출력하고 작을때는「H레벨」을 출력하는 것으로 OP앰프(OP4)의 출력이 바이어스 저항(R21) (R22)을 통하여 트랜지스터(Q6)을 "턴온"시킴에 따라 다이오드(D1) (D2)와 저항(R8)을 통하여 트랜지스터(Q5)의 콜렉터측에서 트랜지스터(Q7) (Q8)의 에미터측으로 출력되는 영상 신호의 페테스털 레벨이 쉬프트되어 OP앰프(OP4)의 비반전(+)측 기준전압과 일치하게 됨으로서 버퍼부(20)의 트랜지스터(Q10)을 통하여 출력되는 영상신호의 페데스털 레벨이 항상 일정하게 고정될 수 있는 것이다.
따라서 콘트라스트 펄스가 셈플링되어 궤환됨으로서 입력되는 영상신호와 관계없이 이득이 자동조절될 수 있는 것이고 페데스털 레벨이 셈플 앤드 호울드되어 궤환됨으로서 항상 일정하게 유지되는 안정한 영상 신호가 얻어질 수 있는 것이다.
이상에서와 같이 본 고안은 입력되는 영상신호를 증폭 및 버퍼되게 하고 페데스털 레벨 및 콘트라스트 레벨을 셈플링하게 한후 궤환시켜 안정된 영상신호가 출력되게 구성한 것으로 고품위 프로젝터나, 고해상도 TV에 있어서, 영상신호를 처리하는 회로를 구성하고 있는 소자들의 편차에 의한 영상 신호의 트리프트나, 외부 영향에 의한 영상신호의 변화에 관계없이 항상 안정되고 일정한 영상신호를 출력하여 영상신호를 높은 전압으로 증폭한 다음 브라운관의 캐소우드로 보내도록한 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로를 제공함으로서 선명한 화상이 얻어질 수 있는 효과가 있는 것이다.

Claims (6)

  1. 입력되는 영상신호가 전압/저항 변환소자(M)에 접속된 증폭기를 통하여 증폭되게 한 영상신호 증폭부(10)와, 상기한 영상신호 증폭부(10)의 출력이 완충소자를 통하여 버퍼되어 출력되게 한 버퍼부(20)와, 상기한 버퍼부(20)의 출력이 페데스털 클램프 펄스에 의하여 제어되어 페데스털 펄스를 셈플링하게 한후 비교기(OP4)용 OP앰프(OP4)를 통하여 상기한 영상신호 증폭부(10)에 궤환시켜 일정한 페데스털 레벨이 유지되게 한 페데스털 레벨 셈플링부(40)와, 상기한 버퍼부(20)의 출력이 콘트라스트 셈플 펄스에 의하여 제어되어 콘트라스트 펄스가 셈플되게한후 비교되게한 콘트라스트 셈플링부(30)와, 상기한 콘트라스트 셈플링부(30)의 출력이 상기한 영상신호 증폭부(10)의 전압/저항 변환소자(M)를 제어시켜 출력 영상 신호의 이득율이 조정되게한 궤환부(50)로 구성된 것을 특징으로한 고해상도 프로젝터 및 고화질TV의 영상 출력 조성회로.
  2. 제 1 항에 있어서, 영상신호 증폭부(10)는 입력단자(P4)의 영상신호가 바이어스 저항(R1~R4)(R30)과 접속된 차동증폭용 트랜지스터(Q1) (Q2)를 통하여 증폭되게 구성하고 전압/저항 변환소자(M)의 단자(R) (ℓ)와 접속된 버퍼용 트랜지스터(Q3) (Q5)를 통과하게 구성한후 다이오드(D1) (D2)와 저항(R8)을 통하여 푸쉬폴 증폭용 트랜지스터(Q7) (Q8)를 구동시켜 증폭되게 구성시킨 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로.
  3. 제 1 항에 있어서, 버퍼부(20)는 상기한 영상신호 증폭부(10)의 출력이 바이어스 저항(R11~R14)과 접속된 트랜지스터(Q9) (Q10)를 통하여 버퍼되어 출력단자(P6)후단에 인가되게 구성시킨 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로.
  4. 제 1 항에 있어서, 페데스털 레벨 셈플링부(40)는 입력단자(P2)의 페데스털 클램프 펄스가 바이어스 저항(R15) (R16)과 접속된 전계효과 트랜지스터(Q11)를 구동시켜 상기한 버퍼부(20)의 출력중 페데스털 레벨이 셈플링되게 한 후 버퍼용 OP앰프(OP3)를 통하여 OP앰프(OP4)의 반전(-)측에 비교전원을 인가하게 인가되게 구성하고 콘덴서(C5)와 저항(R19) (R20)를 통하여 게 OP앰프(OP4)의 비반전(+)측에 인가되는 기준전원과 비교되게 구성한 후 바이어스 저항(R20) (R22) (R9)과 접속된 트랜지스터(Q6)를 구동시켜 상기한 영상신호 증폭부(10)의 트랜지스터(Q7) (Q8)의 증폭레벨이 조정되게 구성시킨 고행상도 프로젝터 및 고화질 TV의 영상 출력 조정회로.
  5. 제 1 항에 있어서, 콘트라스트 펄스 셈플링부(30)는 입력단자(P3)의 콘트라스트 t셈플펄스가 바이어스 저항(R23) (R24)과 접속된 전계효과 트랜지스터(Q12)를 구동시켜 상기한 버퍼부(20)의 출력중 콘트라스트 펄스가 셈플되게 한후 버퍼용 OP앰프(OP1)을 통하여 OP앰프(OP2)의 반전(-)측에 비교전원을 인가하게 구성하고 OP앰프(OP2)의 비반전(+)측에 인가된 입력단자(P5)의 기준전압과 비교되게 구성한후 바이어스 저항(R27) (R28)과 접속된 트랜지스터(Q13)를 통하여 반전시켜 출력되게 구성시킨 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로.
  6. 제 1 항에 있어서, 궤환부(50)는 입력단자(P2)의 페데스털 클램프 펄스가 저항( R10) 및 콘덴서(C3)를 통하여 전계효과 트랜지스터(Q4) 구동하게 구성한후 상기한 콘트라스트 셈플링부(30)의 출력이 전계효과 트랜지스터(Q4), 콘덴서(C1), 저항(R6)과 접속된 상기한 영상신호 증폭부(10)의 전압/저항 변환소자(M)를 제어하게 구성시킨 고해상도 프로젝터 및 고화질 TV의 영상 출력 조정회로.
KR2019880011852U 1988-07-22 1988-07-22 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로 KR910006094Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880011852U KR910006094Y1 (ko) 1988-07-22 1988-07-22 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880011852U KR910006094Y1 (ko) 1988-07-22 1988-07-22 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로

Publications (2)

Publication Number Publication Date
KR900004063U KR900004063U (ko) 1990-02-08
KR910006094Y1 true KR910006094Y1 (ko) 1991-08-16

Family

ID=19277720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880011852U KR910006094Y1 (ko) 1988-07-22 1988-07-22 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로

Country Status (1)

Country Link
KR (1) KR910006094Y1 (ko)

Also Published As

Publication number Publication date
KR900004063U (ko) 1990-02-08

Similar Documents

Publication Publication Date Title
US7304679B1 (en) Preview mode low resolution output system and method
JPH09326698A (ja) オフセットを補正する方法および装置
EP0235862A1 (en) Gamma correction circuit
US5406221A (en) Video amplifier circuit with gain and alignment control
US20140266840A1 (en) Output stage with fast feedback for driving adc
EP0344227B1 (en) Temperature compensated logarithmic amplifier
KR910006094Y1 (ko) 고 해상도 프로젝터 및 고화질 tv의 영상 출력 조정회로
US5525922A (en) Automatic gain and level control circuit and method
US4730210A (en) Wideband analog RGB video processor with negative feedback capability and black level control
JP4078091B2 (ja) 撮像装置および撮像方法
JP2811704B2 (ja) Ｃｃｄ出力回路
JP3064703B2 (ja) サンプルホールド回路
KR900003104Y1 (ko) 비데오 신호의 흑 레벨 설정회로
JPH05153428A (ja) クランプ回路
US4518923A (en) Preamplifier
KR910006481Y1 (ko) 텔레비젼의 비데오 시그널 입력회로
JPH057805Y2 (ko)
KR910000549B1 (ko) 원거리 전송장치의 케이블 보상회로
KR100189744B1 (ko) 영상신호 처리회로
JPH05153431A (ja) クランプ回路
KR900006421Y1 (ko) 비데오 레벨의 보정회로
JPH0239914B2 (ko)
JPH0575895A (ja) 映像信号の自動利得調整回路
JP2579299B2 (ja) 電子内視鏡装置用クランプ回路
KR940004388Y1 (ko) Tv수상기용 영상 출력장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee