KR910006481Y1 - 텔레비젼의 비데오 시그널 입력회로 - Google Patents
텔레비젼의 비데오 시그널 입력회로 Download PDFInfo
- Publication number
- KR910006481Y1 KR910006481Y1 KR2019880022663U KR880022663U KR910006481Y1 KR 910006481 Y1 KR910006481 Y1 KR 910006481Y1 KR 2019880022663 U KR2019880022663 U KR 2019880022663U KR 880022663 U KR880022663 U KR 880022663U KR 910006481 Y1 KR910006481 Y1 KR 910006481Y1
- Authority
- KR
- South Korea
- Prior art keywords
- video signal
- transistor
- buffer
- circuit
- signal input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/8707—Regeneration of colour television signals using a demodulator and a remodulator, e.g. for standard conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.
Description
본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
R1-R8: 저항 10 : 비데오 신호 입력단
C1-C3: 콘덴서 20 : 버퍼
Q1, Q2: 트랜지스터 30 : 미분회로
D1: 다이오드 40 : 바이어스 회로
VR1: 가변저항 50 : 증폭단
본 고안은 비데오 테이프 레코더의 비데오 시그널을 텔레비젼에 인가시킴에 있어서, 비데오 테이프 레코더의 비데오 시그널(1Vp-p)을 텔레비젼에서 필요한 비데오 시그널(2Vp-p) 로 변환시켜 주도록한 텔레비젼의 비데오 시그널 입력회로에 관한 것이다.
즉 비데오 테이프 레코더에서 재생되는 비데오 시그널을 텔레비젼을 인가시켜 시청하기 위해서는 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 텔레비젼에서 필요한 2Vp-p 비데오 시그널로 변환시켜 주어야만 하는 것이었다.
종래에는 이를 위하여 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 버퍼단에서 시그널을 안정화 시킨후 앰프부를 통하여 2Vp-p 비데오 시그널로 변환시키고 변환된 2Vp-p 비데오 시그널이 버퍼를 통하여 출력되게 하였다.
즉 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 2Vp-p 비데오 시그널로 증폭시켜 텔레비젼에서 디스플레이 되게 하므로써 앰프부의 회로 시정수 및 입력 비데어 시그널의 레벨 변화로 인하여 텔레비젼에서 필요한 안정된 레벨의 2Vp-p 비데오 시그널을 제공하지 못하는 것이었다.
본 고안에서는 이와 같은 점을 감안하여 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 임피던스 매칭시키고 레벨 조정한 후 버퍼와 미분회로를 통하여 비데오 시그널 레벨을 조정하고 증폭단에서 2Vp-p 비데오 시그널로 출력되게 한 것으로써, 비데오 테이프 레코더의 1Vp-p 비데오 신호를 안정되고 정확한 2Vp-p 비데오 신호로 변환시키는 것이다.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.
본 고안은 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 텔레비젼의 2Vp-p 비데오 시그널로 변환시키는 회로로써 비데오 테이프 레코더에서 입력되는 1Vp-p 비데오 시그널은 임피던스 매칭과 직류를 차단시키는 비데오 신호 입력단(10)에 인가된후 버퍼(20)의 트랜지스터(Q1)를 통하여 출력되고 버퍼(20)의 출력 비데오 시그널은 필요한 레벨로 감쇠시키는 미분회로(30)를 통한 후 증폭단(50)에 인가되므로써 증폭단(50)의 트랜지스터(Q2)를 통하여 2Vp-p 비데오 시그널로 출력되게 구성한다.
이때 증폭단(50)의 트랜지스터(Q2)이 베이스와 버퍼(20)의 트랜지스터(Q1)의 베이스 사이에는 바이어스회로(40)를 연결 구성시킨 것이었다.
즉 본 고안은 비데오 테이프에 레코더에서 입력되는 1Vp-p 비데오 시그널은 임피던스 매칭용 저항(R1)과 직류차단용 콘덴서(C1) 및 레벨 조정용 저항(R2)으로 구성된 비데오 신호 입력단(10)을 통하여 저항(R3)이 연결된 버퍼용 트랜지스터(Q1)로 구성된 버퍼(20)를 통한 후 미분회로(30)에 인가되어 저항(R4)과 콘덴서(C2)로 구성된 미분회로(30)에서 시그널 전달을 용이하게 함과 동시에 필요한 레벨로 감쇠시켜 증폭단(50)에 인가시키게 구성한다.
그리고 저항(R5-R8)과 가변저항(VR1)이 연결된 트랜지스터(Q2)로 구성된 증폭단(50)에서는 상기 미분회로(30)의 비데오 시그널을 2Vp-p 비데오 시그널로 변환시켜 출력시키게 구성하며 트랜지스터(Q2)의 베이스측 바이어스는 다이오드(D1)의 순방향 전압 만큼 다운된 후 트랜지스터(Q1)의 베이스에 인가되게 바이어스회로(40)를 구성한다.
이때 콘덴서(C3)는 트랜지스터(Q2)의 에미터 시그널이 콜렉터측으로 전달될때 베이스로 타고 넘어가는 시그널 성분을 제거하고 증폭단(50)의 저항(R8)과 가변저항(VR1)은 비데오 시그널 출력을 2Vp-p 에 맞도록 유지시켜 주는 것이다.
이와같이 비데오 테이프 레코더에서 입력되는 1Vp-p 비데오 시그널을 텔레비젼에서 필요한 2Vp-p 비데오 시그널로 변환시키는 본 고안은 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 임피던스 매칭용 저항(R1)과 직류 차단용 콘덴서(C1) 및 레벨 조정용 저항(R2)으로 구성된 비데오 신호 입력단(10)에 인가되어 임피던스 매칭용 레벨 조정되어 버퍼(20)에 인가되게 된다.
비데오 신호 입력단(10)에서 저항(R3)이 연결된 트랜지스터(Q1)에 인가되는 비데오 시그널은 트랜지스터(Q1)의 에미터에서 통상의 비데오 시그널로 안정된 후 출력되게 된다.
즉 버퍼(20)에서 비데오 시그널을 안정시켜 출력시키며 출력된 비데오 시그널은 콘덴서(C2)와 저항(R4)으로 구성된 미분회로(30)에서 인가되어 시그널의 전달을 용이하게 함과 동시에 또한 필요한 레벨로 비데오 시그널을 감쇠시킨다.
이같은 미분회로(30)에서 출력되어지는 비데오 시그널은 저항((R5) (R7)에 의해 바이어스 전압이 인가되고 저항(R6) (R8) 및 가변저항 (VR1)이 연결된 트랜지스터(Q2)를 통하여 2Vp-p의 비데오 신호로 증폭되어 출력되게 된다.
이때 증폭단(50)에서는 저항 (R5-R8)과 가변저항(VR1)이 연결된 트랜지스터(Q2)를 통하여 2Vp-p의 비데오 시그널을 출력시키는 것으로 저항(R8)과 가변저항(VR1)은 비데오 시그널 출력을 2Vp-p에 맞도록 유지시켜 주게 된다.
한편 트랜지스터(Q2)의 베이스에 연결된 콘덴서(C3)는 트랜지스터(Q2)의 에미터 시그널이 콜렉터로 전달될때 베이스 측으로 타고 넘어가는 시그널 성분을 제거해 주므로써 시그널을 트랜지스터(Q2)의 콜렉터로 완벽하게 전달하는 것이다.
또한 트랜지스터(Q2)의 베이스에 인가되는 바이어스 전압은 바이어스 회로 (40)의 다이오드(D1)를 통하여 다이오드의 순방향 전압만큼 다운된 전압으로 트랜지스터(Q1)의 베이스에 인가시켜 주어 버퍼용 트랜지스터(Q1)에서 비데오 신호 입력단(10)의 비데오 시그널을 미분회로 (30)에 인가시키는 것이다.
이같이 증폭단(50)의 트랜지스터(Q2)의 베이스측 바이어스 전압이 다이오드(D1)의 순방향 전압만큼 다운된 후 트랜지스터(Q1)의 베이스에 인가되므로써 버퍼(20)와 증폭단(50)이 안정된 동작을 하여 출력 비데오 시그널 레벨을 안정화 시켜 주는 것이다.
이때 바이어스 회로(40)의 다이오드(D1)를 사용치 않고 저항을 연결해 주되 저항값을 다이오드의 순방향 전압만큼 다운시킬 수 있도록 설정해 주면 그 결과는 같게 된다.
이상에서와 같이 본 고안은 비데오 테이프 레코더에서 인가되는 1Vp-p의 비데오 시그널을 텔레비젼의 영상 신호 처리에 필요한 2Vp-p의 비데오 시그널로 변환시키는 것으로써 바이어스회로를 구성하여 정확하고 안정되게 1Vp-p의 비데오 시그널을 2Vp-p의 비데오 시그널로 변환사킬 수 있는 것이다.
Claims (2)
- 비데오 테이프 레코더의 1Vp-p 비데오 시그널을 임피던스 매칭시키는 비데오 신호 입력단(10)과, 상기 비데오 신호 입력단(10)의 비데오 시그널을 안정화시켜 동위상으로 출력시키는 버퍼(20)와, 상기 버퍼(20)를 통한 비데오 시그널을 감쇠시키는 미분회로 (30)와, 상기 미분회로(30)의 비데오 시그널을 2Vp-p의 비데오 시그널로 출력시키는 증폭단(50)과, 상기 증폭단(50)의 바이어스 전압을 다운시켜 버퍼(20)의 바이어스 전압으로 인가시키는 바이어스회로(40)로 구성된 텔레비젼의 비데오 시그널 입력회로.
- 제1항에 있어서, 바이어스 회로 (40)는 증폭단(50)의 트랜지스터(Q2)의 바이어스 전압이 다이오드(D1)를 통하여 다운된후 버퍼(20)의 트랜지스터(Q1)의 바이어스 전압으로 인가되게 구성한 텔레비젼의 비데오 시그널 입력회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880022663U KR910006481Y1 (ko) | 1988-12-31 | 1988-12-31 | 텔레비젼의 비데오 시그널 입력회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880022663U KR910006481Y1 (ko) | 1988-12-31 | 1988-12-31 | 텔레비젼의 비데오 시그널 입력회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900013879U KR900013879U (ko) | 1990-07-06 |
KR910006481Y1 true KR910006481Y1 (ko) | 1991-08-23 |
Family
ID=19282985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880022663U KR910006481Y1 (ko) | 1988-12-31 | 1988-12-31 | 텔레비젼의 비데오 시그널 입력회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910006481Y1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397224B1 (ko) * | 2000-09-05 | 2003-09-13 | 주식회사 모아텍 | 스텝핑 모터 |
-
1988
- 1988-12-31 KR KR2019880022663U patent/KR910006481Y1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397224B1 (ko) * | 2000-09-05 | 2003-09-13 | 주식회사 모아텍 | 스텝핑 모터 |
Also Published As
Publication number | Publication date |
---|---|
KR900013879U (ko) | 1990-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926261A (en) | Video noise reduction circuit | |
US4298884A (en) | Chroma amplifier and color killer | |
GB2056798A (en) | Protective circuit for output transformerless circuit | |
EP0439071B1 (en) | Logarithmic amplifier | |
KR910006481Y1 (ko) | 텔레비젼의 비데오 시그널 입력회로 | |
JPS5929013B2 (ja) | 光agc回路 | |
US4249208A (en) | Gamma correction circuit for a video signal and television camera suitable therefor | |
EP0522425A1 (en) | Signal generating device | |
KR840000139A (ko) | 텔레비젼 수신기의 자동이득제어 시스템용 잡음 감도 감소회로 | |
GB1533291A (en) | Blanking circuit for a video signal | |
US6313884B1 (en) | Gamma correction | |
US4626793A (en) | Receiver amplifier for amplification of a photoelectric current | |
KR880001940Y1 (ko) | 증폭회로 | |
KR100203785B1 (ko) | 신호의 코링 문턱값 조정회로 | |
US4199732A (en) | Amplifying circuit | |
KR930008663Y1 (ko) | 재생시 테이프에 삽입된 문자 색상 조절회로 | |
US5185569A (en) | Peak value detecting circuit | |
US4985685A (en) | Detector circuit including current attenuating circuit and capacitor | |
KR960010488B1 (ko) | 텔레비젼 수상기의 캡션신호 발생회로 | |
KR900006312Y1 (ko) | Tv/vtr 장치용 영상신호 보상장치 | |
JPH07183810A (ja) | アナログ信号処理回路 | |
KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
KR880001939Y1 (ko) | 증폭회로 | |
KR950007772Y1 (ko) | 블랙노이즈 제거회로 | |
KR940002756Y1 (ko) | 스켈치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970711 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |