JPH05153428A - クランプ回路 - Google Patents

Abstract

(57)【要約】 【目的】 クランプするためのコード数を複数加算し
て、その平均レベルで映像信号の基準黒レベル部分をク
ランプすることで、ノイズの影響を減らすと共に収束精
度を向上させることによりクランプ精度を向上させるこ
とができるようにする。 【構成】 撮像素子よりの映像信号を増幅する増幅回路
２と、これの出力信号をディジタル信号に変換するＡ−
Ｄコンバータ３と、これの出力信号のクランプ区間の信
号を同期加算する同期加算回路１６と、これの出力信号
と基準レベルを示すディジタルコード信号とを減算する
減算回路２０と、これの出力信号をアナログ信号に変換
するＤ−Ａコンバータ８と、これの出力信号を積分する
サンプルホールド及び積分回路９とを備え、このサンプ
ルホールド及び積分回路９の出力信号のレベルに基いて
増幅回路２の出力レベルを可変するようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばビデオカメラ等
に適用して好適なクランプ回路に関する。

【０００２】

【従来の技術】従来、例えばカラービデオカメラ等にお
いては、クランプ回路が使用されている。

【０００３】ビデオカメラは例えば光学系よりの光の
赤、緑、青の成分を夫々受け持つ３つのＣＣＤ（チャー
ジ・カップルド・デバイス）よりの信号をプリアンプで
増幅し、更にこれら赤、緑、青の映像信号をビデオアン
プ、イメージエンハンサ、プロセスアンプで夫々増幅処
理した後に、ガンマ補正等の各種処理を施してエンコー
ダに供給して例えばＮＴＳＣ方式のカラー映像信号に変
換し、これを出力するようにしている。

【０００４】上述のクランプ回路は、ホワイトバランス
調整や利得調整等の行えるビデオアンプやガンマ補正回
路等と共にビデオアンプ内に配される。

【０００５】ホワイトバランス調整や利得調整等を行う
と、映像信号の基準黒レベルが変動し、これにより画面
上での黒の部分のバランスがくずれて画質が劣化する等
の弊害が起こりうる。

【０００６】クランプ回路はこのような弊害が生じない
ようにするために、映像信号の波形の一点を一定の電位
に固定する役割を果たすようになされている。

【０００７】図７にこのクランプ回路の例を示し、以下
このクランプ回路について説明する。

【０００８】この図７において、１は上述した赤、緑ま
たは青撮像素子より赤、緑または青の映像信号が供給さ
れる入力端子で、この入力端子１を介して映像信号が増
幅回路２の非反転入力端子（＋）に供給される。

【０００９】この増幅回路２よりの出力信号、即ち、増
幅された映像信号はＡ−Ｄコンバータ３によりディジタ
ル映像信号になされた後に、エラー検出回路４に供給さ
れる。

【００１０】このエラー検出回路４はＡ−Ｄコンバータ
３よりのディジタル映像信号を出力端子５を介して図示
を省略したディジタルプロセス回路に供給する。

【００１１】これと共に、このエラー検出回路４は、ク
ランプ位相のディジタルコードが基準コードより大きい
か否かを判断し、その結果（１ビット）をエラー信号と
して積分回路６に供給する。

【００１２】積分回路６はエラー検出回路４よりのエラ
ー信号を積分し、その積分結果を増幅回路２の反転入力
端子（−）に供給する。

【００１３】この図７のクランプ回路において、エラー
検出回路４より出力されるエラー信号ｐ１は、図５Ａに
示す如き映像信号に対するクランプ位相が図５Ｂに示す
ような場合には、図５Ｃに示すような信号であり、この
信号が積分回路６に供給されると、この積分回路６が或
変化量を以て変化させる。

【００１４】この変化量は図５Ｄに示すように、時間Δ
ｔにおける変化量ΔＦＢＬである。

【００１５】この変化量ΔＦＢＬは積分回路６の時定
数、エラー検出回路４よりのエラー信号の出力レベル、
増幅回路２の利得等により決定される。

【００１６】さて、このエラー信号ｐ１が積分回路６に
供給された場合、この積分回路６からの出力は図５Ｄに
示す如き信号となる。

【００１７】この図５Ｃ及びＤから分かるように、変化
量ΔＦＢＬを大きく設定した場合には、クランプ処理を
行った直後から次のクランプ処理を行うまでのレベル変
化が大となり、クランプ直後及びクランプ直前の直流レ
ベルの差が大となってしまう。

【００１８】従って、従来においては、積分回路６の時
定数を大きくしたり、エラー検出回路４よりのエラー信
号ｐ１の出力レベルを小さくしていた。

【００１９】即ち、図４Ａに示すように、エラー検出回
路４よりのエラー信号のレベルを小さくしたり、積分回
路６の時定数を変えることによって、図４Ｂに示すよう
にクランプ処理を行った直後から次のクランプ処理を行
うまでのレベル変化を小さくなるようにして、クランプ
直後及びクランプ直前の直流レベルの差が大とならない
ようにしていた。

【００２０】

【発明が解決しようとする課題】上述から明かなよう
に、従来においては、サンプル数１つにつきエラー検出
を行い、その結果に基いてクランプを行うようにしてい
た。

【００２１】従ってノイズの影響を受け易く、収束精度
が悪いといった不都合があった。

【００２２】本発明はかかる点に鑑みてなされたもの
で、サンプル数の増加及び平均化を行うことができ、ノ
イズの影響を減らすと共に収束精度を向上させることに
よりクランプ精度を向上させることのできるクランプ回
路を提案しようとするものである。

【００２３】

【課題を解決するための手段】本発明クランプ回路は例
えば図１〜図６に示す如く、撮像素子の出力信号を増幅
する可変増幅手段２と、この可変増幅手段２の出力信号
をディジタル信号に変換するＡ−Ｄ変換器３と、このＡ
−Ｄ変換器３の出力信号の所定の区間の信号を同期加算
する同期加算手段１６と、この同期加算手段１６の出力
信号と基準レベルを示すディジタルコード信号とを減算
する減算手段２０と、この減算手段２０の出力信号をア
ナログ信号に変換するＤ−Ａ変換器８と、このＤ−Ａ変
換器８の出力信号を積分する積分手段９とを備え、この
積分手段９の出力信号が利得制御信号として可変増幅手
段２に供給されるようにしたものである。

【００２４】

【作用】上述せる本発明によれば、撮像素子の出力信号
をＡ−Ｄ変換し、これの出力信号の所定の区間の信号を
同期加算した信号と基準レベルを示すディジタルコード
信号とを減算して得た信号をアナログ信号に変換した後
に積分し、これを利得制御信号として可変増幅手段２に
供給して撮像素子よりの出力信号を増幅するようにした
ので、サンプル数の増加及び平均化を行うことができ、
ノイズの影響を減らすと共に収束精度を向上させること
によりクランプ精度を向上させることができる。

【００２５】

【実施例】以下に、図１を参照して本発明クランプ回路
の一実施例について詳細に説明する。

【００２６】この図１において、図７と対応する部分に
は同一符号を付してその詳細説明を省略する。

【００２７】この図１に示すクランプ回路は、撮像素子
で撮像して得た映像信号の基準黒レベル（図２Ａ及び図
２Ｂ参照）を水平周期で４サンプルして、そのコードを
“０２０Ｈ”または“０４０Ｈ”にクランプする回路で
ある。

【００２８】この図１において、１は図示を省略した
赤、緑または青用撮像素子よりの映像信号が供給される
入力端子で、この入力端子１を介して撮像された映像信
号（図２Ａ参照）が増幅回路２の非反転入力端子（＋）
に供給される。

【００２９】この増幅回路２よりの出力映像信号は、Ａ
−Ｄコンバータ３に供給される。

【００３０】Ａ−Ｄコンバータ３に供給された入力映像
信号は、このＡ−Ｄコンバータ３により、図２Ｃに示す
サンプリングクロックによりサンプリングされてディジ
タル映像信号（図２Ｄ参照）になされた後、出力端子５
を介して例えば本例クランプ回路が適用されるビデオカ
メラのディジタルプロセス回路に供給される。

【００３１】そしてこのディジタルプロセス回路（図示
を省略する）を経たディジタル映像信号は、例えばＮＴ
ＳＣエンコーダ（図示を省略する）により、ＮＴＳＣ方
式のカラー映像信号になされて、外部に出力される。

【００３２】一方、Ａ−Ｄコンバータ３よりのディジタ
ル映像信号は同期加算回路１６にも供給される。

【００３３】この同期加算回路１６は、加算回路１７及
びＤ型フリップ・フロップ回路１８で構成される。

【００３４】Ａ−Ｄコンバータ３よりの１０ビットのデ
ータ列とされたディジタル映像信号がこの同期加算回路
１６の加算回路１７に供給され、この加算回路１７にお
いて、１０ビットのデータ列が次々に、例えば４回加算
され、１２ビットのデータ列とされてＤ型フリップ・フ
ロップ回路１８に供給される。

【００３５】このＤ型フリップ・フロップ回路１８は図
示を省略したビデオカメラの制御部よりのクロック信号
（図２Ｅ参照）に基いて１２ビットのデータ列をラッチ
する。

【００３６】このＤ型フリップ・フロップ回路１８より
の出力信号は減算回路２０、コンパレータ１２及び加算
回路１７に夫々供給される。

【００３７】このＤ型フリップ・フロップ回路１８にお
いては、例えば１つのコードだけをもってくるとノイズ
が乗るので、いくつかのコードをとってこれらの平均を
得るようにしている。

【００３８】さて減算回路２０に供給された１２ビット
のディジタル信号は、入力端子１９よりの、図示を省略
したビデオカメラの制御部よりのディジタル制御信号、
例えば“０２０Ｈ×４”や“０４０Ｈ×４”の１６進の
データ信号と減算処理される。

【００３９】この減算処理された結果得られた１２ビッ
トのディジタル信号はクリップ回路２１に供給される。

【００４０】このクリップ回路２１は、ディジタルクリ
ップ回路であって、減算回路２０よりの１２ビットのデ
ィジタル信号をクリップして３ビットのディジタル信
号、即ち、３ビットで１２ビットの値を示せる信号にな
す。

【００４１】このクリップ回路２１よりの３ビットの出
力信号はコード変換回路２２に供給される。

【００４２】このコード変換回路２２は、クリップ回路
２１よりの３ビットのディジタル信号をＤ−Ａコンバー
タ８用の信号に変換する。

【００４３】即ち、クリップ回路２１よりの３ビットの
ディジタル信号が“１００（＋４に対応する）”のとき
には”１１１”に変換し、クリップ回路２１よりの３ビ
ットのディジタル信号が“０１１（＋３に対応する）”
のときには”１１０”に変換し、クリップ回路２１より
の３ビットのディジタル信号が“０１０”（＋２に対応
する）”のときには”１０１”に変換し、クリップ回路
２１よりの３ビットのディジタル信号が“００１（＋１
に対応する）”のときには”１００”に変換し、クリッ
プ回路２１よりの３ビットのディジタル信号が“０００
（０に対応する）”のときには”０１１”に変換し、ク
リップ回路２１よりの３ビットのディジタル信号が“１
１１（−１に対応する）”のときには”０１０”に変換
し、クリップ回路２１よりの３ビットのディジタル信号
が“１１０（−２に対応する）”のときには”００１”
に変換し、クリップ回路２１よりの３ビットのディジタ
ル信号が“１０１（−３に対応する）”のときには”０
００”に変換する。

【００４４】さて、このコード変換回路２２よりの３ビ
ットの変換出力（図２Ｆ及び図２Ｇ参照）はＤ−Ａコン
バータ８によりアナログ信号（図２Ｈ参照）になされ、
これがゲート回路２３に供給される。

【００４５】このゲート回路２３は入力端子２４を介し
て供給される、図示を省略したビデオカメラの制御部よ
りのスイッチングパルス（図２Ｊ参照）によりスイッチ
２５のオン／オフを行い、図２Ｈに示す如きＤ−Ａコン
バータ８の出力信号をゲートする。

【００４６】このスイッチングパルスはクランプ部分に
対応している。いいかえれば、補正量を捕らえることの
できる位置を示す信号で、この信号により、図２Ｂに示
す基準黒レベル期間のみの映像信号を補正することがで
きる。

【００４７】即ち、ゲート回路２３がない場合には、図
２Ｉに示すように、映像信号の映像期間にもＤ−Ａコン
バータ８によってアナログ信号とされた信号がサンプル
ホールド及び積分回路９に供給されてしまい、この場
合、積分の時定数をクランプ周期よりもかなり長くしな
いと、クランプ直前とクランプ直後のＤＣレベル差が大
きくなってしまう。

【００４８】しかしながら、時定数を大きく設定する
と、クランプが１度外れ、再びもとの安定動作レベルと
なるまでに時間がかかってしまう。

【００４９】そこで本例においては、ゲート回路２３に
より映像信号の映像部分のＤＣレベルの変動を少なくす
るようにしている。

【００５０】このゲート回路２３でゲートされた信号は
サンプルホールド及び積分回路９に供給される。

【００５１】このサンプルホールド及び積分回路９は、
この図に示す如く、抵抗器９ａ及びコンデンサ９ｂから
構成されている。

【００５２】このサンプルホールド及び積分回路９より
の出力は制御信号（図２Ｋ参照）として増幅回路２の反
転入力端子（−）に供給される。

【００５３】即ち、図２Ｋに示すように、ゲート回路２
３によるゲート処理により、映像信号の映像部分のＤＣ
レベルの変動の少ない制御信号がサンプルホールド及び
積分回路９より出力される。

【００５４】この制御信号による増幅回路２の制御動作
は、サンプルホールド及び積分回路９の抵抗器９ａ及び
コンデンサ９ｂの時定数により決定される。

【００５５】増幅回路２にこの制御信号が供給される
と、この制御信号のレベルに応じて入力端子１より供給
される映像信号のレベルが可変される。

【００５６】即ち、Ａ−Ｄコンバータ３から出力された
映像コードを図２Ｃに示す如きクロックで４回加算す
る。これを４で割れば平均値を得られるが、サンプリン
グ数が分かっているので、４倍したコードと比較を行え
ば良い。

【００５７】従って、加算したコードからクランプしよ
うとするコード、即ち、“０２０Ｈ”または“０４０
Ｈ”の４倍を減算し、これを３ビットデータにするため
に、高域部分をクリップし、更にＤ−Ａコンバータ８用
にコード変換を行う。

【００５８】これをＤ−Ａコンバータ８によりアナログ
信号にした後に、ゲート処理し、更に積分を行うことに
より、ＤＣクランプをかけている。

【００５９】一方、速度上昇回路１０を構成するコンパ
レータ１２に１２ビットのディジタル信号が供給される
と、入力端子１１を介して、図示を省略したビデオカメ
ラの制御部よりの例えば基準コード等と比較を行い、そ
の比較結果をスイッチ１４のスイッチングパルスとして
出力する。

【００６０】この基準信号は可変可能であり、例えば１
６進コードの“０Ａ０Ｈ×４”で、コンパレータはこの
コード及び１２ビットのディジタル信号のレベル差を
得、このレベル差が大きいときには、スイッチ１４に供
給するスイッチングパルスを例えばハイレベル“１”に
し、スイッチを閉成せしめる。

【００６１】さてこのスイッチ１４の一方の固定接点に
は例えば正の電源が供給される端子１３に接続され、他
方の固定接点は抵抗器１５を介してサンプルホールド及
び積分回路９を構成するコンデンサ９ｂに直列に接続さ
れている。

【００６２】スイッチ１４がオンのときには、このスイ
ッチ１４及び抵抗器１５を介して電源端子１３よりの電
流がコンデンサ９ｂに流れ込み、この電流がコンデンサ
９ｂに充電される。

【００６３】従って、スイッチ１４がオンのときには、
コンデンサ９ｂに電源端子１３よりの電流及び入力信号
電流の充電がなされるので、ゲート回路２３よりの制御
信号は抵抗器９ａ及びコンデンサ９ｂの時定数に依らず
に増幅回路２に供給される。

【００６４】即ち、増幅回路２においては、入力映像信
号に対して素早くレベルの制御処理を行うことができ
る。

【００６５】これについて図６を参照して説明するも、
説明の都合上、図１の回路において、ゲート回路２３を
除いた場合で説明する。

【００６６】この図６に示すように、ゲート回路２３が
ない場合は、サンプルホールド及び積分回路９の出力は
安定動作時で、例えばこの図６Ａに示す如き信号となっ
ている。

【００６７】この図６において、Δｔは変化する時間、
ΔＦＢＬは変化量である。

【００６８】この図６Ａに示すように、変化の度合、即
ち、ΔＦＢＬ／Δｔの傾きを以て安定動作を保っている
ことが分かる。

【００６９】しかしながら、電源の投入時等には、制御
信号のレベルが図６Ｂに示す如く、略グランドレベルと
なっているので、上述の安定状態のレベルとなるまで、
安定レベルの場合と同様の傾きでレベルが上昇すること
となる。

【００７０】従って、電源投入時等には、制御信号が安
定レベルとなるまでに時間がかかる。

【００７１】本例においては、このような不都合を回避
するために、上述の如く、コンパレータ１２においてレ
ベル差が大とされたときには、スイッチ１４がオンとな
り、コンデンサ９ｂに電源端子１３よりの電流が流れ込
み、これにより傾きを大として安定状態レベルに達する
速度を上昇させるようにしている。

【００７２】ここで、図１に示すように、スイッチ１４
のオン時に抵抗器１５を流れる電流をｉｓ、抵抗器９ａ
を流れる電流をｉ、コンデンサ９ｂに流れ込む電流をｉ
ｃとすると、安定状態は、電流ｉｓがオフなので電流ｉ
ｃ＝電流ｉとなり、ΔＦＢＬ／Δｔの傾きは通常の傾き
となり、この傾きを以て制御信号のレベルが上昇する。

【００７３】一方、スイッチ１４のクランプが大きく外
れている場合（電源投入時等）スイッチ１４がオンとな
り、電流ｉｃ＝電流ｉｓ＋電流ｉとなるのでΔＦＢＬ／
Δｔの傾きが大となり、収束が速くなる。

【００７４】ここで、従来の例とした図７と対応させる
べく、図１に示した本例クランプ回路を簡略化したブロ
ック図（図１に示したゲート回路２３は除かれているも
のとする）を図３に示し、図５をも参照して説明する。

【００７５】この図３に示すように、本例においては、
入力端子１に供給された映像信号をＡ−Ｄコンバータ３
でディジタルデータになし、これを出力端子５を介して
図示を省略したビデオカメラのディジタルプロセス回路
に供給すると共に、エラー検出回路７（即ち、図１にお
いては同期加算回路１６からコード変換回路までであ
る）によりディジタル映像信号を３ビットのディジタル
信号になし、これをＤ−Ａコンバータ８によりアナログ
信号にし、このアナログ信号を積分回路９により積分す
るようにしている。

【００７６】従来においては、このアナログ制御信号と
する前のディジタルデータの時点で１ビットのデータ列
でしかなかったので、図５に示すように、エラー検出回
路４（図７参照）よりの出力信号ｐ１のレベルは“１”
か“０”であり、従って図７及び図５Ｄに示すように、
積分回路６より出力される制御信号ｐ２の傾き、即ち、
変化量ΔＦＢＬ／時間Δｔは比較的大きなものとなる。

【００７７】しかしながら、この傾きを大きくするとク
ランプ直後と次のクランプの直前のＤＣレベルの差が大
となるので、積分回路６の時定数等を変えて傾きを小さ
くしていた。

【００７８】ところが、例えば電源投入時等のように、
クランプが大きく外れた場合には、傾きが小さいことに
起因して、収束までに時間がかかってしまう。

【００７９】従って本例においては、図１及び図３に示
すように、３ビットのディジタル制御信号をアナログ変
換した後に積分し、増幅回路２の制御用の信号として出
力するようにしている。

【００８０】この図５Ｅに示すように、図３において、
Ｄ−Ａコンバータ８に供給される信号ｐ３は複数の電位
を持った信号となるので、これを積分した出力ｐ４は図
５Ｆに示す如くなる。

【００８１】例えば、下位１ビットが変化したときのΔ
ＦＢＬを、１ビット時と同様に設定すると、最もクラン
プが外れている場合に、１ビット時の±４倍の利得を得
ることができる。

【００８２】即ち、図４に示すように、例えば図４Ｃに
示す如きＤ−Ａコンバータ８の出力があった場合は、従
来のクランプ回路においては図４Ｄにｐｙで示す如き傾
きで安定動作レベルに収束し、本例のクランプ回路にあ
っては、図４Ｄにｐｘで示す如き傾き（信号ｐｙと比較
して上下に４つずつの傾きを選択できる）で安定動作レ
ベルに収束する。

【００８３】この図４Ｄで明らかなように、エラー検出
回路７よりのエラー信号を１ビットから３ビットにする
だけで、１ビットの場合と比較して±４倍の利得を得る
ことができ、ノイズの影響を受けにくく、信号の切り替
わり時等にも有効となり、収束が格段に速くなる。

【００８４】即ち、多ビット化すればする程、そのエラ
ー分に応じたΔＦＢＬ／Δｔが得られるので、発振を防
止すると共に収束時間を短くして、精度の良いフィード
バッククランプを行うことができる。

【００８５】このように、本例においては、サンプル数
を増加させ、平均化するようにしたので、ノイズの影響
を減らすと共に収束精度を向上させることによりクラン
プ精度を向上させることができる。

【００８６】尚、上述の例においてはサンプル数を４と
したが、これに限らずサンプル数を更に増加させても少
なくしても良い。

【００８７】また、本発明は上述の実施例に限ることな
く本発明の要旨を逸脱することなく、その他種々の構成
が取り得ることは勿論である。

【００８８】

【発明の効果】上述せる本発明によれば、撮像素子の出
力信号をＡ−Ｄ変換し、これの出力信号の所定の区間の
信号を同期加算した信号と基準レベルを示すディジタル
コード信号とを減算して得た信号をアナログ信号に変換
した後に積分し、これを利得制御信号として可変増幅手
段に供給して撮像素子よりの出力信号を増幅するように
したので、サンプル数の増加及び平均化を行うことがで
き、ノイズの影響を減らすと共に収束精度を向上させる
ことによりクランプ精度を向上させることができる利益
がある。

【図面の簡単な説明】

【図１】本発明クランプ回路の一実施例を示すブロック
線図である。

【図２】本発明クランプ回路の一実施例の説明に供する
タイミングチャートである。

【図３】本発明クランプ回路の一実施例の説明に供する
ブロック線図である。

【図４】本発明クランプ回路の一実施例及び従来のクラ
ンプ回路の例の説明に夫々供するタイミングチャートで
ある。

【図５】本発明クランプ回路の一実施例及び従来のクラ
ンプ回路の例の説明に夫々供する説明図である。

【図６】従来のクランプ回路の例の説明に供する説明図
である。

【図７】従来のクランプ回路の例を示すブロック線図で
ある。

【符号の説明】

２ 増幅回路 ３ Ａ−Ｄコンバータ ８ Ｄ−Ａコンバータ ９ サンプルホールド及び積分回路 １０ 速度上昇回路 １２ コンパレータ １６ 同期加算回路 ２０ 減算回路 ２１ クリップ回路 ２２ コード変換回路 ２４ ゲート回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 撮像素子の出力信号を増幅する可変増幅
   手段と、 該可変増幅手段の出力信号をディジタル信号に変換する
   Ａ−Ｄ変換器と、 該Ａ−Ｄ変換器の出力信号の所定の区間の信号を同期加
   算する同期加算手段と、 該同期加算手段の出力信号と基準レベルを示すディジタ
   ルコード信号とを減算する減算手段と、 該減算手段の出力信号をアナログ信号に変換するＤ−Ａ
   変換器と、 該Ｄ−Ａ変換器の出力信号を積分する積分手段とを備
   え、 該積分手段の出力信号が利得制御信号として上記可変増
   幅手段に供給されるようにしたことを特徴とするクラン
   プ回路。