JP2970175B2

JP2970175B2 - ホワイトバランス制御装置

Info

Publication number: JP2970175B2
Application number: JP4033100A
Authority: JP
Inventors: 太朗船本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-02-20
Filing date: 1992-02-20
Publication date: 1999-11-02
Anticipated expiration: 2014-11-02
Also published as: JPH05236499A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラーテレビジョン受
像機内で、陰極線管（以下ＣＲＴと称する）のカソード
電流を検出し、ＣＲＴドライブアンプの直流オフセット
を制御することにより、温度や経時変化によるホワイト
バランスの変化を補正するホワイトバランス制御装置に
関する。

【０００２】

【従来の技術】近年、カラーテレビジョン受像機が高性
能化し、ホワイトバランスをより安定にすることが求め
られている。

【０００３】ＣＲＴとドライブアンプは、その特性に温
度依存性を持っており、特にカラーＣＲＴにおいては３
原色のそれぞれのドライブアンプの直流バイアス、利
得、およびそれぞれのＣＲＴカソードの電圧電流特性に
ばらつきが生じるとホワイトバランスのずれとなって画
面に現れる。ホワイトバランスのずれは非常に目につき
易いので、高性能なカラーテレビジョン受像機では各原
色のカソード電流を検出し、各ドライブアンプの直流オ
フセットおよび利得にフィードバックをかけ、ホワイト
バランスの安定化を図っている。

【０００４】以下、図面を参照しながら、従来のホワイ
トバランス制御装置について説明する。図３は従来のホ
ワイトバランス制御装置の一構成例である。図３におい
て、１は制御信号挿入回路、２は第１の可変電圧源、３
は第２の可変電圧源、４は利得制御回路、５は加算回
路、６はドライブアンプ、７はホワイトバランス安定化
回路、８はタイミング発生回路、２１はＣＲＴである。

【０００５】以上の各構成要素よりなるホワイトバラン
ス制御装置について、以下その各構成要素の関係と動作
を説明する。なお、図３は実際のホワイトバランス制御
装置の３原色（赤／緑／青）の３つのチャンネルのうち
の１チャンネルのみを示している。実際には図３と同じ
回路がさらに２チャンネル分必要であるが、赤／緑／青
のそれぞれのＣＲＴドライブは独立に行われるので、以
後１チャンネル分のみについて説明する。

【０００６】まず、制御信号挿入回路１は映像入力信号
の垂直帰線期間に、映像入力信号に対するカットオフ動
作点に対応する信号レベル設定用の第１の基準信号（以
下、直流バイアス制御信号と称す）と、基準ドライブ動
作点に対応する信号レベル設定用の第２の基準信号（以
下、利得制御信号と称す）とを時間的に分割して挿入す
る。ＣＲＴ画面に対応付けるならば図４に示すように、
オーバースキャンでは見えない画面上部に１ラインず
つ、直流バイアス制御信号と利得制御信号を時間的に分
割して挿入する。挿入のタイミング・パルスはタイミン
グ発生回路８が水平と垂直の同期信号よりカウンタや単
安定マルチバイブレータなどを用いて作る。なお、挿入
は直流バイアス制御信号を先に挿入し、そのあとに利得
制御信号を挿入する。図７に直流バイアス制御信号と利
得制御信号の挿入タイミングを示す。

【０００７】直流バイアス制御信号と利得制御信号の挿
入された映像信号は、次に利得制御回路４において利得
が制御され、加算回路５において直流バイアスが加算さ
れ、さらにドライブアンプ６でＣＲＴカソードをドライ
ブするに足る電圧に増幅される。

【０００８】図５にホワイトバランス安定化回路７の構
成例を示す。図５において、３１はＰＮＰ形トランジス
タ、３２は抵抗、３３は第１の基準電圧源、３４は第１
の差動増幅器、３５は第１のアナログスイッチ、３６は
第１の積分回路、３７は第２の基準電圧源、３８は第２
の差動増幅器、３９は第２のアナログスイッチ、４０は
第２の積分回路である。

【０００９】図３と図５を用いて、引続き従来例のホワ
イトバランス制御装置について説明する。まずＰＮＰ形
トランジスタ３１と抵抗３２よりなるエミッタホロワ形
アンプはＣＲＴのカソード電流を電圧に変換する。カソ
ード電圧は入力電圧と等しく、かつ抵抗３２の両端には
カソード電流に比例した検出電圧が現れる。

【００１０】次に第１の差動増幅器３４において前記の
検出電圧と第１の基準電圧源３３との電圧差を求め、第
１のアナログスイッチ３５を介して第１の積分回路３６
に入力する。第１の積分回路３６の出力は直流バイアス
補正信号となり、加算回路５に接続されているため、第
１のアナログスイッチ３５が閉じている間だけ第１の閉
ループを構成する。

【００１１】同様に、第２の差動増幅器３８において前
記の検出電圧と第２の基準電圧源３７との電圧差を求
め、第２のアナログスイッチ３９を介して積分回路４０
に入力する。積分回路４０の出力は利得補正信号となり
利得制御回路４に接続されているため、アナログスイッ
チ３９が閉じている間だけ第２の閉ループを構成する。

【００１２】一方、制御信号挿入回路１においては、ア
ナログスイッチ３５が閉じている間は直流バイアス制御
信号が出力されている。よって、前記第１のループはド
ライブアンプ６や抵抗３２、第１の積分回路３６の積分
定数などによるループゲインで決まる時定数で収斂し、
前記第１のループが収斂したとき、前記検出電圧は第１
の基準電圧源３３の電圧に等しくなる。

【００１３】つまり、直流バイアス制御電圧と等しい電
圧がビデオ入力信号として入力されたときには、第１の
基準電圧源３３と等しい検出電圧に対応したカソード電
流が得られるよう、直流バイアス補正信号が自動調整さ
れる。アナログスイッチ３５が開放されると、第１の積
分回路３６は直流電圧源となり、アナログスイッチ３５
が開放される直前の直流バイアス補正信号を出力し続け
る。

【００１４】同様に、制御信号挿入回路１においては、
アナログスイッチ３９が閉じている間は利得制御信号が
出力されている。よって、前記第２のループはドライブ
アンプ６や抵抗３２、第２の積分回路４０の積分定数な
どによるループゲインで決まる時定数で収斂し、前記第
２のループが収斂したとき、前記検出電圧は第２の基準
電圧源３７の電圧に等しくなる。

【００１５】つまり、直流バイアス制御電圧と等しい電
圧が映像入力信号として入力されたときには、第２の基
準電圧源３７と等しい検出電圧に対応したカソード電流
が得られるよう、利得補正信号が自動調整される。アナ
ログスイッチ３９が開放されると、第２の積分回路４０
は直流電圧源となり、アナログスイッチ３９が開放され
る直前の利得補正信号を出力し続ける。

【００１６】以上の動作により、温度変化や経時変化に
よりドライブアンプ６やＣＲＴ２１の直流動作点や利得
が変化しても自動的に補正され、ホワイトバランスの安
定化が図れる。

【００１７】次にホワイトバランス調整について説明す
る。カラーテレビジョン受像機のホワイトバランス調整
は、赤／緑／青の３つのチャンネルそれぞれについて、
カットオフとドライブを調整することで行われる。

【００１８】ここでドライブ調整とはドライブアンプの
利得調整のことである。図３の実施例では第２の可変電
圧源２４を変化させることで利得が制御できる。たとえ
ば、第２の可変電圧源３を変化させ、利得制御信号の電
圧値を小さくしたとすると、相対的に信号の振幅が大き
くなることになる。ホワイトバランス安定化回路７にお
いては利得制御信号に対するカソード電流が一定になる
よう動作するので、利得制御信号が変化すれば信号の利
得補正信号が変化することになる。

【００１９】さらに、カットオフ調整とは信号がゼロの
状態をカットオフ点に設定することであり、カットオフ
点とはＣＲＴのカソードと第１グリッド間の電圧を小さ
くして行ったときに、カソード電流が流れ始める点を意
味する。図３の実施例では、第１の可変電圧源２３を変
化させることでカットオフ調整ができる。たとえば、第
１の可変電圧源２を変化させ、直流バイアス制御信号の
電圧値を小さくしたとすると、相対的に信号の直流レベ
ルが大きくなることになる。ホワイトバランス安定化回
路７においては直流バイアス制御信号に対するカソード
電流が一定になるよう動作するので、直流バイアス制御
信号が変化すれば信号の直流バイアスが変化することに
なる。

【００２０】なお、第１の基準電圧源３３と第２の基準
電圧源３７の電圧を変化させても、それぞれカットオ
フ、ドライブを制御できるが、その場合カソード電流の
検出レベルが変化することとなり、ＰＮＰトランジスタ
３１と抵抗３２より構成されるカソード電流検出回路や
差動増幅器３４，３８において大きなダイナミックレン
ジを必要とし、カソード電流の検出レベルが小さいとき
にＳ／Ｎが悪化し、動作が不安定になるという欠点があ
るため一般には用いられない。

【００２１】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、ドライブ調整により利得を変化させる
と、カットオフがずれてしまうため、ホワイトバランス
調整に長い時間が必要になるという課題を有していた。

【００２２】以下、図６を用いて前記課題について詳し
く説明する。図６は入力信号電圧対カソード電流の特性
図であり、横軸は入力信号電圧、縦軸はＣＲＴカソード
電流である。本来、ＣＲＴのカソード電圧対カソード電
流は一般にガンマ特性と呼ばれる非線形特性を示すが、
図６は便宜上直線で近似している。

【００２３】今、図３の従来例のホワイトバランス制御
装置においてカットオフ、ドライブの調整状態が図６
（Ａ）であったとき、信号のゼロ点がカットオフ点に一
致していない。そこで、第１の電圧源により直流バイア
ス制御信号を変化させて、図６（Ｂ）のようにカットオ
フ調整を行ったとする。なお、利得制御信号に対するカ
ソード電流は一定となるため、利得も変化する。

【００２４】次にドライブ調整のため、第２の電圧源を
変化させ、利得制御信号を変化させたとする。たとえ
ば、図６（Ｃ）に示すように、利得制御信号を小さく
し、利得を上げたとすると、直流バイアス制御信号に対
するカソード電流はホワイトバランス安定化回路により
一定に保たれるため、カットオフ点に対応する入力電圧
が上昇し、カットオフ調整がずれてしまう。そこで再度
カットオフ調整を行ってからドライブ調整を行う。これ
を数回繰り返さねばホワイトバランス調整をしないの
で、ホワイトバランス調整に長い時間を費やすこととな
る。

【００２５】本発明は上記課題に鑑み、短時間でホワイ
トバランス調整ができるホワイトバランス制御装置を提
供するものである。

【００２６】

【課題を解決するための手段】上記課題を解決するため
に本発明のホワイトバランス制御装置は、映像信号の同
期信号を入力としてタイミングパルスを発生するタイミ
ング発生回路と、カットオフ動作点に対応する映像信号
レベル設定用の第１の基準信号と基準ドライブ動作点に
対応する映像信号レベル設定用の第２の基準信号とを前
記タイミングパルスに同期して映像信号に挿入する制御
信号挿入回路と、前記制御信号挿入回路の出力を入力と
し利得補正信号により映像信号の利得を補正する利得制
御回路と、前記利得制御回路の出力に直流バイアス補正
信号を加える加算回路と、前記加算回路の出力を増幅す
るドライブアンプと、前記ドライブアンプの出力と前記
タイミングパルスを入力とし陰極線管カソードをドライ
ブする信号を出力しかつ前記第１の基準信号または前記
第２の基準信号が挿入された際には前記陰極線管カソー
ドの電流が前記第1の基準信号と前記第2の基準信号の大
きさにかかわらずそれぞれ異なる２つの所定値となるよ
うにそれぞれ前記直流バイアス補正信号または前記利得
補正信号を出力するホワイトバランス安定化回路と、カ
ットオフ調整を行う第１の可変電圧源と、ドライブ調整
を行う第２の可変電圧源とを備え、前記第１の可変電圧
源より第１の抵抗を直列に介しかつ前記第２の可変電圧
源より第２の抵抗を直列に介して互いに接続された接続
部における電圧を前記第１の基準信号とし、前記第２の
可変電圧源を前記第２の基準信号とし、前記第１の抵抗
と前記第２の抵抗は、ドライブ調整のために前記第２の
可変電圧源を可変した時にカットオフ調整のずれ量が最
小となる前記第1の基準信号をとる値であるものであ
る。

【００２７】また、本発明のホワイトバランス制御装置
は、映像信号の利得制御データをアドレス入力とし直流
バイアスデータの調整データを出力するのテーブル変換
するメモリと、直流バイアス制御データと前記メモリの
出力を加算する加算回路と、前記加算回路の出力をカッ
トオフ動作点に対応する信号レベル設定用のアナログ出
力である第１の基準信号に変換する第１の変換回路と、
前記利得制御データを基準ドライブ動作点に対応する信
号レベル設定用のアナログ出力である第２の基準信号に
変換する第２の変換回路と、映像信号の同期信号を入力
としてタイミングパルスを発生するタイミング発生回路
と、前記タイミングパルスに同期して前記映像信号に前
記第１の基準信号を挿入する制御信号挿入回路と、前記
制御信号挿入回路の出力と前記第2の基準信号を入力と
し利得を補正する利得制御回路と、前記利得制御回路の
出力に直流バイアス補正信号を加える加算回路と、前記
加算回路の出力を増幅するドライブアンプと、前記ドラ
イブアンプの出力と前記タイミング発生回路からのタイ
ミングパルスを入力とし陰極線管カソードをドライブす
る信号を出力しかつ前記第１の基準信号が挿入された際
に前記陰極線管カソードの電流が前記第１の基準信号の
大きさにかかわらず所定値となるように前記直流バイア
ス補正信号を出力するホワイトバランス安定化回路を備
え、前記メモリはドライブ調整のために前記利得制御デ
ータが可変した時にカットオフ調整のずれ量が最小とな
るような直流バイアス制御データが出力されるようなテ
ーブルデータが記憶されているものである。

【００２８】

【作用】本発明は、上記の構成において、前記第１の抵
抗と前記第２の抵抗により、前記第１の可変電圧源と前
記第２の可変電圧源とを重み付け加算し、前記直流バイ
アス制御信号とすることにより、ドライブ調整を行った
ときにカットオフがずれないよう直流バイアス制御信号
を自動的に補正することとなる。

【００２９】また、デジタルデータで映像入力信号の直
流バイアス制御および利得制御を行う場合、前記メモリ
および前記デジタル加算回路を用いて、直流バイアス制
御データに利得制御データに対応する重み付けデータ
（調整データ）を加算し、直流バイアス制御データとす
ることで、ドライブ調整を行ったときにカットオフがず
れないような直流バイアス制御信号を自動的に補正する
こととなる。

【００３０】

【実施例】以下、本発明の第１の実施例について、図１
のホワイトバランス制御装置のブロック図を用いて説明
する。図１において、１は制御信号挿入回路、２は第１
の可変電圧源、３は第２の可変電圧源、４は利得制御回
路、５は加算回路、６はドライブアンプ、７はホワイト
バランス安定化回路、８はタイミング発生回路、９は第
１の抵抗、１０は第２の抵抗である。

【００３１】以上の各構成要素よりなるホワイトバラン
ス制御装置について、以下図１を用いてその各構成要素
の関係と動作を説明する。まず、制御信号挿入回路１、
利得制御回路４、加算回路５、ドライブアンプ６、ホワ
イトバランス安定化回路７、タイミング発生回路８の動
作については従来例と同じであり、その動作説明を省略
する。

【００３２】次に、第１の抵抗９と第２の抵抗１０につ
いて説明する。第１の抵抗９の値をＲ₁、第２の抵抗１
０の値をＲ₂、直流バイアス制御信号に対応するカソー
ド電流をＩ₀、利得制御信号に対するカソード電流をI₂
とし、その値を次式のように選ぶ。

【００３３】Ｒ₂＝Ｒ₁・（Ｉ₂−Ｉ₀）／Ｉ₀ さらに、Ｅ₁を第１の可変電圧源２の電圧、Ｅ₂を第２の
可変電圧源３の出力の利得制御信号電圧、Ｅ₀を第１の
抵抗９と、第２の抵抗１０によりＥ₁とＥ₂を重み付け加
算された直流バイアス制御信号の電圧とすると、直流バ
イアス信号Ｅ₀は次式で表される。

【００３４】Ｅ₀＝（Ｒ₂・Ｅ₁＋Ｒ₁・Ｅ₂)／（Ｒ₁＋Ｒ₂）＝（１−Ｉ₀／Ｉ₂）・Ｅ₁＋（Ｉ₀／Ｉ₂）・Ｅ₂ 上式を変形し、次式を得る。

【００３５】Ｅ₁＝（Ｉ₂・Ｅ₀−Ｉ₀・Ｅ₂）／（Ｉ₂−Ｉ₀）一方、図６（Ａ）の特性の直線の方程式は、次式で表さ
れる。

【００３６】Ｅ＝｛（Ｉ₂・Ｅ₀−Ｉ₀・Ｅ₂）＋（Ｅ₂−Ｅ₀）・Ｉ｝／（Ｉ₂−Ｉ₀）上式より、カットオフ点Ｉ＝０に対する入力電圧Ｅ_Cを
求めると、Ｅ_C＝（Ｉ₂・Ｅ₀−Ｉ₀・Ｅ₂）／（Ｉ₂− Ｉ₀）となり、Ｅ_CはＥ₁に一致することが判る。

【００３７】すなわち、第１の可変電圧源２の電圧は常
にカットオフ点の電圧に一致し、第１の可変電圧源２に
よりカットオフ調整を行った後、第２の可変電圧源３を
変化させてドライブ調整を行ってもカットオフ調整はず
れない。

【００３８】実際には、図６の特性は直線にはならず、
一般にガンマ特性と呼ばれる特性になり、上記Ｅ_CとＥ₀
に誤差が生じる。そこで実用上、誤差がもっとも少なく
なるようＲ₁，Ｒ₂の値を調整して実現する。

【００３９】以上のようにして、ドライブ調整を行うと
きのカットオフのずれが少なくなり、ホワイトバランス
調整に要する時間が短縮され、かつ簡単な回路で実現で
きる。

【００４０】なお、本第１の実施例においてホワイトバ
ランス安定化回路は、直流バイアス制御、利得制御とも
にカソード電流を検出してフィードバックをかけること
としたが、カソード電圧を検出してフィードバックをか
ける構成としても同様の効果が得られる。

【００４１】次に本発明の第２の実施例について図２の
ホワイトバランス制御装置のブロック図を用いて説明す
る。１は制御信号挿入回路、１２はメモリ（ＲＯＭ）、
１３はデジタル加算回路、１４は第１のＤ／Ａ変換回
路、１５は第２のＤ／Ａ変換回路、４は利得制御回路、
５はアナログ加算回路、６はドライブアンプ、７はホワ
イトバランス安定化回路、８はタイミング発生回路、２
１はＣＲＴである。

【００４２】以上のように構成されたホワイトバランス
制御装置について、以下図２を用いてその動作を説明す
る。まず、制御信号挿入回路１、利得制御回路４、アナ
ログ加算回路５、ドライブアンプ６、ホワイトバランス
安定化回路７、タイミング発生回路８の動作については
従来例とほぼ同じであり、その動作説明を省略する。た
だし、利得制御はカソード電流検出によるフィードバッ
クをかけておらず、第２のＤ／Ａ変換回路１５の出力を
利得補正信号とし、利得を直接制御する。ホワイトバラ
ンス安定化回路７においては直流バイアス制御信号に対
するカソード電流のみを検出し、直流バイアス補正信号
にフィードバックをかけ、カットオフの安定化を図って
いる。第２のＤ／Ａ変換回路１５は利得制御データをア
ナログ信号に変換し、このアナログ信号を利得補正信号
として利得制御回路４に入力する。利得制御データを変
化させることでドライブ調整が行える。

【００４３】また、利得制御データはメモリ１２のアド
レス入力に入力される。メモリ１２においては利得制御
データをカットオフ補正データにテーブル変換する。メ
モリ１２のカットオフ補正データ出力はデジタル加算回
路１３において直流バイアス制御信号と加算され、第１
のＤ／Ａ変換回路１４においてアナログ信号に変換さ
れ、前記アナログ信号は直流バイアス制御信号として制
御信号挿入回路１に入力される。

【００４４】直流バイアス制御データを変化させてカッ
トオフ調整を行ったあと、利得制御データを変化させド
ライブ調整を行っても、メモリ１２とデジタル加算回路
１３によりカットオフ調整のずれを打ち消すカットオフ
補正データがバイアス制御データに加算されるため、カ
ットオフがずれない。第１の実施例において、一定のカ
ソード電流に対する入力電圧である利得制御信号により
カットオフのずれを補正したのと同様に、第２の実施例
におけるメモリ１２によるテーブル変換は、利得制御デ
ータを一定出力に対する入力に換算するため、割り算を
行う。またメモリ１２によるテーブル変換は高い柔軟性
を持つため、ガンマ特性や利得制御回路１７の制御特性
をも考慮した補正が行えるため、高い精度でカットオフ
のずれを補正でき、カットオフ調整とドライブ調整が一
度ですむためホワイトバランス調整に要する時間を大幅
に短縮できる。

【００４５】

【発明の効果】以上のように請求項１に係る本発明の構
成により、簡単な回路でホワイトバランス調整時間を短
縮するホワイトバランス制御装置を提供できる。

【００４６】また、請求項２に係る本発明の構成によ
り、ガンマ特性や利得制御回路の制御特性を考慮した補
正が可能となり、高い精度でカットオフのずれを補正で
き、かつ、ホワイトバランス調整時間を短縮するホワイ
トバランス制御装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるホワイトバラン
ス制御装置のブロック図

【図２】同、第２の実施例におけるホワイトバランス制
御装置のブロック図

【図３】従来のホワイトバランス制御装置のブロック図

【図４】本発明および従来例のホワイトバランス制御装
置の直流バイアス制御信号と利得制御信号の挿入位置を
示す図

【図５】同、ホワイトバランス安定化回路のブロック図

【図６】同、入力信号電圧対カソード電流の特性図

【図７】直流バイアス信号および利得制御信号の挿入タ
イミング図

【符号の説明】

１制御信号挿入回路２第１の可変電圧源（Ｅ₁）３第２の可変電圧源（Ｅ₂）４利得制御回路５加算回路６ドライブアンプ７ホワイトバランス安定化回路８タイミング発生回路９第１の抵抗（Ｒ₁）１０第２の抵抗（Ｒ₂）２１ＣＲＴ（陰極線管）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 9/73

Claims

(57)【特許請求の範囲】

【請求項１】映像信号の同期信号を入力としてタイミ
ングパルスを発生するタイミング発生回路と、カットオ
フ動作点に対応する映像信号レベル設定用の第１の基準
信号と基準ドライブ動作点に対応する映像信号レベル設
定用の第２の基準信号とを前記タイミングパルスに同期
して映像信号に挿入する制御信号挿入回路と、前記制御
信号挿入回路の出力を入力とし利得補正信号により映像
信号の利得を補正する利得制御回路と、前記利得制御回
路の出力に直流バイアス補正信号を加える加算回路と、
前記加算回路の出力を増幅するドライブアンプと、前記
ドライブアンプの出力と前記タイミングパルスを入力と
し陰極線管カソードをドライブする信号を出力しかつ前
記第１の基準信号または前記第２の基準信号が挿入され
た際には前記陰極線管カソードの電流が前記第1の基準
信号と前記第2の基準信号の大きさにかかわらずそれぞ
れ異なる２つの所定値となるようにそれぞれ前記直流バ
イアス補正信号または前記利得補正信号を出力するホワ
イトバランス安定化回路と、カットオフ調整を行う第１
の可変電圧源と、ドライブ調整を行う第２の可変電圧源
とを備え、前記第１の可変電圧源より第１の抵抗を直列
に介しかつ前記第２の可変電圧源より第２の抵抗を直列
に介して互いに接続された接続部における電圧を前記第
１の基準信号とし、前記第２の可変電圧源を前記第２の
基準信号とし、前記第１の抵抗と前記第２の抵抗は、ド
ライブ調整のために前記第２の可変電圧源を可変した時
にカットオフ調整のずれ量が最小となる前記第1の基準
信号をとる値であることを特徴とするホワイトバランス
制御装置。
【請求項２】映像信号の利得制御データをアドレス入
力とし直流バイアスデータの調整のためのカットオフ補
正データを出力するメモリと、直流バイアス制御データ
と前記メモリの出力を加算する加算回路と、前記加算回
路の出力をカットオフ動作点に対応する信号レベル設定
用のアナログ出力である第１の基準信号に変換する第１
の変換回路と、前記利得制御データを基準ドライブ動作
点に対応する信号レベル設定用のアナログ出力である第
２の基準信号に変換する第２の変換回路と、映像信号の
同期信号を入力としてタイミングパルスを発生するタイ
ミング発生回路と、前記タイミングパルスに同期して前
記映像信号に前記第１の基準信号を挿入する制御信号挿
入回路と、前記制御信号挿入回路の出力と前記第2 の基
準信号を入力とし利得を補正する利得制御回路と、前記
利得制御回路の出力に直流バイアス補正信号を加える加
算回路と、前記加算回路の出力を増幅するドライブアン
プと、前記ドライブアンプの出力と前記タイミング発生
回路からのタイミングパルスを入力とし陰極線管カソー
ドをドライブする信号を出力しかつ前記第１の基準信号
が挿入された際に前記陰極線管カソードの電流が前記第
１の基準信号の大きさにかかわらず所定値となるように
前記直流バイアス補正信号を出力するホワイトバランス
安定化回路を備え、前記メモリはドライブ調整のために
前記利得制御データが変化した時にカットオフ調整のず
れ量が最小となるような直流バイアス制御データとする
ための前記カットオフ補正データを出力するテーブルを
記憶していることを特徴とするホワイトバランス制御装
置。