JPH035109B2 - - Google Patents
Info
- Publication number
- JPH035109B2 JPH035109B2 JP56171206A JP17120681A JPH035109B2 JP H035109 B2 JPH035109 B2 JP H035109B2 JP 56171206 A JP56171206 A JP 56171206A JP 17120681 A JP17120681 A JP 17120681A JP H035109 B2 JPH035109 B2 JP H035109B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- reference signal
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003780 insertion Methods 0.000 claims description 10
- 230000037431 insertion Effects 0.000 claims description 10
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
従来のテレビジヨン受像機、特に局内で使用さ
れるモニター用のテレビジヨン受像機において、
テレビジヨン信号の黒レベルと白レベルの安定化
は夫々独立に行なわれていたので回路構成が複雑
化すると共に、白レベル（白ピークレベル）に対
する調整は、その調整の基準となるべきレベルが
存在しないので、調整精度が低い欠点があつた。
れるモニター用のテレビジヨン受像機において、
テレビジヨン信号の黒レベルと白レベルの安定化
は夫々独立に行なわれていたので回路構成が複雑
化すると共に、白レベル（白ピークレベル）に対
する調整は、その調整の基準となるべきレベルが
存在しないので、調整精度が低い欠点があつた。
そこで、この発明では黒レベルと白レベルに対
応した基準レベルをもつ基準信号をテレビジヨン
信号に挿入して、これら基準レベルが一定となる
ように共通回路を使用して制御することにより、
回路構成の簡略化を図ると共に、正確にレベルを
安定化できるようにしたものである。
応した基準レベルをもつ基準信号をテレビジヨン
信号に挿入して、これら基準レベルが一定となる
ように共通回路を使用して制御することにより、
回路構成の簡略化を図ると共に、正確にレベルを
安定化できるようにしたものである。
以下図面を参照してこの発明の一実施例を説明
する。
する。
この発明ではレベル調整のための第１及び第２
の基準レベルをもつ第１及び第２の基準信号がテ
レビジヨン受像機内においてテレビジヨン信号中
に挿入される。すなわち、垂直帰線消去期間以外
の垂直帰線期間であつてVIRS等の基準信号の挿
入されていない２水平走査期間に挿入される。垂
直帰線消去期間が700μsec程度である場合には、
第２図Ａに示すようにこの例では、13H目に第１
の基準信号S1が挿入され、14H目に第２の基準信
号S2が挿入される。
の基準レベルをもつ第１及び第２の基準信号がテ
レビジヨン受像機内においてテレビジヨン信号中
に挿入される。すなわち、垂直帰線消去期間以外
の垂直帰線期間であつてVIRS等の基準信号の挿
入されていない２水平走査期間に挿入される。垂
直帰線消去期間が700μsec程度である場合には、
第２図Ａに示すようにこの例では、13H目に第１
の基準信号S1が挿入され、14H目に第２の基準信
号S2が挿入される。
第１の基準信号1は黒レベルに対応した基準レ
ベルE1（例えば、7.5IRE）に設定され、第２の基
準信号S2は基準レベルE1よりΔEだけ高い第２の
基準レベルE2に設定される。なお、この第２の
基準レベルE2は第１の基準レベルE1より高いレ
ベルであれば任意である。
ベルE1（例えば、7.5IRE）に設定され、第２の基
準信号S2は基準レベルE1よりΔEだけ高い第２の
基準レベルE2に設定される。なお、この第２の
基準レベルE2は第１の基準レベルE1より高いレ
ベルであれば任意である。
第１図は、このような第１及び第２の基準信号
S1，S2を挿入し、そして挿入されたこれら基準信
号S1，S2に基いてテレビジヨン信号SVを調整す
る、この発明に係るレベル安定化回路の一例を示
す。
S1，S2を挿入し、そして挿入されたこれら基準信
号S1，S2に基いてテレビジヨン信号SVを調整す
る、この発明に係るレベル安定化回路の一例を示
す。
図はＲ、Ｇ、Ｂ各チヤンネルのうちの１チヤン
ネルの安定化回路を示すものであつて、端子１は
供給された映像増幅後のテレビジヨン信号（原色
信号）Siは基準信号挿入回路１０に供給される。
この挿入回路１０は図のように３端子入力のスイ
ツチング回路２を有し、端子ａにはテレビジヨン
信号Siが供給され、端子ｂには第１の電圧源３が
接続されて第１の基準レベルE1をもつ第１の基
準信号S1が供給され、端子ｃには第２の電圧源４
が接続されて第２の基準レベル2をもつ第２の基
準信号S2が供給される。
ネルの安定化回路を示すものであつて、端子１は
供給された映像増幅後のテレビジヨン信号（原色
信号）Siは基準信号挿入回路１０に供給される。
この挿入回路１０は図のように３端子入力のスイ
ツチング回路２を有し、端子ａにはテレビジヨン
信号Siが供給され、端子ｂには第１の電圧源３が
接続されて第１の基準レベルE1をもつ第１の基
準信号S1が供給され、端子ｃには第２の電圧源４
が接続されて第２の基準レベル2をもつ第２の基
準信号S2が供給される。
そして、テレビジヨン信号Siが同期分離回路５
に供給されて、水平及び垂直同期パルスが分離さ
れ、これら同期パルスがスイツチングパルス形成
回路６に供給されて、このスイツチングパルスSP
によつて各フイールド13H目に端子ｂが、14H目
に端子ｃが夫々1Hの期間に亘り選択されると共
に、それ以外の期間は端子ａが選択される。
に供給されて、水平及び垂直同期パルスが分離さ
れ、これら同期パルスがスイツチングパルス形成
回路６に供給されて、このスイツチングパルスSP
によつて各フイールド13H目に端子ｂが、14H目
に端子ｃが夫々1Hの期間に亘り選択されると共
に、それ以外の期間は端子ａが選択される。
第１及び第２の基準信号S1，S2の挿入されたテ
レビジヨン信号SVはAGC回路２０、DCバイアス
の調整回路３０を経て映像出力回路４０に供給さ
れたのち、陰極線管５０の対応するグリツドに駆
動信号として供給される。
レビジヨン信号SVはAGC回路２０、DCバイアス
の調整回路３０を経て映像出力回路４０に供給さ
れたのち、陰極線管５０の対応するグリツドに駆
動信号として供給される。
映像出力の一部は第１のレベル制御回路６０に
供給された第１と第２の基準信号S1とS2のレベル
差ΔEが常に一定するように制御される。そのた
め、映像出力の一部は一対の抵抗Ra，Rbによつ
て分割されたのち、その分割出力がコンデンサＣ
を介してクランプ回路６１に供給される。このク
ランプ回路６１は図のように第１及び第２のトラ
ンジスタQ1，Q2を有し、第１のトランジスタQ1
にはクランプ電圧用の電源６２が接続され、この
第１のトランジスタQ1に供給されるクランプパ
ルスCP1（第２図Ｂ）で第１の基準信号S1の第１の
基準レベルE1が電源６２で定まる所定のレベル
（任意のレベルでよい）ECにクランプされる。
供給された第１と第２の基準信号S1とS2のレベル
差ΔEが常に一定するように制御される。そのた
め、映像出力の一部は一対の抵抗Ra，Rbによつ
て分割されたのち、その分割出力がコンデンサＣ
を介してクランプ回路６１に供給される。このク
ランプ回路６１は図のように第１及び第２のトラ
ンジスタQ1，Q2を有し、第１のトランジスタQ1
にはクランプ電圧用の電源６２が接続され、この
第１のトランジスタQ1に供給されるクランプパ
ルスCP1（第２図Ｂ）で第１の基準信号S1の第１の
基準レベルE1が電源６２で定まる所定のレベル
（任意のレベルでよい）ECにクランプされる。
そして、第２のトランジスタQ2に供給される
ゲートパルスCP2第２図Ｃ）でクランプ操作後の
第２の基準信号S2がゲートされた後、この第２の
基準信号S2とクランプ電圧ECが電圧比較回路６
３に供給されて、このクランプ電圧ECとクラン
プ後の第２の基準レベルE2（＝EC＋ΔE）とのレ
ベルが比較され、この比較出力が積分回路６４を
介して上述のAGC回路２０に利得制御用の電圧
として供給される。
ゲートパルスCP2第２図Ｃ）でクランプ操作後の
第２の基準信号S2がゲートされた後、この第２の
基準信号S2とクランプ電圧ECが電圧比較回路６
３に供給されて、このクランプ電圧ECとクラン
プ後の第２の基準レベルE2（＝EC＋ΔE）とのレ
ベルが比較され、この比較出力が積分回路６４を
介して上述のAGC回路２０に利得制御用の電圧
として供給される。
なお、ゲートパルスCP2のパルス幅はほぼ
30μsec程度に選ばれる。このようにゲート期間を
長くしたのは、１フイルードに１回しかゲート操
作が行なわれないので、パルス幅を短かくすると
十分な積分出力が得られないからである。
30μsec程度に選ばれる。このようにゲート期間を
長くしたのは、１フイルードに１回しかゲート操
作が行なわれないので、パルス幅を短かくすると
十分な積分出力が得られないからである。
このような閉ループを構成することによつて、
比較出力が常にΔEとなるようにAGC回路２０が
制御される。従つて、第１のレベル制御回路６０
で、第１の基準レベルE1と第２の基準レベルE2
のレベル差が、基準信号挿入時のレベル差ΔEと
なるように制御される。
比較出力が常にΔEとなるようにAGC回路２０が
制御される。従つて、第１のレベル制御回路６０
で、第１の基準レベルE1と第２の基準レベルE2
のレベル差が、基準信号挿入時のレベル差ΔEと
なるように制御される。
さて、この発明ではこれらの構成に加えて、黒
レベルと白レベルを一定にするため、第２の基準
信号挿入時の陰極線管５０に流れるビーム電流
（カソード電流）IKを一定にする第２のレベル制
御回路７０が設けられる。
レベルと白レベルを一定にするため、第２の基準
信号挿入時の陰極線管５０に流れるビーム電流
（カソード電流）IKを一定にする第２のレベル制
御回路７０が設けられる。
そのため、陰極線管５０のカソードＫには一対
の抵抗器R1，R2が接続されて、ビーム電流に対
応したカソード電流IKを検出すると共に、これ
が、これら抵抗器R1，R2により電圧変換され、
この電圧変換出力が第３のトランジスタQ3にて
第２の基準信号挿入区間だけゲートされ、ゲート
されたこの電圧変換出力が電圧比較器７２に供給
される。第２の基準信号挿入区間だけゲートパル
スCP2を用いて電圧変換出力をゲートするのは、
第１の基準信号S1によつてはビーム電流が殆んど
流れず、従つてこの信号挿入区間ではカソード電
流IKを検出しえないからである。
の抵抗器R1，R2が接続されて、ビーム電流に対
応したカソード電流IKを検出すると共に、これ
が、これら抵抗器R1，R2により電圧変換され、
この電圧変換出力が第３のトランジスタQ3にて
第２の基準信号挿入区間だけゲートされ、ゲート
されたこの電圧変換出力が電圧比較器７２に供給
される。第２の基準信号挿入区間だけゲートパル
スCP2を用いて電圧変換出力をゲートするのは、
第１の基準信号S1によつてはビーム電流が殆んど
流れず、従つてこの信号挿入区間ではカソード電
流IKを検出しえないからである。
電圧比較器７２には基準電圧源７１より所定の
基準電圧が供給され、この基準電圧と電圧変換出
力と比較出力が積分回路７３を介してDCバイア
ス調整回路３０にバイアス制御電圧として供給さ
れる。
基準電圧が供給され、この基準電圧と電圧変換出
力と比較出力が積分回路７３を介してDCバイア
ス調整回路３０にバイアス制御電圧として供給さ
れる。
電圧変換出力は第２の基準信号S2が陰極線管５
０に供給されたときに流れるカソード電流IKに基
づくものであるから、クランプ後の第２の基準レ
ベルE2が変動すると、電圧変換出力も変動する
から、電圧比較器７２の比較出力が常に一定する
ようにDCバイアス調整回路３０が制御される。
０に供給されたときに流れるカソード電流IKに基
づくものであるから、クランプ後の第２の基準レ
ベルE2が変動すると、電圧変換出力も変動する
から、電圧比較器７２の比較出力が常に一定する
ようにDCバイアス調整回路３０が制御される。
従つて、この第２のレベル制御回路７０の制御
動作により、第２の基準信号S2の基準レベルE2
が一定するから、この基準レベルE2より常にΔE
だけ低い第１の基準信号S1の基準レベルE1も一
定になる。このことはテレビジヨン信号SVの黒
レベル、つまり陰極線管５０のカツトオフレベル
が常に一定する。また、テレビジヨン信号SVの
白レベルは黒レベルを基準にして設定されるもの
であるから、黒レベルが一定に制御されるという
ことは白レベルも常に所定レベルに制御されるこ
とになる。
動作により、第２の基準信号S2の基準レベルE2
が一定するから、この基準レベルE2より常にΔE
だけ低い第１の基準信号S1の基準レベルE1も一
定になる。このことはテレビジヨン信号SVの黒
レベル、つまり陰極線管５０のカツトオフレベル
が常に一定する。また、テレビジヨン信号SVの
白レベルは黒レベルを基準にして設定されるもの
であるから、黒レベルが一定に制御されるという
ことは白レベルも常に所定レベルに制御されるこ
とになる。
このように、第１のレベル制御回路６０で第１
と第２の基準レベルE1，E2のレベル差が常に設
定値ΔEに制御され、そして第２のレベル制御回
路７０で、第２の基準レベルE2が変動しないよ
うに制御されていれば、これらのレベル制御動作
に基づき黒レベルと白レベルとがともに規定値に
同時制御されて、黒レベル及び白レベルの安定化
が図られる。
と第２の基準レベルE1，E2のレベル差が常に設
定値ΔEに制御され、そして第２のレベル制御回
路７０で、第２の基準レベルE2が変動しないよ
うに制御されていれば、これらのレベル制御動作
に基づき黒レベルと白レベルとがともに規定値に
同時制御されて、黒レベル及び白レベルの安定化
が図られる。
なお、電圧源７１を可変すれば、その値に応じ
て白ピークレベルの値及び陰極線管５０のバツク
グラウンドを調整できる。また、陰極線管５０で
はカソードＫが劣化すると電子ビームの放射量が
少なくなり、いわゆるエミ減が生じて色あいが変
化してしまうが、このように第２のレベル制御回
路７０を設けてカソード電流IKを一定に制御すれ
ば、カソードＫの劣化によりカソード電流IKが低
下してもこのレベル制御動作が行なわれるので、
色あいの変化を抑制できる。
て白ピークレベルの値及び陰極線管５０のバツク
グラウンドを調整できる。また、陰極線管５０で
はカソードＫが劣化すると電子ビームの放射量が
少なくなり、いわゆるエミ減が生じて色あいが変
化してしまうが、このように第２のレベル制御回
路７０を設けてカソード電流IKを一定に制御すれ
ば、カソードＫの劣化によりカソード電流IKが低
下してもこのレベル制御動作が行なわれるので、
色あいの変化を抑制できる。
以上説明したように、この発明では基準レベル
E1，E2を使用してレベルの調整を行つているか
ら、黒レベル及び白レベルの安定化が非常に正確
になると共に、これらのレベルの制御は第１及び
第２のレベル制御回路６０，７０で共通に行なう
ようにしたから、黒レベルと白レベルとを独立に
制御するように構成する場合に比し、回路構成を
大幅に簡略化できる。
E1，E2を使用してレベルの調整を行つているか
ら、黒レベル及び白レベルの安定化が非常に正確
になると共に、これらのレベルの制御は第１及び
第２のレベル制御回路６０，７０で共通に行なう
ようにしたから、黒レベルと白レベルとを独立に
制御するように構成する場合に比し、回路構成を
大幅に簡略化できる。
なお、上述の実施例では基準信号S1，S2の挿入
はモニター中の全期間であるが、電源投入後の一
定期間のように挿入期間を定めてもよい。ただし
この場合には挿入期間以外にはスイツチング回路
２のポジシヨンを端子ａに固定するための制御回
路が必要である。
はモニター中の全期間であるが、電源投入後の一
定期間のように挿入期間を定めてもよい。ただし
この場合には挿入期間以外にはスイツチング回路
２のポジシヨンを端子ａに固定するための制御回
路が必要である。
また、DCバイアス調整回路３０としては映像
出力回路４０のバイアス回路を利用してもよい。
出力回路４０のバイアス回路を利用してもよい。
第１図はこの発明に係るレベル安定化回路の一
例を示す系統国、第２図はその動作説明に供する
波形図である。 １０は第１及び第２の基準信号S1，S2の挿入回
路、２０はAGC回路、５０は陰極線管、６０，
７０は第１及び第２のレベル制御回路である。
例を示す系統国、第２図はその動作説明に供する
波形図である。 １０は第１及び第２の基準信号S1，S2の挿入回
路、２０はAGC回路、５０は陰極線管、６０，
７０は第１及び第２のレベル制御回路である。
Claims (1)
- 【特許請求の範囲】 １ 垂直帰線期間内に陰極線管のカツトオフレベ
ルに関連した第１の基準レベルをもつ第１の基準
信号と上記第１の基準レベルとは異なる第２の基
準レベルをもつ第２の基準信号とを映像信号に挿
入する基準信号挿入回路と、 該基準信号挿入回路の出力が供給されるAGC
回路と、 該AGC回路の出力の内の上記第１の基準信号
と上記第２の基準信号とのレベル差に対応する信
号を上記AGC回路に帰還する第１のレベル制御
回路と、 上記AGC回路に映像出力回路を介して接続さ
れた陰極線管のビーム電流を検出電圧に変換する
電流電圧変換部と、 上記検出電圧の内の上記第２の基準信号に対応
する電圧と所定の基準電圧とのレベル差に対応す
る信号を上記映像出力回路に帰還する第２のレベ
ル制御回路とを有し、 上記第１の基準信号と上記第２の基準信号との
レベル差が一定となるように上記AGC回路の利
得を制御すると共に、上記第２の基準信号に対応
する上記陰極線管のビーム電流が一定となるよう
に上記映像出力回路のレベル調整を行うようにし
たことを特徴とするレベル安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171206A JPS5871775A (ja) | 1981-10-26 | 1981-10-26 | レベル安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171206A JPS5871775A (ja) | 1981-10-26 | 1981-10-26 | レベル安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871775A JPS5871775A (ja) | 1983-04-28 |
| JPH035109B2 true JPH035109B2 (ja) | 1991-01-24 |
Family
ID=15918988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171206A Granted JPS5871775A (ja) | 1981-10-26 | 1981-10-26 | レベル安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871775A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628419B2 (ja) * | 1984-06-21 | 1994-04-13 | ソニー株式会社 | 画像調整装置 |
| US6556254B1 (en) * | 1998-08-27 | 2003-04-29 | Koninklijke Philips Electronics N.V. | Black and white level stabilization |
-
1981
- 1981-10-26 JP JP56171206A patent/JPS5871775A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5871775A (ja) | 1983-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473839A (en) | Signal processing circuit for video camera | |
| JPS6247034B2 (ja) | ||
| JP3905908B2 (ja) | 偏向補正波形発生器 | |
| US4682231A (en) | Brightness and contrast adjusting apparatus | |
| US4202009A (en) | Processing amplifier for three-tube color television camera | |
| JPS60206292A (ja) | ビデオ信号処理装置 | |
| US3737571A (en) | Automatic dark current control | |
| RU2119270C1 (ru) | Устройство для воспроизведения видеосигнала | |
| JPH09312852A (ja) | 自動ビーム電流制限装置 | |
| US3855614A (en) | Beam current control system for a picture tube | |
| KR870001838B1 (ko) | 컬러 텔레비젼 수상기 | |
| US4067048A (en) | Automatic beam current limiter | |
| JPH035109B2 (ja) | ||
| KR100629733B1 (ko) | 키네스코프 빔 전류 측정 펄스에서 오버슈트를 억제하기위한 장치 | |
| US4513321A (en) | Black level clamp for television signals | |
| KR920003724B1 (ko) | 자동 영상관 바이어스 제어장치 | |
| JPS60206291A (ja) | 誤差補償制御装置 | |
| SU1306491A3 (ru) | Устройство обработки видеосигнала | |
| US4694334A (en) | Pyroelectric camera signal processing having pedestal signal level compensation | |
| US2753394A (en) | Television transmission systems | |
| US5319287A (en) | Vertical deflection circuit | |
| US4183049A (en) | Tint control signal generator for color television receiver | |
| US4312014A (en) | Input video processor for color television cameras | |
| US3588327A (en) | Dc blanking and image reproducer bias adjusting circuitry | |
| JP2970175B2 (ja) | ホワイトバランス制御装置 |