JPH04103775U - テレビジヨン信号の自動利得制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 高品位テレビジョン用の例えばＭＵＳＥ信号
について、簡単な回路構成によってＡＬＣをかけ、信号
レベルを一定に制御する。 【構成】 クランプ回路９をＡ／Ｄ変換回路１３に接続
する。Ａ／Ｄ変換回路１３はＭＵＳＥ信号を２５６階調
にＡ／Ｄ変換するもので、８ビット出力の最上位桁をク
ランプパルス作成回路１５、クランプパルス作成回路１
５およびＡＬＣ信号作成回路２１に接続し、２番目の最
上位桁をクランプレベル検出回路１９に接続する。ＡＬ
Ｃ信号作成回路２１は最上位桁からＡＬＣ電圧を作成し
てＡ／Ｄ変換回路１３に出力し、Ａ／Ｄ変換回路１３で
はそれをレファレンス電圧としてＭＵＳＥ信号にＡＬＣ
をかけた状態でＡ／Ｄ変換する。クランプレベル検出回
路１９は２番目の最上位桁からクランプレベルを検出す
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はテレビジョン信号の自動利得制御装置に係り、特に、同期信号が映像 信号振幅内に含まれる正極同期のテレビジョン信号レベルを一定に制御する自動 利得制御装置の改良に関する。

【０００２】

【従来の技術】

ハイビジョンと言われる高品位テレビジョン放送に使用されるテレビジョン信 号では、映像信号のＳ／Ｎ比を向上させるために同期信号を映像信号振幅内に含 ませた正極同期となっている。 例えば、一例であるＭＵＳＥ信号は、１フレーム当り１１２５本のライン信号 を有し、各ラインには１水平ライン毎に反転する水平同期信号を有し、第１およ び第２ラインには繰返しパルスからなる互いに逆位相のフレームパルスを、第５ ６３および第１１２５ラインにはクランプレベル信号を有している。

【０００３】 また、ＭＵＳＥ信号では、同期信号を抜出すとともに種々の信号処理をデジタ ル的に行なうためにアナログ信号から例えば８ビットパラレルのデジタル信号に Ａ／Ｄ変換する必要があるが、正確なデジタル信号を得るためには、ＭＵＳＥ信 号レベルを一定に制御するとともに所定の直流電位で正確にクランプしたうえで Ａ／Ｄ変換する必要がある。

【０００４】 従来、ＭＵＳＥ信号に自動レベルコントロール（以下ＡＬＣと略称する）をか けて信号レベルの安定化を図るには、２点の信号レベル差を検出してその差が小 さくなるように制御すればよいが、８ビットでＡ／Ｄ変換されたＭＵＳＥ信号の フレームパルスが２５６階調中の２３９階調と１６階調に規定されているから、 第１および第２ラインのフレームパルスのレベル差を検出するとともに、２３９ 階調と１６階調との差をデジタル的に検出してＡＬＣ電圧を発生させ、例えばＡ ／Ｄ変換回路（図示せず）のレファレンス電位としてフィードバックしてＡＬＣ をかけていた。

【０００５】 また、ＭＵＳＥ信号にクランプをかけるには、Ａ／Ｄ変換されたＭＵＳＥ信号 のクランプレベル信号が２５６階調中の１２８階調に規定されているから、第５ ６３および第１１２５ラインのクランプレベル信号のレベルと１２８階調との差 をデジタル的に検出してクランプレベル電圧を発生させ、クランプ回路（図示せ ず）にフィードバックさせてクランプをかけていた。

【０００６】

【考案が解決しようとする課題】

しかしながら、上述したＭＵＳＥ信号の自動利得制御では、各ラインの検出、 レベルの検出、差の検出をＡ／Ｄ変換されたデジタル信号の全ビットすなわち８ ビット全てを観察して行なっていたから、大規模なデジタル検出回路が必要とな り、回路設計が面倒で、価格低下の障害の一因になっていた。また、ＭＵＳＥ信 号にクランプをかける場合も同様であった。

【０００７】 本考案者は、図６に示すように、ＭＵＳＥ信号を８ビットでＡ／Ｄ変換したと き、水平同期信号の水平部分１、３が２５６階調中の１９２階調と６４階調に規 定され、クランプレベル信号５が２５６階調中の１２８階調になるように規定さ れており、更に、１９２階調が２値信号で「１１００００００」に、６４階調が 「０１００００００」に、１２８階調が「１０００００００」となり、それらの 階調の前後ではいずれも最上位２桁のうち、第１の最上位桁（第１ＭＳＢと略称 する）又は第１ＭＳＢから２番目の第２の最上位桁（第２ＭＳＢと略称する）の いずれかで、２値データが変化する点に着目して本考案を完成させた。

【０００８】 本考案は上述した従来の欠点を解決するためになされたもので、Ａ／Ｄ変換さ れたテレビジョン信号の最上位２桁のみを用い、かつ簡単な回路構成によってＡ ＬＣをかけることが可能な自動利得制御装置の提供を目的とする。 さらに、本考案はその最上位２桁のみを用いてＡＬＣとともにクランプをかけ ることも可能な自動利得制御装置の提供を目的とする。

【０００９】

【課題を解決するための手段】

このような課題を解決するために本考案は、正極同期信号を有するテレビジョ ン信号について２５６階調中の６４、１２８又は１９２階調に相当するレベル部 分をクランプするクランプ回路と、クランプされたテレビジョン信号を８ビット のデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換回路と、ＡＬＣ信号を作成するＡＬ Ｃ信号作成回路とを有している。

【００１０】 このＡＬＣ信号作成回路は、Ａ／Ｄ変換されたテレビジョン信号の最上位２桁 のうち、クランプした６４、１２８又は１９２階調以外の６４、１２８又は１９ ２階調に対応するレベルであってそれら階調の前後で２値データの変化する桁に おける実際の２値データから、テレビジョン信号レベルを一定に制御するＡＬＣ 信号を作成するものである。

【００１１】 また、本考案は、最上位２桁のうち、ＡＬＣ信号を作成するための６４、１２ ８又は１９２階調以外の６４、１２８又は１９２階調に対応するレベルであって その前後で２値データの変化する桁における実際の２値データから、６４、１２ ８又は１９２レベルに相当するレベルをクランプするクランプレベルを検出する クランプレベル検出回路を有する構成とすることが可能である。

【００１２】

【作用】

このような手段を備えた本考案では、例えば、テレビジョン信号をクランプ回 路で６４階調レベルでクランプしたとき、１２８階調に相当するクランプレベル 信号の最上位２桁のうち第１ＭＳＢの２値データがそのレベルに応じて「１」又 は「０」となり、ＡＬＣ信号作成回路がその２値データによってテレビジョン信 号レベルを一定に制御するＡＬＣ信号を作成する。

【００１３】 また、６４階調レベルでクランプしたとき、水平同期信号における１９２階調 に相当するレベルの最上位２桁のうち第２ＭＳＢの２値データがそのレベルに応 じて「１」又は「０」に変化するから、ＡＬＣ信号作成回路がその２値データに よってＡＬＣ信号を作成可能である。

【００１４】 さらに、クランプレベル検出回路を有する構成では、Ａ／Ｄ変換されたテレビ ジョン信号について、例えば水平同期信号における６４階調に相当するレベルの 最上位２桁のうち第２ＭＳＢの２値データがそのレベルに応じて「１」又は「０ 」する変化するから、クランプレベル検出回路がその２値データによってクラン レベル電圧を作成可能である。

【００１５】

【実施例】

以下本考案の実施例を図面を参照して説明する。 図１は本考案の自動利得制御装置の一実施例を示すブロック図である。 図において、ＭＵＳＥ信号の加えられる入力端７にはクランプ回路９が接続さ れている。 クランプ回路９は、例えばそのＭＵＳＥ信号の毎ラインにおいて水平同期信号 の同じ水平レベル部分に後述するクランプパルスＰのタイミングを合わせて後述 するクランプ電位でクランプするものであり、一端をＭＵＳＥ信号の伝送ライン に接続するとともに他端をコンデンサＣを介してアースしたスイッチ１１を有し て形成されており、Ａ／Ｄ変換回路１３に接続されている。

【００１６】 Ａ／Ｄ変換回路１３は、ＭＵＳＥ信号を８ビットパラレルで２５６階調にＡ／ Ｄ変換して出力するもので、第１ＭＳＢがクランプパルス作成回路１５および水 平同期検出回路１７に接続され、第２ＭＳＢがクランプレベル検出回路１９に接 続されている。 Ａ／Ｄ変換回路１３から出力されたデジタルＭＵＳＥ信号は、図示しない回路 によって内挿処理、フレーム間補間その他の適当な信号処理がなされる。 水平同期検出回路１７は、ＭＵＳＥ信号中に含まれる例えばフレームパルスか ら毎ラインの水平同期信号のスタート位置を検出するものであり、クランプパル ス作成回路１５に接続されている。

【００１７】 クランプパルス作成回路１５は、毎ラインの水平同期信号において例えば低い 水平レベル部分のみにタイミングを合せたクランプパルスＰを作成するものであ り、スイッチ１１およびＡＬＣ信号作成回路２１に接続されている。このクラン プパルス作成回路１５の詳細は後述する。 ＡＬＣ信号作成回路２１は、図２に示すように、クランプパルス作成回路１５ 内のインバータ２３（後述する）に接続されたバッファ２５と、このバッファ２ ５に接続された積分回路２７と、この積分回路２７からリミッタ２９を介して接 続されたＯＰアンプからなる増幅器３１と、ＰＮＰトランジスタ３３およびＯＰ アンプからなる反転回路３５を有して形成されている。

【００１８】 すなわち、ＡＬＣ信号作成回路２１では、クランプパルス作成回路１５のイン バータ２３を介してデジタルＭＵＳＥ信号の第１ＭＳＢの２値データ「１」、 「０」をバッファ２５に入力させ、図示しない回路で例えばフレームパルスから 形成され第５６３および第１１２５ラインのクランプレベル信号にタイミングを 合せたパルス（ＶＰＬＳ）に同期したレベルを出力し、積分回路２７でその出力 に応じた直流の平均レベルを形成してリミッタ２９でリミッタをかけ、増幅器３ １の非反転入力端に出力する。 増幅器３１では、電源Ｖｃｃから抵抗Ｒ１、Ｒ２で分割された反転入力端への 電圧で決定される増幅度でその平均レベルを増幅してトランジスタ３３のベース に加えてコレクタ電流を変化させ、負荷出力としての第１のＡＬＣ電圧を第１の レファレンス電圧としてＡ／Ｄ変換回路１３に出力する。抵抗３は負荷抵抗であ る。

【００１９】 また、負荷出力を抵抗Ｒ４を介して反転回路３５の反転入力端に加え、電源Ｖ ｃｃから抵抗Ｒ５、Ｒ６で分割された電圧を非反転入力端へ加え、その負荷出力 を反転させて第２のＡＬＣ電圧を形成し、この第２のＡＬＣ電圧を第２のレファ レンス電圧としてＡ／Ｄ変換回路１３に出力する。 そのため、Ａ／Ｄ変換回路１３は、２５６階調中の１２８階調を中心として上 下方向に均等なレベルに制御された状態でＭＵＳＥ信号をＡ／Ｄ変換する。 クランプレベル検出回路１９は、デジタルＭＵＳＥ信号の第２ＭＳＢの２値デ ータ「１」、「０」をクランプパルスＰにタイミングを合せて反転出力するもの であり、毎水平ラインの水平同期信号における低い水平レベル部分、すなわち２ ５６階調中の６４階調レベルを検出する機能を有している。

【００２０】 そして、６４階調レベルにおける第２ＭＳＢの２値データに応じて抵抗Ｒ８お よびコンデンサＣで形成される積分回路によってクランプ電位が形成され、スイ ッチ１１とコンデンサＣの接続点に出力される。

【００２１】 図３はクランプパルス作成回路１５の一例を示している。 図１の水平同期検出回路１７から第１の遅延回路（図ではＤ／Ｌ１とする）３ ７および３入力ＮＡＮＤ回路３９の第１の入力端が接続されている。 第１の遅延回路（図ではＤ／Ｌ１とする）３７は例えば１クロック分の遅延時 間を有し、３クロック分の遅延時間を有する第２の遅延回路（図ではＤ／Ｌ２と する）４１および１クロック分の遅延時間を有する第３の遅延回路（図ではＤ／ Ｌ３とする）４３を介してインバータ４５が接続されている。

【００２２】 第１および第２の遅延回路３７、４１の接続点はインバータ４７を介してＮＡ ＮＤ回路３９の第２の入力端に接続されており、ＮＡＮＤ回路３９の第３の入力 端にはデジタルＭＵＳＥ信号の第１ＭＳＢがインバータ２３を介して接続されて いる。 インバータ４５は別の３入力ＮＡＮＤ回路４９の第１の入力端に接続されてお り、第２の入力端には第２および第３の遅延回路４１、４３の接続点が、第３の 入力端には同様にインバータ２３が接続されている。なお、このインバータ２３ は上述したようにＡＬＣ信号作成回路２１に接続されている。

【００２３】 これらＮＡＮＤ回路３９、４９はＭＵＳＥ信号の毎ラインにおいて水平同期信 号の前又は後側の同じ低い水平レベル部分にタイミングを合わせたパルスを出力 するもので、２入力ＮＡＮＤ回路５１の各々の入力端に接続されている。 このＮＡＮＤ回路５１は、上述したクランプ回路９のスイッチ１１をＯＮ／Ｏ ＦＦするクランプパルスＰを作成するものである。

【００２４】 次に、上述した本考案の自動利得制御装置の動作を簡単に説明する。 図１において、入力端７に加えられたＭＵＳＥ信号はクランプ回路９でクラン プされ、Ａ／Ｄ変換回路１３で８ビットパラレルの２５６階調にＡ／Ｄ変換され 、図示しない回路で適当な信号処理がなされる。 デジタルＭＵＳＥ信号の第１ＭＳＢのデータは、図２のように、クランプパル ス作成回路１５のインバータ２３で反転されてＡＬＣ信号作成回路２１のバッフ ァ２５に出力される。

【００２５】 バッファ２５からは、第５６３および第１１２５ラインのクランプレベル信号 における第１ＭＳＢのデータが、パルス（ＶＰＬＳ）でタイミングを合せて出力 され、積分回路２７にてその入力データの「１」「０」に応じた平均レベルが形 成され、リミッタ２９を介して増幅器３１で増幅される。 増幅器３１からの出力でトランジスタ３３のコレクタ電流が変化して第１のＡ ＬＣ電圧が出力されるとともに、第１のＡＬＣ電圧が反転回路３５で反転されて 第２のＡＬＣ電圧が出力される。

【００２６】 そして、１２８階調−６４階調＝６４階調となるから、この６４階調分の信号 レベルと実際の１２８階調レベル部分の信号との差信号からＡＬＣ信号作成回路 ２１で第１および第２のＡＬＣ電圧を作成し、その第１および第２のＡＬＣ電圧 が一定レベルとなるようにＭＵＳＥ信号を制御するようＡ／Ｄ変換回路１３を形 成すれば、それら第１および第２のＡＬＣ電圧を第１および第２のレファレンス 電圧として用い、Ａ／Ｄ変換回路１３では２５６階調中の１２８階調を中心とし て上下方向に均等レベルでＭＵＳＥ信号をＡ／Ｄ変換する。

【００２７】 また、クランプレベル検出回路１９は、デジタルＭＵＳＥ信号の毎水平ライン の水平同期信号における２５６階調中の６４階調に相当するレベルの第２ＭＳＢ の２値データ「１」、「０」をクランプパルスＰにタイミングを合せて検出して 反転出力し、抵抗Ｒ８およびコンデンサＣで形成されたクランプ電位がスイッチ １１とコンデンサＣの接続点に出力される。 さらに、デジタルＭＵＳＥ信号の第１ＭＳＢから水平同期検出回路１７で毎ラ インの水平同期信号のスタート位置を検出し、タイミング信号が第１の遅延回路 ３７およびＮＡＮＤ回路３９に出力される。 そのタイミング信号は、第１の遅延回路３７で１クロック分遅延されて第２の 遅延回路４１およびＮＡＮＤ回路３９に加えられる。

【００２８】 ＭＵＳＥ信号の水平同期信号が低いレベルから高いレベルに立ち上がるライン では、デジタルＭＵＳＥ信号の第１ＭＳＢのデータは始め「０」であるからＮＡ ＮＤ回路３９の入力が「１」となり、ＮＡＮＤ回路３９から第１の遅延回路３７ の遅延時間分のパルス幅だけローレベルのパルス信号がＮＡＮＤ回路５１に加え られる。 水平同期信号が高いレベルに立ち上がると、第１のＭＳＢのデータが「１」と なってＮＡＮＤ回路３９への入力が「０」となるから、第２の遅延回路４１にお ける遅延時間を適当に選定すれば、ＮＡＮＤ回路３９、４９からの出力はなくな る。

【００２９】 他方、ＭＵＳＥ信号の水平同期信号が高いレベルから低いレベルに下がるライ ンでは、第１のＭＳＢのデータは始め「１」であるから、ＮＡＮＤ回路３９の入 力が「０」となってＮＡＮＤ回路３９、４９からの出力はなく、水平同期信号が 低いレベルに下がると「０」となってＮＡＮＤ回路３９への入力が「１」となる から、ＮＡＮＤ回路４９から第３の遅延回路３４３の遅延時間分のパルス幅だけ ローレベルのパルス信号がＮＡＮＤ回路５１に加えられる。 そして、ＮＡＮＤ回路５１から、各ＮＡＮＤ回路３９、４９からのローレベル が反転したパルス信号がクランプパルスＰとしてクランプ回路９に加えられてス イッチ１１をＯＮ／ＯＦＦする。 そのため、クランプ回路９では、図４に示すように、毎ラインの水平同期信号 ５３において低い水平レベル部分のみをクランプパルスＰによって６４階調に相 当するレベルに基づくクランプ電位でＭＵＳＥ信号をクランプする。なお、図４ の符号５５および５７は圧縮された色差信号および輝度信号である。

【００３０】 このように、本考案の自動利得制御装置では、Ａ／Ｄ変換されたＭＵＳＥ信号 における２５６階調中の６４階調に相当する水平同期信号の低い方の水平部分の レベルを第２ＭＳＢから検出してクランプ電位を作成してクランプするとともに 、クランプレベルを検出しない１２８階調に相当するクランプレベル信号レベル の第１ＭＳＢから第１および第２のＡＬＣ信号を形成してＡ／Ｄ変換回路１３で ＡＬＣ動作するので、Ａ／Ｄ変換されたＭＵＳＥ信号における第１および第２Ｍ ＳＢのみの最上位２桁を用いてＭＵＳＥ信号にＡＬＣのみならずクランプをかけ ることができる。

【００３１】 ところで、上述した構成の自動利得制御装置では、第１のＡＬＣ信号と反転さ せた第２のＡＬＣ信号を形成して１２８階調を中心として上下方向に均等にレベ ル制御する構成を示したが、本考案では１つのＡＬＣ信号を形成してＡＬＣをか ける構成も可能であり、ＡＬＣ信号作成回路を適当に形成すればよい。 さらに、ＡＬＣ動作を確保する回路としては、Ａ／Ｄ変換回路１３に代えてこ のＡ／Ｄ変換回路１３の前段にＡＬＣ回路（図示せず）を形成し、ＡＬＣ信号作 成回路２１からのＡＬＣ信号によってＡＬＣ動作させる構成も可能である。

【００３２】 また、上述した構成では、２５６階調中の６４階調に相当するレベルをクラン プし、クランプレベルを検出しない１２８階調に相当するレベルをみてＡＬＣ信 号を作成する構成であったが、本考案では図５に示すように、６４階調に相当す るレベルをクランプし、１９２階調に相当するレベルのデータ「１」、「０」を みてＡＬＣ信号を作成することも可能である。 さらに、２５６階調中の１２８階調に相当するレベルをクランプし、クランプ レベルを検出しない６４階調又は１９２階調に相当するレベルをみてＡＬＣ信号 を作成したり、１９２階調に相当するレベルをクランプして６４階調又は１２８ 階調に相当するレベルをみてＡＬＣ信号を作成することも可能である。

【００３３】 本考案では、第１ＭＳＢおよび第２ＭＳＢの２値データについて、それらの階 調の前後でそれらの２値データが変化する桁を用いてＭＵＳＥ信号レベルの検出 やＡＬＣ信号の作成、クランプレベルの検出やクランプ電位の作成等をさせれば よい。

【００３４】 そして、それら６通りの組合せに合せてＡＬＣ信号作成回路２１、クランプパ ルス作成回路１５およびクランプレベル検出回路１９を第１ＭＳＢ又は第２ＭＳ Ｂに接続するとともに、これらＡＬＣ信号作成回路２１、クランプパルス作成回 路１５およびクランプレベル検出回路１９の構成を変更すればよい。 もっとも、各ラインとも同じ低い水平レベル又は高い水平レベル部分を所定の クランプレベルでクランプする構成では、各ラインのクランプレベルが同じとな って調整が簡単となるし、たとえクランプパルスＰの位相が多少ずれても常に正 確にクランプされる利点がある。

【００３５】

【考案の効果】

以上説明したように本考案の自動利得制御装置は、Ａ／Ｄ変換されたテレビジ ョン信号の第１および第２のＭＳＢのみを用いてテレビジョン信号レベルを検出 してＡＬＣ信号を作成する構成としたから、ＡＬＣ信号の検出回路やＡＬＣ信号 作成回路の構成が簡単となり、設計が簡単で価格を低く抑えることができる。 さらに、クランプレベル検出回路を有する構成では、Ａ／Ｄ変換されたテレビ ジョン信号の第１および第２のＭＳＢのみを用いて、クランレベルの検出および クランレベル電圧の作成が可能となり、上述した効果に加えてクランプ電位の検 出回路や作成回路の構成も簡素化され、ＡＬＣとともにクランプをかけることが できる。

【図面の簡単な説明】

【図１】本考案に係る自動利得制御装置の一実施例を示
すブロック図である。

【図２】図１中のレベル制御信号作成回路の一例を示す
ブロック回路図である。

【図３】図１中のクランプパルス作成回路の一例を示す
ブロック図である。

【図４】図１の自動利得制御装置におけるクランプ動作
を説明する図である。

【図５】本考案におけるクランプレベルとＡＬＣ信号検
出レベルの組合せを示す図である。

【図６】ＭＵＳＥ信号についての階調レベル関係を示す
図である。

【符号の説明】

１、３ 水平同期信号の水平部分 ５ クランプレベル信号 ７ 入力端 ９ クランプ回路 １１ スイッチ １３ Ａ／Ｄ変換回路 １５ クランプパルス作成回路 １７ 水平同期検出回路 １９ クランプレベル検出回路 ２１ ＡＬＣ信号作成回路 ２３、４５、４７ インバータ ２５ バッファ ２７ 積分回路 ２９ リミッタ ３１ 増幅器 ３３ トランジスタ ３５ 反転増幅器 ３７ 第１の遅延回路 ３９、４９、５１ ＮＡＮＤ回路 ４１ 第２の遅延回路 ４３ 第３の遅延回路 ５３ 水平同期信号 ５５ 色差信号 ５７ 輝度信号

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 正極同期信号を有するテレビジョン信号
   について２５６階調中の６４、１２８又は１９２階調に
   相当するレベル部分をクランプするクランプ回路と、前
   記クランプされたテレビジョン信号を８ビットのデジタ
   ル信号にＡ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換
   された前記テレビジョン信号の最上位２桁のうち、クラ
   ンプした前記６４、１２８又は１９２階調以外の６４、
   １２８又は１９２階調に対応するレベルであって前記階
   調の前後で２値データの変化する桁における実際の２値
   データから、前記テレビジョン信号レベルを一定に制御
   する自動レベル制御信号を作成する自動レベル制御信号
   作成回路と、を具備してなることを特徴とするテレビジ
   ョン信号の自動利得制御装置。
2. 【請求項２】 前記最上位２桁のうち、前記自動レベル
   制御信号を作成する前記６４、１２８又は１９２階調以
   外の６４、１２８又は１９２階調に対応するレベルであ
   って前記階調の前後で２値データの変化する桁における
   実際の２値データから、前記６４、１２８又は１９２レ
   ベルに相当するレベルをクランプするクランプレベルを
   検出するクランプレベル検出回路を有する請求項１記載
   のテレビジョン信号の自動利得制御装置。